Merge master.kernel.org:/pub/scm/linux/kernel/git/gregkh/driver-2.6
[linux-2.6] / arch / parisc / kernel / pci.c
1 /* $Id: pci.c,v 1.6 2000/01/29 00:12:05 grundler Exp $
2  *
3  * This file is subject to the terms and conditions of the GNU General Public
4  * License.  See the file "COPYING" in the main directory of this archive
5  * for more details.
6  *
7  * Copyright (C) 1997, 1998 Ralf Baechle
8  * Copyright (C) 1999 SuSE GmbH
9  * Copyright (C) 1999-2001 Hewlett-Packard Company
10  * Copyright (C) 1999-2001 Grant Grundler
11  */
12 #include <linux/config.h>
13 #include <linux/eisa.h>
14 #include <linux/init.h>
15 #include <linux/module.h>
16 #include <linux/kernel.h>
17 #include <linux/pci.h>
18 #include <linux/slab.h>
19 #include <linux/types.h>
20
21 #include <asm/io.h>
22 #include <asm/system.h>
23 #include <asm/cache.h>          /* for L1_CACHE_BYTES */
24 #include <asm/superio.h>
25
26 #define DEBUG_RESOURCES 0
27 #define DEBUG_CONFIG 0
28
29 #if DEBUG_CONFIG
30 # define DBGC(x...)     printk(KERN_DEBUG x)
31 #else
32 # define DBGC(x...)
33 #endif
34
35
36 #if DEBUG_RESOURCES
37 #define DBG_RES(x...)   printk(KERN_DEBUG x)
38 #else
39 #define DBG_RES(x...)
40 #endif
41
42 /* To be used as: mdelay(pci_post_reset_delay);
43  *
44  * post_reset is the time the kernel should stall to prevent anyone from
45  * accessing the PCI bus once #RESET is de-asserted. 
46  * PCI spec somewhere says 1 second but with multi-PCI bus systems,
47  * this makes the boot time much longer than necessary.
48  * 20ms seems to work for all the HP PCI implementations to date.
49  *
50  * XXX: turn into a #defined constant in <asm/pci.h> ?
51  */
52 int pci_post_reset_delay = 50;
53
54 struct pci_port_ops *pci_port;
55 struct pci_bios_ops *pci_bios;
56
57 int pci_hba_count = 0;
58
59 /* parisc_pci_hba used by pci_port->in/out() ops to lookup bus data.  */
60 #define PCI_HBA_MAX 32
61 struct pci_hba_data *parisc_pci_hba[PCI_HBA_MAX];
62
63
64 /********************************************************************
65 **
66 ** I/O port space support
67 **
68 *********************************************************************/
69
70 /* EISA port numbers and PCI port numbers share the same interface.  Some
71  * machines have both EISA and PCI adapters installed.  Rather than turn
72  * pci_port into an array, we reserve bus 0 for EISA and call the EISA
73  * routines if the access is to a port on bus 0.  We don't want to fix
74  * EISA and ISA drivers which assume port space is <= 0xffff.
75  */
76
77 #ifdef CONFIG_EISA
78 #define EISA_IN(size) if (EISA_bus && (b == 0)) return eisa_in##size(addr)
79 #define EISA_OUT(size) if (EISA_bus && (b == 0)) return eisa_out##size(d, addr)
80 #else
81 #define EISA_IN(size)
82 #define EISA_OUT(size)
83 #endif
84
85 #define PCI_PORT_IN(type, size) \
86 u##size in##type (int addr) \
87 { \
88         int b = PCI_PORT_HBA(addr); \
89         EISA_IN(size); \
90         if (!parisc_pci_hba[b]) return (u##size) -1; \
91         return pci_port->in##type(parisc_pci_hba[b], PCI_PORT_ADDR(addr)); \
92 } \
93 EXPORT_SYMBOL(in##type);
94
95 PCI_PORT_IN(b,  8)
96 PCI_PORT_IN(w, 16)
97 PCI_PORT_IN(l, 32)
98
99
100 #define PCI_PORT_OUT(type, size) \
101 void out##type (u##size d, int addr) \
102 { \
103         int b = PCI_PORT_HBA(addr); \
104         EISA_OUT(size); \
105         if (!parisc_pci_hba[b]) return; \
106         pci_port->out##type(parisc_pci_hba[b], PCI_PORT_ADDR(addr), d); \
107 } \
108 EXPORT_SYMBOL(out##type);
109
110 PCI_PORT_OUT(b,  8)
111 PCI_PORT_OUT(w, 16)
112 PCI_PORT_OUT(l, 32)
113
114
115
116 /*
117  * BIOS32 replacement.
118  */
119 static int __init pcibios_init(void)
120 {
121         if (!pci_bios)
122                 return -1;
123
124         if (pci_bios->init) {
125                 pci_bios->init();
126         } else {
127                 printk(KERN_WARNING "pci_bios != NULL but init() is!\n");
128         }
129         return 0;
130 }
131
132
133 /* Called from pci_do_scan_bus() *after* walking a bus but before walking PPBs. */
134 void pcibios_fixup_bus(struct pci_bus *bus)
135 {
136         if (pci_bios->fixup_bus) {
137                 pci_bios->fixup_bus(bus);
138         } else {
139                 printk(KERN_WARNING "pci_bios != NULL but fixup_bus() is!\n");
140         }
141 }
142
143
144 char *pcibios_setup(char *str)
145 {
146         return str;
147 }
148
149 /*
150  * Called by pci_set_master() - a driver interface.
151  *
152  * Legacy PDC guarantees to set:
153  *      Map Memory BAR's into PA IO space.
154  *      Map Expansion ROM BAR into one common PA IO space per bus.
155  *      Map IO BAR's into PCI IO space.
156  *      Command (see below)
157  *      Cache Line Size
158  *      Latency Timer
159  *      Interrupt Line
160  *      PPB: secondary latency timer, io/mmio base/limit,
161  *              bus numbers, bridge control
162  *
163  */
164 void pcibios_set_master(struct pci_dev *dev)
165 {
166         u8 lat;
167
168         /* If someone already mucked with this, don't touch it. */
169         pci_read_config_byte(dev, PCI_LATENCY_TIMER, &lat);
170         if (lat >= 16) return;
171
172         /*
173         ** HP generally has fewer devices on the bus than other architectures.
174         ** upper byte is PCI_LATENCY_TIMER.
175         */
176         pci_write_config_word(dev, PCI_CACHE_LINE_SIZE,
177                                 (0x80 << 8) | (L1_CACHE_BYTES / sizeof(u32)));
178 }
179
180
181 void __init pcibios_init_bus(struct pci_bus *bus)
182 {
183         struct pci_dev *dev = bus->self;
184         unsigned short bridge_ctl;
185
186         /* We deal only with pci controllers and pci-pci bridges. */
187         if (!dev || (dev->class >> 8) != PCI_CLASS_BRIDGE_PCI)
188                 return;
189
190         /* PCI-PCI bridge - set the cache line and default latency
191            (32) for primary and secondary buses. */
192         pci_write_config_byte(dev, PCI_SEC_LATENCY_TIMER, 32);
193
194         pci_read_config_word(dev, PCI_BRIDGE_CONTROL, &bridge_ctl);
195         bridge_ctl |= PCI_BRIDGE_CTL_PARITY | PCI_BRIDGE_CTL_SERR;
196         pci_write_config_word(dev, PCI_BRIDGE_CONTROL, bridge_ctl);
197 }
198
199
200 /* KLUGE: Link the child and parent resources - generic PCI didn't */
201 static void
202 pcibios_link_hba_resources( struct resource *hba_res, struct resource *r)
203 {
204         if (!r->parent) {
205                 printk(KERN_EMERG "PCI: resource not parented! [%lx-%lx]\n",
206                                 r->start, r->end);
207                 r->parent = hba_res;
208
209                 /* reverse link is harder *sigh*  */
210                 if (r->parent->child) {
211                         if (r->parent->sibling) {
212                                 struct resource *next = r->parent->sibling;
213                                 while (next->sibling)
214                                          next = next->sibling;
215                                 next->sibling = r;
216                         } else {
217                                 r->parent->sibling = r;
218                         }
219                 } else
220                         r->parent->child = r;
221         }
222 }
223
224 /* called by drivers/pci/setup-bus.c:pci_setup_bridge().  */
225 void __devinit pcibios_resource_to_bus(struct pci_dev *dev,
226                 struct pci_bus_region *region, struct resource *res)
227 {
228         struct pci_bus *bus = dev->bus;
229         struct pci_hba_data *hba = HBA_DATA(bus->bridge->platform_data);
230
231         if (res->flags & IORESOURCE_IO) {
232                 /*
233                 ** I/O space may see busnumbers here. Something
234                 ** in the form of 0xbbxxxx where bb is the bus num
235                 ** and xxxx is the I/O port space address.
236                 ** Remaining address translation are done in the
237                 ** PCI Host adapter specific code - ie dino_out8.
238                 */
239                 region->start = PCI_PORT_ADDR(res->start);
240                 region->end   = PCI_PORT_ADDR(res->end);
241         } else if (res->flags & IORESOURCE_MEM) {
242                 /* Convert MMIO addr to PCI addr (undo global virtualization) */
243                 region->start = PCI_BUS_ADDR(hba, res->start);
244                 region->end   = PCI_BUS_ADDR(hba, res->end);
245         }
246
247         DBG_RES("pcibios_resource_to_bus(%02x %s [%lx,%lx])\n",
248                 bus->number, res->flags & IORESOURCE_IO ? "IO" : "MEM",
249                 region->start, region->end);
250
251         /* KLUGE ALERT
252         ** if this resource isn't linked to a "parent", then it seems
253         ** to be a child of the HBA - lets link it in.
254         */
255         pcibios_link_hba_resources(&hba->io_space, bus->resource[0]);
256         pcibios_link_hba_resources(&hba->lmmio_space, bus->resource[1]);
257 }
258
259 void pcibios_bus_to_resource(struct pci_dev *dev, struct resource *res,
260                               struct pci_bus_region *region)
261 {
262         struct pci_bus *bus = dev->bus;
263         struct pci_hba_data *hba = HBA_DATA(bus->bridge->platform_data);
264
265         if (res->flags & IORESOURCE_MEM) {
266                 res->start = PCI_HOST_ADDR(hba, region->start);
267                 res->end = PCI_HOST_ADDR(hba, region->end);
268         }
269
270         if (res->flags & IORESOURCE_IO) {
271                 res->start = region->start;
272                 res->end = region->end;
273         }
274 }
275
276 #ifdef CONFIG_HOTPLUG
277 EXPORT_SYMBOL(pcibios_resource_to_bus);
278 EXPORT_SYMBOL(pcibios_bus_to_resource);
279 #endif
280
281 /*
282  * pcibios align resources() is called every time generic PCI code
283  * wants to generate a new address. The process of looking for
284  * an available address, each candidate is first "aligned" and
285  * then checked if the resource is available until a match is found.
286  *
287  * Since we are just checking candidates, don't use any fields other
288  * than res->start.
289  */
290 void pcibios_align_resource(void *data, struct resource *res,
291                                 unsigned long size, unsigned long alignment)
292 {
293         unsigned long mask, align;
294
295         DBG_RES("pcibios_align_resource(%s, (%p) [%lx,%lx]/%x, 0x%lx, 0x%lx)\n",
296                 pci_name(((struct pci_dev *) data)),
297                 res->parent, res->start, res->end,
298                 (int) res->flags, size, alignment);
299
300         /* If it's not IO, then it's gotta be MEM */
301         align = (res->flags & IORESOURCE_IO) ? PCIBIOS_MIN_IO : PCIBIOS_MIN_MEM;
302
303         /* Align to largest of MIN or input size */
304         mask = max(alignment, align) - 1;
305         res->start += mask;
306         res->start &= ~mask;
307
308         /* The caller updates the end field, we don't.  */
309 }
310
311
312 /*
313  * A driver is enabling the device.  We make sure that all the appropriate
314  * bits are set to allow the device to operate as the driver is expecting.
315  * We enable the port IO and memory IO bits if the device has any BARs of
316  * that type, and we enable the PERR and SERR bits unconditionally.
317  * Drivers that do not need parity (eg graphics and possibly networking)
318  * can clear these bits if they want.
319  */
320 int pcibios_enable_device(struct pci_dev *dev, int mask)
321 {
322         u16 cmd;
323         int idx;
324
325         pci_read_config_word(dev, PCI_COMMAND, &cmd);
326
327         for (idx = 0; idx < DEVICE_COUNT_RESOURCE; idx++) {
328                 struct resource *r = &dev->resource[idx];
329
330                 /* only setup requested resources */
331                 if (!(mask & (1<<idx)))
332                         continue;
333
334                 if (r->flags & IORESOURCE_IO)
335                         cmd |= PCI_COMMAND_IO;
336                 if (r->flags & IORESOURCE_MEM)
337                         cmd |= PCI_COMMAND_MEMORY;
338         }
339
340         cmd |= (PCI_COMMAND_SERR | PCI_COMMAND_PARITY);
341
342 #if 0
343         /* If bridge/bus controller has FBB enabled, child must too. */
344         if (dev->bus->bridge_ctl & PCI_BRIDGE_CTL_FAST_BACK)
345                 cmd |= PCI_COMMAND_FAST_BACK;
346 #endif
347         DBGC("PCIBIOS: Enabling device %s cmd 0x%04x\n", pci_name(dev), cmd);
348         pci_write_config_word(dev, PCI_COMMAND, cmd);
349         return 0;
350 }
351
352
353 /* PA-RISC specific */
354 void pcibios_register_hba(struct pci_hba_data *hba)
355 {
356         if (pci_hba_count >= PCI_HBA_MAX) {
357                 printk(KERN_ERR "PCI: Too many Host Bus Adapters\n");
358                 return;
359         }
360
361         parisc_pci_hba[pci_hba_count] = hba;
362         hba->hba_num = pci_hba_count++;
363 }
364
365 subsys_initcall(pcibios_init);