git.oblomov.eu Git - linux-2.6/blob - arch/powerpc/include/asm/pci-bridge.h

   1 #ifndef _ASM_POWERPC_PCI_BRIDGE_H
   2 #define _ASM_POWERPC_PCI_BRIDGE_H
   3 #ifdef __KERNEL__
   4 /*
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License
   7  * as published by the Free Software Foundation; either version
   8  * 2 of the License, or (at your option) any later version.
   9  */
  10 #include <linux/pci.h>
  11 #include <linux/list.h>
  12 #include <linux/ioport.h>
  13
  14 struct device_node;
  15
  16 enum {
  17         /* Force re-assigning all resources (ignore firmware
  18          * setup completely)
  19          */
  20         PPC_PCI_REASSIGN_ALL_RSRC       = 0x00000001,
  21
  22         /* Re-assign all bus numbers */
  23         PPC_PCI_REASSIGN_ALL_BUS        = 0x00000002,
  24
  25         /* Do not try to assign, just use existing setup */
  26         PPC_PCI_PROBE_ONLY              = 0x00000004,
  27
  28         /* Don't bother with ISA alignment unless the bridge has
  29          * ISA forwarding enabled
  30          */
  31         PPC_PCI_CAN_SKIP_ISA_ALIGN      = 0x00000008,
  32
  33         /* Enable domain numbers in /proc */
  34         PPC_PCI_ENABLE_PROC_DOMAINS     = 0x00000010,
  35         /* ... except for domain 0 */
  36         PPC_PCI_COMPAT_DOMAIN_0         = 0x00000020,
  37 };
  38 #ifdef CONFIG_PCI
  39 extern unsigned int ppc_pci_flags;
  40
  41 static inline void ppc_pci_set_flags(int flags)
  42 {
  43         ppc_pci_flags = flags;
  44 }
  45
  46 static inline void ppc_pci_add_flags(int flags)
  47 {
  48         ppc_pci_flags |= flags;
  49 }
  50
  51 static inline int ppc_pci_has_flag(int flag)
  52 {
  53         return (ppc_pci_flags & flag);
  54 }
  55 #else
  56 static inline void ppc_pci_set_flags(int flags) { }
  57 static inline void ppc_pci_add_flags(int flags) { }
  58 static inline int ppc_pci_has_flag(int flag)
  59 {
  60         return 0;
  61 }
  62 #endif
  63
  64
  65 /*
  66  * Structure of a PCI controller (host bridge)
  67  */
  68 struct pci_controller {
  69         struct pci_bus *bus;
  70         char is_dynamic;
  71 #ifdef CONFIG_PPC64
  72         int node;
  73 #endif
  74         struct device_node *dn;
  75         struct list_head list_node;
  76         struct device *parent;
  77
  78         int first_busno;
  79         int last_busno;
  80 #ifndef CONFIG_PPC64
  81         int self_busno;
  82 #endif
  83
  84         void __iomem *io_base_virt;
  85 #ifdef CONFIG_PPC64
  86         void *io_base_alloc;
  87 #endif
  88         resource_size_t io_base_phys;
  89 #ifndef CONFIG_PPC64
  90         resource_size_t pci_io_size;
  91 #endif
  92
  93         /* Some machines (PReP) have a non 1:1 mapping of
  94          * the PCI memory space in the CPU bus space
  95          */
  96         resource_size_t pci_mem_offset;
  97 #ifdef CONFIG_PPC64
  98         unsigned long pci_io_size;
  99 #endif
 100
 101         /* Some machines have a special region to forward the ISA
 102          * "memory" cycles such as VGA memory regions. Left to 0
 103          * if unsupported
 104          */
 105         resource_size_t isa_mem_phys;
 106         resource_size_t isa_mem_size;
 107
 108         struct pci_ops *ops;
 109         unsigned int __iomem *cfg_addr;
 110         void __iomem *cfg_data;
 111
 112 #ifndef CONFIG_PPC64
 113         /*
 114          * Used for variants of PCI indirect handling and possible quirks:
 115          *  SET_CFG_TYPE - used on 4xx or any PHB that does explicit type0/1
 116          *  EXT_REG - provides access to PCI-e extended registers
 117          *  SURPRESS_PRIMARY_BUS - we surpress the setting of PCI_PRIMARY_BUS
 118          *   on Freescale PCI-e controllers since they used the PCI_PRIMARY_BUS
 119          *   to determine which bus number to match on when generating type0
 120          *   config cycles
 121          *  NO_PCIE_LINK - the Freescale PCI-e controllers have issues with
 122          *   hanging if we don't have link and try to do config cycles to
 123          *   anything but the PHB.  Only allow talking to the PHB if this is
 124          *   set.
 125          *  BIG_ENDIAN - cfg_addr is a big endian register
 126          *  BROKEN_MRM - the 440EPx/GRx chips have an errata that causes hangs on
 127          *   the PLB4.  Effectively disable MRM commands by setting this.
 128          */
 129 #define PPC_INDIRECT_TYPE_SET_CFG_TYPE          0x00000001
 130 #define PPC_INDIRECT_TYPE_EXT_REG               0x00000002
 131 #define PPC_INDIRECT_TYPE_SURPRESS_PRIMARY_BUS  0x00000004
 132 #define PPC_INDIRECT_TYPE_NO_PCIE_LINK          0x00000008
 133 #define PPC_INDIRECT_TYPE_BIG_ENDIAN            0x00000010
 134 #define PPC_INDIRECT_TYPE_BROKEN_MRM            0x00000020
 135         u32 indirect_type;
 136 #endif  /* !CONFIG_PPC64 */
 137         /* Currently, we limit ourselves to 1 IO range and 3 mem
 138          * ranges since the common pci_bus structure can't handle more
 139          */
 140         struct resource io_resource;
 141         struct resource mem_resources[3];
 142         int global_number;              /* PCI domain number */
 143
 144         resource_size_t dma_window_base_cur;
 145         resource_size_t dma_window_size;
 146
 147 #ifdef CONFIG_PPC64
 148         unsigned long buid;
 149
 150         void *private_data;
 151 #endif  /* CONFIG_PPC64 */
 152 };
 153
 154 #ifndef CONFIG_PPC64
 155
 156 static inline struct pci_controller *pci_bus_to_host(const struct pci_bus *bus)
 157 {
 158         return bus->sysdata;
 159 }
 160
 161 static inline int isa_vaddr_is_ioport(void __iomem *address)
 162 {
 163         /* No specific ISA handling on ppc32 at this stage, it
 164          * all goes through PCI
 165          */
 166         return 0;
 167 }
 168
 169 /* These are used for config access before all the PCI probing
 170    has been done. */
 171 extern int early_read_config_byte(struct pci_controller *hose, int bus,
 172                         int dev_fn, int where, u8 *val);
 173 extern int early_read_config_word(struct pci_controller *hose, int bus,
 174                         int dev_fn, int where, u16 *val);
 175 extern int early_read_config_dword(struct pci_controller *hose, int bus,
 176                         int dev_fn, int where, u32 *val);
 177 extern int early_write_config_byte(struct pci_controller *hose, int bus,
 178                         int dev_fn, int where, u8 val);
 179 extern int early_write_config_word(struct pci_controller *hose, int bus,
 180                         int dev_fn, int where, u16 val);
 181 extern int early_write_config_dword(struct pci_controller *hose, int bus,
 182                         int dev_fn, int where, u32 val);
 183
 184 extern int early_find_capability(struct pci_controller *hose, int bus,
 185                                  int dev_fn, int cap);
 186
 187 extern void setup_indirect_pci(struct pci_controller* hose,
 188                                resource_size_t cfg_addr,
 189                                resource_size_t cfg_data, u32 flags);
 190 extern void setup_grackle(struct pci_controller *hose);
 191 #else   /* CONFIG_PPC64 */
 192
 193 /*
 194  * PCI stuff, for nodes representing PCI devices, pointed to
 195  * by device_node->data.
 196  */
 197 struct iommu_table;
 198
 199 struct pci_dn {
 200         int     busno;                  /* pci bus number */
 201         int     devfn;                  /* pci device and function number */
 202
 203         struct  pci_controller *phb;    /* for pci devices */
 204         struct  iommu_table *iommu_table;       /* for phb's or bridges */
 205         struct  device_node *node;      /* back-pointer to the device_node */
 206
 207         int     pci_ext_config_space;   /* for pci devices */
 208
 209 #ifdef CONFIG_EEH
 210         struct  pci_dev *pcidev;        /* back-pointer to the pci device */
 211         int     class_code;             /* pci device class */
 212         int     eeh_mode;               /* See eeh.h for possible EEH_MODEs */
 213         int     eeh_config_addr;
 214         int     eeh_pe_config_addr; /* new-style partition endpoint address */
 215         int     eeh_check_count;        /* # times driver ignored error */
 216         int     eeh_freeze_count;       /* # times this device froze up. */
 217         int     eeh_false_positives;    /* # times this device reported #ff's */
 218         u32     config_space[16];       /* saved PCI config space */
 219 #endif
 220 };
 221
 222 /* Get the pointer to a device_node's pci_dn */
 223 #define PCI_DN(dn)      ((struct pci_dn *) (dn)->data)
 224
 225 extern struct device_node *fetch_dev_dn(struct pci_dev *dev);
 226
 227 /* Get a device_node from a pci_dev.  This code must be fast except
 228  * in the case where the sysdata is incorrect and needs to be fixed
 229  * up (this will only happen once).
 230  * In this case the sysdata will have been inherited from a PCI host
 231  * bridge or a PCI-PCI bridge further up the tree, so it will point
 232  * to a valid struct pci_dn, just not the one we want.
 233  */
 234 static inline struct device_node *pci_device_to_OF_node(struct pci_dev *dev)
 235 {
 236         struct device_node *dn = dev->sysdata;
 237         struct pci_dn *pdn = dn->data;
 238
 239         if (pdn && pdn->devfn == dev->devfn && pdn->busno == dev->bus->number)
 240                 return dn;      /* fast path.  sysdata is good */
 241         return fetch_dev_dn(dev);
 242 }
 243
 244 static inline int pci_device_from_OF_node(struct device_node *np,
 245                                           u8 *bus, u8 *devfn)
 246 {
 247         if (!PCI_DN(np))
 248                 return -ENODEV;
 249         *bus = PCI_DN(np)->busno;
 250         *devfn = PCI_DN(np)->devfn;
 251         return 0;
 252 }
 253
 254 static inline struct device_node *pci_bus_to_OF_node(struct pci_bus *bus)
 255 {
 256         if (bus->self)
 257                 return pci_device_to_OF_node(bus->self);
 258         else
 259                 return bus->sysdata; /* Must be root bus (PHB) */
 260 }
 261
 262 /** Find the bus corresponding to the indicated device node */
 263 extern struct pci_bus *pcibios_find_pci_bus(struct device_node *dn);
 264
 265 /** Remove all of the PCI devices under this bus */
 266 extern void pcibios_remove_pci_devices(struct pci_bus *bus);
 267
 268 /** Discover new pci devices under this bus, and add them */
 269 extern void pcibios_add_pci_devices(struct pci_bus *bus);
 270
 271 static inline struct pci_controller *pci_bus_to_host(const struct pci_bus *bus)
 272 {
 273         struct device_node *busdn = bus->sysdata;
 274
 275         BUG_ON(busdn == NULL);
 276         return PCI_DN(busdn)->phb;
 277 }
 278
 279
 280 extern void isa_bridge_find_early(struct pci_controller *hose);
 281
 282 static inline int isa_vaddr_is_ioport(void __iomem *address)
 283 {
 284         /* Check if address hits the reserved legacy IO range */
 285         unsigned long ea = (unsigned long)address;
 286         return ea >= ISA_IO_BASE && ea < ISA_IO_END;
 287 }
 288
 289 extern int pcibios_unmap_io_space(struct pci_bus *bus);
 290 extern int pcibios_map_io_space(struct pci_bus *bus);
 291
 292 /* Return values for ppc_md.pci_probe_mode function */
 293 #define PCI_PROBE_NONE          -1      /* Don't look at this bus at all */
 294 #define PCI_PROBE_NORMAL        0       /* Do normal PCI probing */
 295 #define PCI_PROBE_DEVTREE       1       /* Instantiate from device tree */
 296
 297 #ifdef CONFIG_NUMA
 298 #define PHB_SET_NODE(PHB, NODE)         ((PHB)->node = (NODE))
 299 #else
 300 #define PHB_SET_NODE(PHB, NODE)         ((PHB)->node = -1)
 301 #endif
 302
 303 #endif  /* CONFIG_PPC64 */
 304
 305 /* Get the PCI host controller for an OF device */
 306 extern struct pci_controller *pci_find_hose_for_OF_device(
 307                         struct device_node* node);
 308
 309 /* Fill up host controller resources from the OF node */
 310 extern void pci_process_bridge_OF_ranges(struct pci_controller *hose,
 311                         struct device_node *dev, int primary);
 312
 313 /* Allocate & free a PCI host bridge structure */
 314 extern struct pci_controller *pcibios_alloc_controller(struct device_node *dev);
 315 extern void pcibios_free_controller(struct pci_controller *phb);
 316 extern void pcibios_setup_phb_resources(struct pci_controller *hose);
 317
 318 #ifdef CONFIG_PCI
 319 extern unsigned long pci_address_to_pio(phys_addr_t address);
 320 extern int pcibios_vaddr_is_ioport(void __iomem *address);
 321 #else
 322 static inline unsigned long pci_address_to_pio(phys_addr_t address)
 323 {
 324         return (unsigned long)-1;
 325 }
 326 static inline int pcibios_vaddr_is_ioport(void __iomem *address)
 327 {
 328         return 0;
 329 }
 330 #endif  /* CONFIG_PCI */
 331
 332 #endif  /* __KERNEL__ */
 333 #endif  /* _ASM_POWERPC_PCI_BRIDGE_H */