amd74xx/via82cxxx: don't initialize drive->dn
[linux-2.6] / drivers / ide / pci / amd74xx.c
1 /*
2  * Version 2.23
3  *
4  * AMD 755/756/766/8111 and nVidia nForce/2/2s/3/3s/CK804/MCP04
5  * IDE driver for Linux.
6  *
7  * Copyright (c) 2000-2002 Vojtech Pavlik
8  * Copyright (c) 2007 Bartlomiej Zolnierkiewicz
9  *
10  * Based on the work of:
11  *      Andre Hedrick
12  */
13
14 /*
15  * This program is free software; you can redistribute it and/or modify it
16  * under the terms of the GNU General Public License version 2 as published by
17  * the Free Software Foundation.
18  */
19
20 #include <linux/module.h>
21 #include <linux/kernel.h>
22 #include <linux/ioport.h>
23 #include <linux/blkdev.h>
24 #include <linux/pci.h>
25 #include <linux/init.h>
26 #include <linux/ide.h>
27 #include <asm/io.h>
28
29 #include "ide-timing.h"
30
31 #define DISPLAY_AMD_TIMINGS
32
33 #define AMD_IDE_ENABLE          (0x00 + amd_config->base)
34 #define AMD_IDE_CONFIG          (0x01 + amd_config->base)
35 #define AMD_CABLE_DETECT        (0x02 + amd_config->base)
36 #define AMD_DRIVE_TIMING        (0x08 + amd_config->base)
37 #define AMD_8BIT_TIMING         (0x0e + amd_config->base)
38 #define AMD_ADDRESS_SETUP       (0x0c + amd_config->base)
39 #define AMD_UDMA_TIMING         (0x10 + amd_config->base)
40
41 #define AMD_CHECK_SWDMA         0x08
42 #define AMD_BAD_SWDMA           0x10
43 #define AMD_BAD_FIFO            0x20
44 #define AMD_CHECK_SERENADE      0x40
45
46 /*
47  * AMD SouthBridge chips.
48  */
49
50 static struct amd_ide_chip {
51         unsigned short id;
52         u8 base;
53         u8 udma_mask;
54         u8 flags;
55 } amd_ide_chips[] = {
56         { PCI_DEVICE_ID_AMD_COBRA_7401,          0x40, ATA_UDMA2, AMD_BAD_SWDMA },
57         { PCI_DEVICE_ID_AMD_VIPER_7409,          0x40, ATA_UDMA4, AMD_CHECK_SWDMA },
58         { PCI_DEVICE_ID_AMD_VIPER_7411,          0x40, ATA_UDMA5, AMD_BAD_FIFO },
59         { PCI_DEVICE_ID_AMD_OPUS_7441,           0x40, ATA_UDMA5, },
60         { PCI_DEVICE_ID_AMD_8111_IDE,            0x40, ATA_UDMA6, AMD_CHECK_SERENADE },
61         { PCI_DEVICE_ID_NVIDIA_NFORCE_IDE,       0x50, ATA_UDMA5, },
62         { PCI_DEVICE_ID_NVIDIA_NFORCE2_IDE,      0x50, ATA_UDMA6, },
63         { PCI_DEVICE_ID_NVIDIA_NFORCE2S_IDE,     0x50, ATA_UDMA6, },
64         { PCI_DEVICE_ID_NVIDIA_NFORCE2S_SATA,    0x50, ATA_UDMA6, },
65         { PCI_DEVICE_ID_NVIDIA_NFORCE3_IDE,      0x50, ATA_UDMA6, },
66         { PCI_DEVICE_ID_NVIDIA_NFORCE3S_IDE,     0x50, ATA_UDMA6, },
67         { PCI_DEVICE_ID_NVIDIA_NFORCE3S_SATA,    0x50, ATA_UDMA6, },
68         { PCI_DEVICE_ID_NVIDIA_NFORCE3S_SATA2,   0x50, ATA_UDMA6, },
69         { PCI_DEVICE_ID_NVIDIA_NFORCE_CK804_IDE, 0x50, ATA_UDMA6, },
70         { PCI_DEVICE_ID_NVIDIA_NFORCE_MCP04_IDE, 0x50, ATA_UDMA6, },
71         { PCI_DEVICE_ID_NVIDIA_NFORCE_MCP51_IDE, 0x50, ATA_UDMA6, },
72         { PCI_DEVICE_ID_NVIDIA_NFORCE_MCP55_IDE, 0x50, ATA_UDMA6, },
73         { PCI_DEVICE_ID_NVIDIA_NFORCE_MCP61_IDE, 0x50, ATA_UDMA6, },
74         { PCI_DEVICE_ID_NVIDIA_NFORCE_MCP65_IDE, 0x50, ATA_UDMA6, },
75         { PCI_DEVICE_ID_NVIDIA_NFORCE_MCP67_IDE, 0x50, ATA_UDMA6, },
76         { PCI_DEVICE_ID_NVIDIA_NFORCE_MCP73_IDE, 0x50, ATA_UDMA6, },
77         { PCI_DEVICE_ID_NVIDIA_NFORCE_MCP77_IDE, 0x50, ATA_UDMA6, },
78         { PCI_DEVICE_ID_AMD_CS5536_IDE,          0x40, ATA_UDMA5, },
79         { 0 }
80 };
81
82 static struct amd_ide_chip *amd_config;
83 static ide_pci_device_t *amd_chipset;
84 static unsigned int amd_80w;
85 static unsigned int amd_clock;
86
87 static char *amd_dma[] = { "16", "25", "33", "44", "66", "100", "133" };
88 static unsigned char amd_cyc2udma[] = { 6, 6, 5, 4, 0, 1, 1, 2, 2, 3, 3, 3, 3, 3, 3, 7 };
89
90 /*
91  * AMD /proc entry.
92  */
93
94 #ifdef CONFIG_IDE_PROC_FS
95
96 #include <linux/stat.h>
97 #include <linux/proc_fs.h>
98
99 static u8 amd74xx_proc;
100
101 static unsigned char amd_udma2cyc[] = { 4, 6, 8, 10, 3, 2, 1, 15 };
102 static unsigned long amd_base;
103 static struct pci_dev *bmide_dev;
104 extern int (*amd74xx_display_info)(char *, char **, off_t, int); /* ide-proc.c */
105
106 #define amd_print(format, arg...) p += sprintf(p, format "\n" , ## arg)
107 #define amd_print_drive(name, format, arg...)\
108         p += sprintf(p, name); for (i = 0; i < 4; i++) p += sprintf(p, format, ## arg); p += sprintf(p, "\n");
109
110 static int amd74xx_get_info(char *buffer, char **addr, off_t offset, int count)
111 {
112         int speed[4], cycle[4], setup[4], active[4], recover[4], den[4],
113                  uen[4], udma[4], active8b[4], recover8b[4];
114         struct pci_dev *dev = bmide_dev;
115         unsigned int v, u, i;
116         unsigned short c, w;
117         unsigned char t;
118         int len;
119         char *p = buffer;
120
121         amd_print("----------AMD BusMastering IDE Configuration----------------");
122
123         amd_print("Driver Version:                     2.13");
124         amd_print("South Bridge:                       %s", pci_name(bmide_dev));
125
126         amd_print("Revision:                           IDE %#x", dev->revision);
127         amd_print("Highest DMA rate:                   UDMA%s", amd_dma[fls(amd_config->udma_mask) - 1]);
128
129         amd_print("BM-DMA base:                        %#lx", amd_base);
130         amd_print("PCI clock:                          %d.%dMHz", amd_clock / 1000, amd_clock / 100 % 10);
131         
132         amd_print("-----------------------Primary IDE-------Secondary IDE------");
133
134         pci_read_config_byte(dev, AMD_IDE_CONFIG, &t);
135         amd_print("Prefetch Buffer:       %10s%20s", (t & 0x80) ? "yes" : "no", (t & 0x20) ? "yes" : "no");
136         amd_print("Post Write Buffer:     %10s%20s", (t & 0x40) ? "yes" : "no", (t & 0x10) ? "yes" : "no");
137
138         pci_read_config_byte(dev, AMD_IDE_ENABLE, &t);
139         amd_print("Enabled:               %10s%20s", (t & 0x02) ? "yes" : "no", (t & 0x01) ? "yes" : "no");
140
141         c = inb(amd_base + 0x02) | (inb(amd_base + 0x0a) << 8);
142         amd_print("Simplex only:          %10s%20s", (c & 0x80) ? "yes" : "no", (c & 0x8000) ? "yes" : "no");
143
144         amd_print("Cable Type:            %10s%20s", (amd_80w & 1) ? "80w" : "40w", (amd_80w & 2) ? "80w" : "40w");
145
146         if (!amd_clock)
147                 return p - buffer;
148
149         amd_print("-------------------drive0----drive1----drive2----drive3-----");
150
151         pci_read_config_byte(dev, AMD_ADDRESS_SETUP, &t);
152         pci_read_config_dword(dev, AMD_DRIVE_TIMING, &v);
153         pci_read_config_word(dev, AMD_8BIT_TIMING, &w);
154         pci_read_config_dword(dev, AMD_UDMA_TIMING, &u);
155
156         for (i = 0; i < 4; i++) {
157                 setup[i]     = ((t >> ((3 - i) << 1)) & 0x3) + 1;
158                 recover8b[i] = ((w >> ((1 - (i >> 1)) << 3)) & 0xf) + 1;
159                 active8b[i]  = ((w >> (((1 - (i >> 1)) << 3) + 4)) & 0xf) + 1;
160                 active[i]    = ((v >> (((3 - i) << 3) + 4)) & 0xf) + 1;
161                 recover[i]   = ((v >> ((3 - i) << 3)) & 0xf) + 1;
162
163                 udma[i] = amd_udma2cyc[((u >> ((3 - i) << 3)) & 0x7)];
164                 uen[i]  = ((u >> ((3 - i) << 3)) & 0x40) ? 1 : 0;
165                 den[i]  = (c & ((i & 1) ? 0x40 : 0x20) << ((i & 2) << 2));
166
167                 if (den[i] && uen[i] && udma[i] == 1) {
168                         speed[i] = amd_clock * 3;
169                         cycle[i] = 666666 / amd_clock;
170                         continue;
171                 }
172
173                 if (den[i] && uen[i] && udma[i] == 15) {
174                         speed[i] = amd_clock * 4;
175                         cycle[i] = 500000 / amd_clock;
176                         continue;
177                 }
178
179                 speed[i] = 4 * amd_clock / ((den[i] && uen[i]) ? udma[i] : (active[i] + recover[i]) * 2);
180                 cycle[i] = 1000000 * ((den[i] && uen[i]) ? udma[i] : (active[i] + recover[i]) * 2) / amd_clock / 2;
181         }
182
183         amd_print_drive("Transfer Mode: ", "%10s", den[i] ? (uen[i] ? "UDMA" : "DMA") : "PIO");
184
185         amd_print_drive("Address Setup: ", "%8dns", 1000000 * setup[i] / amd_clock);
186         amd_print_drive("Cmd Active:    ", "%8dns", 1000000 * active8b[i] / amd_clock);
187         amd_print_drive("Cmd Recovery:  ", "%8dns", 1000000 * recover8b[i] / amd_clock);
188         amd_print_drive("Data Active:   ", "%8dns", 1000000 * active[i] / amd_clock);
189         amd_print_drive("Data Recovery: ", "%8dns", 1000000 * recover[i] / amd_clock);
190         amd_print_drive("Cycle Time:    ", "%8dns", cycle[i]);
191         amd_print_drive("Transfer Rate: ", "%4d.%dMB/s", speed[i] / 1000, speed[i] / 100 % 10);
192
193         /* hoping p - buffer is less than 4K... */
194         len = (p - buffer) - offset;
195         *addr = buffer + offset;
196         
197         return len > count ? count : len;
198 }
199
200 #endif
201
202 /*
203  * amd_set_speed() writes timing values to the chipset registers
204  */
205
206 static void amd_set_speed(struct pci_dev *dev, unsigned char dn, struct ide_timing *timing)
207 {
208         unsigned char t;
209
210         pci_read_config_byte(dev, AMD_ADDRESS_SETUP, &t);
211         t = (t & ~(3 << ((3 - dn) << 1))) | ((FIT(timing->setup, 1, 4) - 1) << ((3 - dn) << 1));
212         pci_write_config_byte(dev, AMD_ADDRESS_SETUP, t);
213
214         pci_write_config_byte(dev, AMD_8BIT_TIMING + (1 - (dn >> 1)),
215                 ((FIT(timing->act8b, 1, 16) - 1) << 4) | (FIT(timing->rec8b, 1, 16) - 1));
216
217         pci_write_config_byte(dev, AMD_DRIVE_TIMING + (3 - dn),
218                 ((FIT(timing->active, 1, 16) - 1) << 4) | (FIT(timing->recover, 1, 16) - 1));
219
220         switch (amd_config->udma_mask) {
221         case ATA_UDMA2: t = timing->udma ? (0xc0 | (FIT(timing->udma, 2, 5) - 2)) : 0x03; break;
222         case ATA_UDMA4: t = timing->udma ? (0xc0 | amd_cyc2udma[FIT(timing->udma, 2, 10)]) : 0x03; break;
223         case ATA_UDMA5: t = timing->udma ? (0xc0 | amd_cyc2udma[FIT(timing->udma, 1, 10)]) : 0x03; break;
224         case ATA_UDMA6: t = timing->udma ? (0xc0 | amd_cyc2udma[FIT(timing->udma, 1, 15)]) : 0x03; break;
225         default: return;
226         }
227
228         pci_write_config_byte(dev, AMD_UDMA_TIMING + (3 - dn), t);
229 }
230
231 /*
232  * amd_set_drive() computes timing values and configures the chipset
233  * to a desired transfer mode.  It also can be called by upper layers.
234  */
235
236 static void amd_set_drive(ide_drive_t *drive, const u8 speed)
237 {
238         ide_drive_t *peer = HWIF(drive)->drives + (~drive->dn & 1);
239         struct ide_timing t, p;
240         int T, UT;
241
242         T = 1000000000 / amd_clock;
243         UT = (amd_config->udma_mask == ATA_UDMA2) ? T : (T / 2);
244
245         ide_timing_compute(drive, speed, &t, T, UT);
246
247         if (peer->present) {
248                 ide_timing_compute(peer, peer->current_speed, &p, T, UT);
249                 ide_timing_merge(&p, &t, &t, IDE_TIMING_8BIT);
250         }
251
252         if (speed == XFER_UDMA_5 && amd_clock <= 33333) t.udma = 1;
253         if (speed == XFER_UDMA_6 && amd_clock <= 33333) t.udma = 15;
254
255         amd_set_speed(HWIF(drive)->pci_dev, drive->dn, &t);
256 }
257
258 /*
259  * amd_set_pio_mode() is a callback from upper layers for PIO-only tuning.
260  */
261
262 static void amd_set_pio_mode(ide_drive_t *drive, const u8 pio)
263 {
264         amd_set_drive(drive, XFER_PIO_0 + pio);
265 }
266
267 /*
268  * The initialization callback. Here we determine the IDE chip type
269  * and initialize its drive independent registers.
270  */
271
272 static unsigned int __devinit init_chipset_amd74xx(struct pci_dev *dev, const char *name)
273 {
274         unsigned char t;
275         unsigned int u;
276         int i;
277
278 /*
279  * Check for bad SWDMA.
280  */
281
282         if (amd_config->flags & AMD_CHECK_SWDMA) {
283                 if (dev->revision <= 7)
284                         amd_config->flags |= AMD_BAD_SWDMA;
285         }
286
287 /*
288  * Check 80-wire cable presence.
289  */
290
291         switch (amd_config->udma_mask) {
292
293                 case ATA_UDMA6:
294                 case ATA_UDMA5:
295                         pci_read_config_byte(dev, AMD_CABLE_DETECT, &t);
296                         pci_read_config_dword(dev, AMD_UDMA_TIMING, &u);
297                         amd_80w = ((t & 0x3) ? 1 : 0) | ((t & 0xc) ? 2 : 0);
298                         for (i = 24; i >= 0; i -= 8)
299                                 if (((u >> i) & 4) && !(amd_80w & (1 << (1 - (i >> 4))))) {
300                                         printk(KERN_WARNING "%s: BIOS didn't set cable bits correctly. Enabling workaround.\n",
301                                                 amd_chipset->name);
302                                         amd_80w |= (1 << (1 - (i >> 4)));
303                                 }
304                         break;
305
306                 case ATA_UDMA4:
307                         /* no host side cable detection */
308                         amd_80w = 0x03;
309                         break;
310         }
311
312 /*
313  * Take care of prefetch & postwrite.
314  */
315
316         pci_read_config_byte(dev, AMD_IDE_CONFIG, &t);
317         pci_write_config_byte(dev, AMD_IDE_CONFIG,
318                 (amd_config->flags & AMD_BAD_FIFO) ? (t & 0x0f) : (t | 0xf0));
319
320 /*
321  * Take care of incorrectly wired Serenade mainboards.
322  */
323
324         if ((amd_config->flags & AMD_CHECK_SERENADE) &&
325                 dev->subsystem_vendor == PCI_VENDOR_ID_AMD &&
326                 dev->subsystem_device == PCI_DEVICE_ID_AMD_SERENADE)
327                         amd_config->udma_mask = ATA_UDMA5;
328
329 /*
330  * Determine the system bus clock.
331  */
332
333         amd_clock = system_bus_clock() * 1000;
334
335         switch (amd_clock) {
336                 case 33000: amd_clock = 33333; break;
337                 case 37000: amd_clock = 37500; break;
338                 case 41000: amd_clock = 41666; break;
339         }
340
341         if (amd_clock < 20000 || amd_clock > 50000) {
342                 printk(KERN_WARNING "%s: User given PCI clock speed impossible (%d), using 33 MHz instead.\n",
343                         amd_chipset->name, amd_clock);
344                 amd_clock = 33333;
345         }
346
347 /*
348  * Print the boot message.
349  */
350
351         pci_read_config_byte(dev, PCI_REVISION_ID, &t);
352         printk(KERN_INFO "%s: %s (rev %02x) UDMA%s controller\n",
353                 amd_chipset->name, pci_name(dev), dev->revision,
354                 amd_dma[fls(amd_config->udma_mask) - 1]);
355
356 /*
357  * Register /proc/ide/amd74xx entry
358  */
359
360 #if defined(DISPLAY_AMD_TIMINGS) && defined(CONFIG_IDE_PROC_FS)
361         if (!amd74xx_proc) {
362                 amd_base = pci_resource_start(dev, 4);
363                 bmide_dev = dev;
364                 ide_pci_create_host_proc("amd74xx", amd74xx_get_info);
365                 amd74xx_proc = 1;
366         }
367 #endif /* DISPLAY_AMD_TIMINGS && CONFIG_IDE_PROC_FS */
368
369         return dev->irq;
370 }
371
372 static void __devinit init_hwif_amd74xx(ide_hwif_t *hwif)
373 {
374         int i;
375
376         if (hwif->irq == 0) /* 0 is bogus but will do for now */
377                 hwif->irq = pci_get_legacy_ide_irq(hwif->pci_dev, hwif->channel);
378
379         hwif->set_pio_mode = &amd_set_pio_mode;
380         hwif->set_dma_mode = &amd_set_drive;
381
382         for (i = 0; i < 2; i++) {
383                 hwif->drives[i].io_32bit = 1;
384                 hwif->drives[i].unmask = 1;
385                 hwif->drives[i].autotune = 1;
386         }
387
388         if (!hwif->dma_base)
389                 return;
390
391         hwif->atapi_dma = 1;
392
393         hwif->ultra_mask = amd_config->udma_mask;
394         hwif->mwdma_mask = 0x07;
395         if ((amd_config->flags & AMD_BAD_SWDMA) == 0)
396                 hwif->swdma_mask = 0x07;
397
398         if (hwif->cbl != ATA_CBL_PATA40_SHORT) {
399                 if ((amd_80w >> hwif->channel) & 1)
400                         hwif->cbl = ATA_CBL_PATA80;
401                 else
402                         hwif->cbl = ATA_CBL_PATA40;
403         }
404 }
405
406 #define DECLARE_AMD_DEV(name_str)                                       \
407         {                                                               \
408                 .name           = name_str,                             \
409                 .init_chipset   = init_chipset_amd74xx,                 \
410                 .init_hwif      = init_hwif_amd74xx,                    \
411                 .autodma        = AUTODMA,                              \
412                 .enablebits     = {{0x40,0x02,0x02}, {0x40,0x01,0x01}}, \
413                 .bootable       = ON_BOARD,                             \
414                 .host_flags     = IDE_HFLAG_PIO_NO_BLACKLIST            \
415                                 | IDE_HFLAG_PIO_NO_DOWNGRADE            \
416                                 | IDE_HFLAG_POST_SET_MODE,              \
417                 .pio_mask       = ATA_PIO5,                             \
418         }
419
420 #define DECLARE_NV_DEV(name_str)                                        \
421         {                                                               \
422                 .name           = name_str,                             \
423                 .init_chipset   = init_chipset_amd74xx,                 \
424                 .init_hwif      = init_hwif_amd74xx,                    \
425                 .autodma        = AUTODMA,                              \
426                 .enablebits     = {{0x50,0x02,0x02}, {0x50,0x01,0x01}}, \
427                 .bootable       = ON_BOARD,                             \
428                 .host_flags     = IDE_HFLAG_PIO_NO_BLACKLIST            \
429                                 | IDE_HFLAG_PIO_NO_DOWNGRADE            \
430                                 | IDE_HFLAG_POST_SET_MODE,              \
431                 .pio_mask       = ATA_PIO5,                             \
432         }
433
434 static ide_pci_device_t amd74xx_chipsets[] __devinitdata = {
435         /*  0 */ DECLARE_AMD_DEV("AMD7401"),
436         /*  1 */ DECLARE_AMD_DEV("AMD7409"),
437         /*  2 */ DECLARE_AMD_DEV("AMD7411"),
438         /*  3 */ DECLARE_AMD_DEV("AMD7441"),
439         /*  4 */ DECLARE_AMD_DEV("AMD8111"),
440
441         /*  5 */ DECLARE_NV_DEV("NFORCE"),
442         /*  6 */ DECLARE_NV_DEV("NFORCE2"),
443         /*  7 */ DECLARE_NV_DEV("NFORCE2-U400R"),
444         /*  8 */ DECLARE_NV_DEV("NFORCE2-U400R-SATA"),
445         /*  9 */ DECLARE_NV_DEV("NFORCE3-150"),
446         /* 10 */ DECLARE_NV_DEV("NFORCE3-250"),
447         /* 11 */ DECLARE_NV_DEV("NFORCE3-250-SATA"),
448         /* 12 */ DECLARE_NV_DEV("NFORCE3-250-SATA2"),
449         /* 13 */ DECLARE_NV_DEV("NFORCE-CK804"),
450         /* 14 */ DECLARE_NV_DEV("NFORCE-MCP04"),
451         /* 15 */ DECLARE_NV_DEV("NFORCE-MCP51"),
452         /* 16 */ DECLARE_NV_DEV("NFORCE-MCP55"),
453         /* 17 */ DECLARE_NV_DEV("NFORCE-MCP61"),
454         /* 18 */ DECLARE_NV_DEV("NFORCE-MCP65"),
455         /* 19 */ DECLARE_NV_DEV("NFORCE-MCP67"),
456         /* 20 */ DECLARE_NV_DEV("NFORCE-MCP73"),
457         /* 21 */ DECLARE_NV_DEV("NFORCE-MCP77"),
458         /* 22 */ DECLARE_AMD_DEV("AMD5536"),
459 };
460
461 static int __devinit amd74xx_probe(struct pci_dev *dev, const struct pci_device_id *id)
462 {
463         amd_chipset = amd74xx_chipsets + id->driver_data;
464         amd_config = amd_ide_chips + id->driver_data;
465         if (dev->device != amd_config->id) {
466                 printk(KERN_ERR "%s: assertion 0x%02x == 0x%02x failed !\n",
467                        pci_name(dev), dev->device, amd_config->id);
468                 return -ENODEV;
469         }
470         return ide_setup_pci_device(dev, amd_chipset);
471 }
472
473 static const struct pci_device_id amd74xx_pci_tbl[] = {
474         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_COBRA_7401),           0 },
475         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_VIPER_7409),           1 },
476         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_VIPER_7411),           2 },
477         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_OPUS_7441),            3 },
478         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_8111_IDE),             4 },
479         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_IDE),        5 },
480         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE2_IDE),       6 },
481         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE2S_IDE),      7 },
482 #ifdef CONFIG_BLK_DEV_IDE_SATA
483         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE2S_SATA),     8 },
484 #endif
485         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE3_IDE),       9 },
486         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE3S_IDE),     10 },
487 #ifdef CONFIG_BLK_DEV_IDE_SATA
488         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE3S_SATA),    11 },
489         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE3S_SATA2),   12 },
490 #endif
491         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_CK804_IDE), 13 },
492         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP04_IDE), 14 },
493         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP51_IDE), 15 },
494         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP55_IDE), 16 },
495         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP61_IDE), 17 },
496         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP65_IDE), 18 },
497         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP67_IDE), 19 },
498         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP73_IDE), 20 },
499         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP77_IDE), 21 },
500         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_CS5536_IDE),          22 },
501         { 0, },
502 };
503 MODULE_DEVICE_TABLE(pci, amd74xx_pci_tbl);
504
505 static struct pci_driver driver = {
506         .name           = "AMD_IDE",
507         .id_table       = amd74xx_pci_tbl,
508         .probe          = amd74xx_probe,
509 };
510
511 static int __init amd74xx_ide_init(void)
512 {
513         return ide_pci_register_driver(&driver);
514 }
515
516 module_init(amd74xx_ide_init);
517
518 MODULE_AUTHOR("Vojtech Pavlik");
519 MODULE_DESCRIPTION("AMD PCI IDE driver");
520 MODULE_LICENSE("GPL");