git.oblomov.eu Git - linux-2.6/blob - sound/pci/cmipci.c

   1 /*
   2  * Driver for C-Media CMI8338 and 8738 PCI soundcards.
   3  * Copyright (c) 2000 by Takashi Iwai <tiwai@suse.de>
   4  *
   5  *   This program is free software; you can redistribute it and/or modify
   6  *   it under the terms of the GNU General Public License as published by
   7  *   the Free Software Foundation; either version 2 of the License, or
   8  *   (at your option) any later version.
   9  *
  10  *   This program is distributed in the hope that it will be useful,
  11  *   but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  *   MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  *   GNU General Public License for more details.
  14  *
  15  *   You should have received a copy of the GNU General Public License
  16  *   along with this program; if not, write to the Free Software
  17  *   Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 /* Does not work. Warning may block system in capture mode */
  21 /* #define USE_VAR48KRATE */
  22
  23 #include <sound/driver.h>
  24 #include <asm/io.h>
  25 #include <linux/delay.h>
  26 #include <linux/interrupt.h>
  27 #include <linux/init.h>
  28 #include <linux/pci.h>
  29 #include <linux/slab.h>
  30 #include <linux/gameport.h>
  31 #include <linux/moduleparam.h>
  32 #include <linux/mutex.h>
  33 #include <sound/core.h>
  34 #include <sound/info.h>
  35 #include <sound/control.h>
  36 #include <sound/pcm.h>
  37 #include <sound/rawmidi.h>
  38 #include <sound/mpu401.h>
  39 #include <sound/opl3.h>
  40 #include <sound/sb.h>
  41 #include <sound/asoundef.h>
  42 #include <sound/initval.h>
  43
  44 MODULE_AUTHOR("Takashi Iwai <tiwai@suse.de>");
  45 MODULE_DESCRIPTION("C-Media CMI8x38 PCI");
  46 MODULE_LICENSE("GPL");
  47 MODULE_SUPPORTED_DEVICE("{{C-Media,CMI8738},"
  48                 "{C-Media,CMI8738B},"
  49                 "{C-Media,CMI8338A},"
  50                 "{C-Media,CMI8338B}}");
  51
  52 #if defined(CONFIG_GAMEPORT) || (defined(MODULE) && defined(CONFIG_GAMEPORT_MODULE))
  53 #define SUPPORT_JOYSTICK 1
  54 #endif
  55
  56 static int index[SNDRV_CARDS] = SNDRV_DEFAULT_IDX;      /* Index 0-MAX */
  57 static char *id[SNDRV_CARDS] = SNDRV_DEFAULT_STR;       /* ID for this card */
  58 static int enable[SNDRV_CARDS] = SNDRV_DEFAULT_ENABLE_PNP;      /* Enable switches */
  59 static long mpu_port[SNDRV_CARDS];
  60 static long fm_port[SNDRV_CARDS] = {[0 ... (SNDRV_CARDS-1)]=1};
  61 static int soft_ac3[SNDRV_CARDS] = {[0 ... (SNDRV_CARDS-1)]=1};
  62 #ifdef SUPPORT_JOYSTICK
  63 static int joystick_port[SNDRV_CARDS];
  64 #endif
  65
  66 module_param_array(index, int, NULL, 0444);
  67 MODULE_PARM_DESC(index, "Index value for C-Media PCI soundcard.");
  68 module_param_array(id, charp, NULL, 0444);
  69 MODULE_PARM_DESC(id, "ID string for C-Media PCI soundcard.");
  70 module_param_array(enable, bool, NULL, 0444);
  71 MODULE_PARM_DESC(enable, "Enable C-Media PCI soundcard.");
  72 module_param_array(mpu_port, long, NULL, 0444);
  73 MODULE_PARM_DESC(mpu_port, "MPU-401 port.");
  74 module_param_array(fm_port, long, NULL, 0444);
  75 MODULE_PARM_DESC(fm_port, "FM port.");
  76 module_param_array(soft_ac3, bool, NULL, 0444);
  77 MODULE_PARM_DESC(soft_ac3, "Sofware-conversion of raw SPDIF packets (model 033 only).");
  78 #ifdef SUPPORT_JOYSTICK
  79 module_param_array(joystick_port, int, NULL, 0444);
  80 MODULE_PARM_DESC(joystick_port, "Joystick port address.");
  81 #endif
  82
  83 /*
  84  * CM8x38 registers definition
  85  */
  86
  87 #define CM_REG_FUNCTRL0         0x00
  88 #define CM_RST_CH1              0x00080000
  89 #define CM_RST_CH0              0x00040000
  90 #define CM_CHEN1                0x00020000      /* ch1: enable */
  91 #define CM_CHEN0                0x00010000      /* ch0: enable */
  92 #define CM_PAUSE1               0x00000008      /* ch1: pause */
  93 #define CM_PAUSE0               0x00000004      /* ch0: pause */
  94 #define CM_CHADC1               0x00000002      /* ch1, 0:playback, 1:record */
  95 #define CM_CHADC0               0x00000001      /* ch0, 0:playback, 1:record */
  96
  97 #define CM_REG_FUNCTRL1         0x04
  98 #define CM_DSFC_MASK            0x0000E000      /* channel 1 (DAC?) sampling frequency */
  99 #define CM_DSFC_SHIFT           13
 100 #define CM_ASFC_MASK            0x00001C00      /* channel 0 (ADC?) sampling frequency */
 101 #define CM_ASFC_SHIFT           10
 102 #define CM_SPDF_1               0x00000200      /* SPDIF IN/OUT at channel B */
 103 #define CM_SPDF_0               0x00000100      /* SPDIF OUT only channel A */
 104 #define CM_SPDFLOOP             0x00000080      /* ext. SPDIIF/IN -> OUT loopback */
 105 #define CM_SPDO2DAC             0x00000040      /* SPDIF/OUT can be heard from internal DAC */
 106 #define CM_INTRM                0x00000020      /* master control block (MCB) interrupt enabled */
 107 #define CM_BREQ                 0x00000010      /* bus master enabled */
 108 #define CM_VOICE_EN             0x00000008      /* legacy voice (SB16,FM) */
 109 #define CM_UART_EN              0x00000004      /* legacy UART */
 110 #define CM_JYSTK_EN             0x00000002      /* legacy joystick */
 111 #define CM_ZVPORT               0x00000001      /* ZVPORT */
 112
 113 #define CM_REG_CHFORMAT         0x08
 114
 115 #define CM_CHB3D5C              0x80000000      /* 5,6 channels */
 116 #define CM_FMOFFSET2            0x40000000      /* initial FM PCM offset 2 when Fmute=1 */
 117 #define CM_CHB3D                0x20000000      /* 4 channels */
 118
 119 #define CM_CHIP_MASK1           0x1f000000
 120 #define CM_CHIP_037             0x01000000
 121 #define CM_SETLAT48             0x00800000      /* set latency timer 48h */
 122 #define CM_EDGEIRQ              0x00400000      /* emulated edge trigger legacy IRQ */
 123 #define CM_SPD24SEL39           0x00200000      /* 24-bit spdif: model 039 */
 124 #define CM_AC3EN1               0x00100000      /* enable AC3: model 037 */
 125 #define CM_SPDIF_SELECT1        0x00080000      /* for model <= 037 ? */
 126 #define CM_SPD24SEL             0x00020000      /* 24bit spdif: model 037 */
 127 /* #define CM_SPDIF_INVERSE     0x00010000 */ /* ??? */
 128
 129 #define CM_ADCBITLEN_MASK       0x0000C000
 130 #define CM_ADCBITLEN_16         0x00000000
 131 #define CM_ADCBITLEN_15         0x00004000
 132 #define CM_ADCBITLEN_14         0x00008000
 133 #define CM_ADCBITLEN_13         0x0000C000
 134
 135 #define CM_ADCDACLEN_MASK       0x00003000      /* model 037 */
 136 #define CM_ADCDACLEN_060        0x00000000
 137 #define CM_ADCDACLEN_066        0x00001000
 138 #define CM_ADCDACLEN_130        0x00002000
 139 #define CM_ADCDACLEN_280        0x00003000
 140
 141 #define CM_ADCDLEN_MASK         0x00003000      /* model 039 */
 142 #define CM_ADCDLEN_ORIGINAL     0x00000000
 143 #define CM_ADCDLEN_EXTRA        0x00001000
 144 #define CM_ADCDLEN_24K          0x00002000
 145 #define CM_ADCDLEN_WEIGHT       0x00003000
 146
 147 #define CM_CH1_SRATE_176K       0x00000800
 148 #define CM_CH1_SRATE_96K        0x00000800      /* model 055? */
 149 #define CM_CH1_SRATE_88K        0x00000400
 150 #define CM_CH0_SRATE_176K       0x00000200
 151 #define CM_CH0_SRATE_96K        0x00000200      /* model 055? */
 152 #define CM_CH0_SRATE_88K        0x00000100
 153
 154 #define CM_SPDIF_INVERSE2       0x00000080      /* model 055? */
 155 #define CM_DBLSPDS              0x00000040      /* double SPDIF sample rate 88.2/96 */
 156 #define CM_POLVALID             0x00000020      /* inverse SPDIF/IN valid bit */
 157 #define CM_SPDLOCKED            0x00000010
 158
 159 #define CM_CH1FMT_MASK          0x0000000C      /* bit 3: 16 bits, bit 2: stereo */
 160 #define CM_CH1FMT_SHIFT         2
 161 #define CM_CH0FMT_MASK          0x00000003      /* bit 1: 16 bits, bit 0: stereo */
 162 #define CM_CH0FMT_SHIFT         0
 163
 164 #define CM_REG_INT_HLDCLR       0x0C
 165 #define CM_CHIP_MASK2           0xff000000
 166 #define CM_CHIP_8768            0x20000000
 167 #define CM_CHIP_055             0x08000000
 168 #define CM_CHIP_039             0x04000000
 169 #define CM_CHIP_039_6CH         0x01000000
 170 #define CM_UNKNOWN_INT_EN       0x00080000      /* ? */
 171 #define CM_TDMA_INT_EN          0x00040000
 172 #define CM_CH1_INT_EN           0x00020000
 173 #define CM_CH0_INT_EN           0x00010000
 174
 175 #define CM_REG_INT_STATUS       0x10
 176 #define CM_INTR                 0x80000000
 177 #define CM_VCO                  0x08000000      /* Voice Control? CMI8738 */
 178 #define CM_MCBINT               0x04000000      /* Master Control Block abort cond.? */
 179 #define CM_UARTINT              0x00010000
 180 #define CM_LTDMAINT             0x00008000
 181 #define CM_HTDMAINT             0x00004000
 182 #define CM_XDO46                0x00000080      /* Modell 033? Direct programming EEPROM (read data register) */
 183 #define CM_LHBTOG               0x00000040      /* High/Low status from DMA ctrl register */
 184 #define CM_LEG_HDMA             0x00000020      /* Legacy is in High DMA channel */
 185 #define CM_LEG_STEREO           0x00000010      /* Legacy is in Stereo mode */
 186 #define CM_CH1BUSY              0x00000008
 187 #define CM_CH0BUSY              0x00000004
 188 #define CM_CHINT1               0x00000002
 189 #define CM_CHINT0               0x00000001
 190
 191 #define CM_REG_LEGACY_CTRL      0x14
 192 #define CM_NXCHG                0x80000000      /* don't map base reg dword->sample */
 193 #define CM_VMPU_MASK            0x60000000      /* MPU401 i/o port address */
 194 #define CM_VMPU_330             0x00000000
 195 #define CM_VMPU_320             0x20000000
 196 #define CM_VMPU_310             0x40000000
 197 #define CM_VMPU_300             0x60000000
 198 #define CM_ENWR8237             0x10000000      /* enable bus master to write 8237 base reg */
 199 #define CM_VSBSEL_MASK          0x0C000000      /* SB16 base address */
 200 #define CM_VSBSEL_220           0x00000000
 201 #define CM_VSBSEL_240           0x04000000
 202 #define CM_VSBSEL_260           0x08000000
 203 #define CM_VSBSEL_280           0x0C000000
 204 #define CM_FMSEL_MASK           0x03000000      /* FM OPL3 base address */
 205 #define CM_FMSEL_388            0x00000000
 206 #define CM_FMSEL_3C8            0x01000000
 207 #define CM_FMSEL_3E0            0x02000000
 208 #define CM_FMSEL_3E8            0x03000000
 209 #define CM_ENSPDOUT             0x00800000      /* enable XSPDIF/OUT to I/O interface */
 210 #define CM_SPDCOPYRHT           0x00400000      /* spdif in/out copyright bit */
 211 #define CM_DAC2SPDO             0x00200000      /* enable wave+fm_midi -> SPDIF/OUT */
 212 #define CM_INVIDWEN             0x00100000      /* internal vendor ID write enable, model 039? */
 213 #define CM_SETRETRY             0x00100000      /* 0: legacy i/o wait (default), 1: legacy i/o bus retry */
 214 #define CM_C_EEACCESS           0x00080000      /* direct programming eeprom regs */
 215 #define CM_C_EECS               0x00040000
 216 #define CM_C_EEDI46             0x00020000
 217 #define CM_C_EECK46             0x00010000
 218 #define CM_CHB3D6C              0x00008000      /* 5.1 channels support */
 219 #define CM_CENTR2LIN            0x00004000      /* line-in as center out */
 220 #define CM_BASE2LIN             0x00002000      /* line-in as bass out */
 221 #define CM_EXBASEN              0x00001000      /* external bass input enable */
 222
 223 #define CM_REG_MISC_CTRL        0x18
 224 #define CM_PWD                  0x80000000      /* power down */
 225 #define CM_RESET                0x40000000
 226 #define CM_SFIL_MASK            0x30000000      /* filter control at front end DAC, model 037? */
 227 #define CM_VMGAIN               0x10000000      /* analog master amp +6dB, model 039? */
 228 #define CM_TXVX                 0x08000000      /* model 037? */
 229 #define CM_N4SPK3D              0x04000000      /* copy front to rear */
 230 #define CM_SPDO5V               0x02000000      /* 5V spdif output (1 = 0.5v (coax)) */
 231 #define CM_SPDIF48K             0x01000000      /* write */
 232 #define CM_SPATUS48K            0x01000000      /* read */
 233 #define CM_ENDBDAC              0x00800000      /* enable double dac */
 234 #define CM_XCHGDAC              0x00400000      /* 0: front=ch0, 1: front=ch1 */
 235 #define CM_SPD32SEL             0x00200000      /* 0: 16bit SPDIF, 1: 32bit */
 236 #define CM_SPDFLOOPI            0x00100000      /* int. SPDIF-OUT -> int. IN */
 237 #define CM_FM_EN                0x00080000      /* enable legacy FM */
 238 #define CM_AC3EN2               0x00040000      /* enable AC3: model 039 */
 239 #define CM_ENWRASID             0x00010000      /* choose writable internal SUBID (audio) */
 240 #define CM_VIDWPDSB             0x00010000      /* model 037? */
 241 #define CM_SPDF_AC97            0x00008000      /* 0: SPDIF/OUT 44.1K, 1: 48K */
 242 #define CM_MASK_EN              0x00004000      /* activate channel mask on legacy DMA */
 243 #define CM_ENWRMSID             0x00002000      /* choose writable internal SUBID (modem) */
 244 #define CM_VIDWPPRT             0x00002000      /* model 037? */
 245 #define CM_SFILENB              0x00001000      /* filter stepping at front end DAC, model 037? */
 246 #define CM_MMODE_MASK           0x00000E00      /* model DAA interface mode */
 247 #define CM_SPDIF_SELECT2        0x00000100      /* for model > 039 ? */
 248 #define CM_ENCENTER             0x00000080
 249 #define CM_FLINKON              0x00000080      /* force modem link detection on, model 037 */
 250 #define CM_MUTECH1              0x00000040      /* mute PCI ch1 to DAC */
 251 #define CM_FLINKOFF             0x00000040      /* force modem link detection off, model 037 */
 252 #define CM_UNKNOWN_18_5         0x00000020      /* ? */
 253 #define CM_MIDSMP               0x00000010      /* 1/2 interpolation at front end DAC */
 254 #define CM_UPDDMA_MASK          0x0000000C      /* TDMA position update notification */
 255 #define CM_UPDDMA_2048          0x00000000
 256 #define CM_UPDDMA_1024          0x00000004
 257 #define CM_UPDDMA_512           0x00000008
 258 #define CM_UPDDMA_256           0x0000000C
 259 #define CM_TWAIT_MASK           0x00000003      /* model 037 */
 260 #define CM_TWAIT1               0x00000002      /* FM i/o cycle, 0: 48, 1: 64 PCICLKs */
 261 #define CM_TWAIT0               0x00000001      /* i/o cycle, 0: 4, 1: 6 PCICLKs */
 262
 263 #define CM_REG_TDMA_POSITION    0x1C
 264 #define CM_TDMA_CNT_MASK        0xFFFF0000      /* current byte/word count */
 265 #define CM_TDMA_ADR_MASK        0x0000FFFF      /* current address */
 266
 267         /* byte */
 268 #define CM_REG_MIXER0           0x20
 269 #define CM_REG_SBVR             0x20            /* write: sb16 version */
 270 #define CM_REG_DEV              0x20            /* read: hardware device version */
 271
 272 #define CM_REG_MIXER21          0x21
 273 #define CM_UNKNOWN_21_MASK      0x78            /* ? */
 274 #define CM_X_ADPCM              0x04            /* SB16 ADPCM enable */
 275 #define CM_PROINV               0x02            /* SBPro left/right channel switching */
 276 #define CM_X_SB16               0x01            /* SB16 compatible */
 277
 278 #define CM_REG_SB16_DATA        0x22
 279 #define CM_REG_SB16_ADDR        0x23
 280
 281 #define CM_REFFREQ_XIN          (315*1000*1000)/22      /* 14.31818 Mhz reference clock frequency pin XIN */
 282 #define CM_ADCMULT_XIN          512                     /* Guessed (487 best for 44.1kHz, not for 88/176kHz) */
 283 #define CM_TOLERANCE_RATE       0.001                   /* Tolerance sample rate pitch (1000ppm) */
 284 #define CM_MAXIMUM_RATE         80000000                /* Note more than 80MHz */
 285
 286 #define CM_REG_MIXER1           0x24
 287 #define CM_FMMUTE               0x80    /* mute FM */
 288 #define CM_FMMUTE_SHIFT         7
 289 #define CM_WSMUTE               0x40    /* mute PCM */
 290 #define CM_WSMUTE_SHIFT         6
 291 #define CM_REAR2LIN             0x20    /* lin-in -> rear line out */
 292 #define CM_REAR2LIN_SHIFT       5
 293 #define CM_REAR2FRONT           0x10    /* exchange rear/front */
 294 #define CM_REAR2FRONT_SHIFT     4
 295 #define CM_WAVEINL              0x08    /* digital wave rec. left chan */
 296 #define CM_WAVEINL_SHIFT        3
 297 #define CM_WAVEINR              0x04    /* digical wave rec. right */
 298 #define CM_WAVEINR_SHIFT        2
 299 #define CM_X3DEN                0x02    /* 3D surround enable */
 300 #define CM_X3DEN_SHIFT          1
 301 #define CM_CDPLAY               0x01    /* enable SPDIF/IN PCM -> DAC */
 302 #define CM_CDPLAY_SHIFT         0
 303
 304 #define CM_REG_MIXER2           0x25
 305 #define CM_RAUXREN              0x80    /* AUX right capture */
 306 #define CM_RAUXREN_SHIFT        7
 307 #define CM_RAUXLEN              0x40    /* AUX left capture */
 308 #define CM_RAUXLEN_SHIFT        6
 309 #define CM_VAUXRM               0x20    /* AUX right mute */
 310 #define CM_VAUXRM_SHIFT         5
 311 #define CM_VAUXLM               0x10    /* AUX left mute */
 312 #define CM_VAUXLM_SHIFT         4
 313 #define CM_VADMIC_MASK          0x0e    /* mic gain level (0-3) << 1 */
 314 #define CM_VADMIC_SHIFT         1
 315 #define CM_MICGAINZ             0x01    /* mic boost */
 316 #define CM_MICGAINZ_SHIFT       0
 317
 318 #define CM_REG_MIXER3           0x24
 319 #define CM_REG_AUX_VOL          0x26
 320 #define CM_VAUXL_MASK           0xf0
 321 #define CM_VAUXR_MASK           0x0f
 322
 323 #define CM_REG_MISC             0x27
 324 #define CM_UNKNOWN_27_MASK      0xd8    /* ? */
 325 #define CM_XGPO1                0x20
 326 // #define CM_XGPBIO            0x04
 327 #define CM_MIC_CENTER_LFE       0x04    /* mic as center/lfe out? (model 039 or later?) */
 328 #define CM_SPDIF_INVERSE        0x04    /* spdif input phase inverse (model 037) */
 329 #define CM_SPDVALID             0x02    /* spdif input valid check */
 330 #define CM_DMAUTO               0x01    /* SB16 DMA auto detect */
 331
 332 #define CM_REG_AC97             0x28    /* hmmm.. do we have ac97 link? */
 333 /*
 334  * For CMI-8338 (0x28 - 0x2b) .. is this valid for CMI-8738
 335  * or identical with AC97 codec?
 336  */
 337 #define CM_REG_EXTERN_CODEC     CM_REG_AC97
 338
 339 /*
 340  * MPU401 pci port index address 0x40 - 0x4f (CMI-8738 spec ver. 0.6)
 341  */
 342 #define CM_REG_MPU_PCI          0x40
 343
 344 /*
 345  * FM pci port index address 0x50 - 0x5f (CMI-8738 spec ver. 0.6)
 346  */
 347 #define CM_REG_FM_PCI           0x50
 348
 349 /*
 350  * access from SB-mixer port
 351  */
 352 #define CM_REG_EXTENT_IND       0xf0
 353 #define CM_VPHONE_MASK          0xe0    /* Phone volume control (0-3) << 5 */
 354 #define CM_VPHONE_SHIFT         5
 355 #define CM_VPHOM                0x10    /* Phone mute control */
 356 #define CM_VSPKM                0x08    /* Speaker mute control, default high */
 357 #define CM_RLOOPREN             0x04    /* Rec. R-channel enable */
 358 #define CM_RLOOPLEN             0x02    /* Rec. L-channel enable */
 359 #define CM_VADMIC3              0x01    /* Mic record boost */
 360
 361 /*
 362  * CMI-8338 spec ver 0.5 (this is not valid for CMI-8738):
 363  * the 8 registers 0xf8 - 0xff are used for programming m/n counter by the PLL
 364  * unit (readonly?).
 365  */
 366 #define CM_REG_PLL              0xf8
 367
 368 /*
 369  * extended registers
 370  */
 371 #define CM_REG_CH0_FRAME1       0x80    /* write: base address */
 372 #define CM_REG_CH0_FRAME2       0x84    /* read: current address */
 373 #define CM_REG_CH1_FRAME1       0x88    /* 0-15: count of samples at bus master; buffer size */
 374 #define CM_REG_CH1_FRAME2       0x8C    /* 16-31: count of samples at codec; fragment size */
 375
 376 #define CM_REG_EXT_MISC         0x90
 377 #define CM_ADC48K44K            0x10000000      /* ADC parameters group, 0: 44k, 1: 48k */
 378 #define CM_CHB3D8C              0x00200000      /* 7.1 channels support */
 379 #define CM_SPD32FMT             0x00100000      /* SPDIF/IN 32k sample rate */
 380 #define CM_ADC2SPDIF            0x00080000      /* ADC output to SPDIF/OUT */
 381 #define CM_SHAREADC             0x00040000      /* DAC in ADC as Center/LFE */
 382 #define CM_REALTCMP             0x00020000      /* monitor the CMPL/CMPR of ADC */
 383 #define CM_INVLRCK              0x00010000      /* invert ZVPORT's LRCK */
 384 #define CM_UNKNOWN_90_MASK      0x0000FFFF      /* ? */
 385
 386 /*
 387  * size of i/o region
 388  */
 389 #define CM_EXTENT_CODEC   0x100
 390 #define CM_EXTENT_MIDI    0x2
 391 #define CM_EXTENT_SYNTH   0x4
 392
 393
 394 /*
 395  * channels for playback / capture
 396  */
 397 #define CM_CH_PLAY      0
 398 #define CM_CH_CAPT      1
 399
 400 /*
 401  * flags to check device open/close
 402  */
 403 #define CM_OPEN_NONE    0
 404 #define CM_OPEN_CH_MASK 0x01
 405 #define CM_OPEN_DAC     0x10
 406 #define CM_OPEN_ADC     0x20
 407 #define CM_OPEN_SPDIF   0x40
 408 #define CM_OPEN_MCHAN   0x80
 409 #define CM_OPEN_PLAYBACK        (CM_CH_PLAY | CM_OPEN_DAC)
 410 #define CM_OPEN_PLAYBACK2       (CM_CH_CAPT | CM_OPEN_DAC)
 411 #define CM_OPEN_PLAYBACK_MULTI  (CM_CH_PLAY | CM_OPEN_DAC | CM_OPEN_MCHAN)
 412 #define CM_OPEN_CAPTURE         (CM_CH_CAPT | CM_OPEN_ADC)
 413 #define CM_OPEN_SPDIF_PLAYBACK  (CM_CH_PLAY | CM_OPEN_DAC | CM_OPEN_SPDIF)
 414 #define CM_OPEN_SPDIF_CAPTURE   (CM_CH_CAPT | CM_OPEN_ADC | CM_OPEN_SPDIF)
 415
 416
 417 #if CM_CH_PLAY == 1
 418 #define CM_PLAYBACK_SRATE_176K  CM_CH1_SRATE_176K
 419 #define CM_PLAYBACK_SPDF        CM_SPDF_1
 420 #define CM_CAPTURE_SPDF         CM_SPDF_0
 421 #else
 422 #define CM_PLAYBACK_SRATE_176K CM_CH0_SRATE_176K
 423 #define CM_PLAYBACK_SPDF        CM_SPDF_0
 424 #define CM_CAPTURE_SPDF         CM_SPDF_1
 425 #endif
 426
 427
 428 /*
 429  * driver data
 430  */
 431
 432 struct cmipci_pcm {
 433         struct snd_pcm_substream *substream;
 434         int running;            /* dac/adc running? */
 435         unsigned int dma_size;  /* in frames */
 436         unsigned int period_size;       /* in frames */
 437         unsigned int offset;    /* physical address of the buffer */
 438         unsigned int fmt;       /* format bits */
 439         int ch;                 /* channel (0/1) */
 440         unsigned int is_dac;            /* is dac? */
 441         int bytes_per_frame;
 442         int shift;
 443 };
 444
 445 /* mixer elements toggled/resumed during ac3 playback */
 446 struct cmipci_mixer_auto_switches {
 447         const char *name;       /* switch to toggle */
 448         int toggle_on;          /* value to change when ac3 mode */
 449 };
 450 static const struct cmipci_mixer_auto_switches cm_saved_mixer[] = {
 451         {"PCM Playback Switch", 0},
 452         {"IEC958 Output Switch", 1},
 453         {"IEC958 Mix Analog", 0},
 454         // {"IEC958 Out To DAC", 1}, // no longer used
 455         {"IEC958 Loop", 0},
 456 };
 457 #define CM_SAVED_MIXERS         ARRAY_SIZE(cm_saved_mixer)
 458
 459 struct cmipci {
 460         struct snd_card *card;
 461
 462         struct pci_dev *pci;
 463         unsigned int device;    /* device ID */
 464         int irq;
 465
 466         unsigned long iobase;
 467         unsigned int ctrl;      /* FUNCTRL0 current value */
 468
 469         struct snd_pcm *pcm;            /* DAC/ADC PCM */
 470         struct snd_pcm *pcm2;   /* 2nd DAC */
 471         struct snd_pcm *pcm_spdif;      /* SPDIF */
 472
 473         int chip_version;
 474         int max_channels;
 475         unsigned int can_ac3_sw: 1;
 476         unsigned int can_ac3_hw: 1;
 477         unsigned int can_multi_ch: 1;
 478         unsigned int do_soft_ac3: 1;
 479
 480         unsigned int spdif_playback_avail: 1;   /* spdif ready? */
 481         unsigned int spdif_playback_enabled: 1; /* spdif switch enabled? */
 482         int spdif_counter;      /* for software AC3 */
 483
 484         unsigned int dig_status;
 485         unsigned int dig_pcm_status;
 486
 487         struct snd_pcm_hardware *hw_info[3]; /* for playbacks */
 488
 489         int opened[2];  /* open mode */
 490         struct mutex open_mutex;
 491
 492         unsigned int mixer_insensitive: 1;
 493         struct snd_kcontrol *mixer_res_ctl[CM_SAVED_MIXERS];
 494         int mixer_res_status[CM_SAVED_MIXERS];
 495
 496         struct cmipci_pcm channel[2];   /* ch0 - DAC, ch1 - ADC or 2nd DAC */
 497
 498         /* external MIDI */
 499         struct snd_rawmidi *rmidi;
 500
 501 #ifdef SUPPORT_JOYSTICK
 502         struct gameport *gameport;
 503 #endif
 504
 505         spinlock_t reg_lock;
 506
 507 #ifdef CONFIG_PM
 508         unsigned int saved_regs[0x20];
 509         unsigned char saved_mixers[0x20];
 510 #endif
 511 };
 512
 513
 514 /* read/write operations for dword register */
 515 static inline void snd_cmipci_write(struct cmipci *cm, unsigned int cmd, unsigned int data)
 516 {
 517         outl(data, cm->iobase + cmd);
 518 }
 519
 520 static inline unsigned int snd_cmipci_read(struct cmipci *cm, unsigned int cmd)
 521 {
 522         return inl(cm->iobase + cmd);
 523 }
 524
 525 /* read/write operations for word register */
 526 static inline void snd_cmipci_write_w(struct cmipci *cm, unsigned int cmd, unsigned short data)
 527 {
 528         outw(data, cm->iobase + cmd);
 529 }
 530
 531 static inline unsigned short snd_cmipci_read_w(struct cmipci *cm, unsigned int cmd)
 532 {
 533         return inw(cm->iobase + cmd);
 534 }
 535
 536 /* read/write operations for byte register */
 537 static inline void snd_cmipci_write_b(struct cmipci *cm, unsigned int cmd, unsigned char data)
 538 {
 539         outb(data, cm->iobase + cmd);
 540 }
 541
 542 static inline unsigned char snd_cmipci_read_b(struct cmipci *cm, unsigned int cmd)
 543 {
 544         return inb(cm->iobase + cmd);
 545 }
 546
 547 /* bit operations for dword register */
 548 static int snd_cmipci_set_bit(struct cmipci *cm, unsigned int cmd, unsigned int flag)
 549 {
 550         unsigned int val, oval;
 551         val = oval = inl(cm->iobase + cmd);
 552         val |= flag;
 553         if (val == oval)
 554                 return 0;
 555         outl(val, cm->iobase + cmd);
 556         return 1;
 557 }
 558
 559 static int snd_cmipci_clear_bit(struct cmipci *cm, unsigned int cmd, unsigned int flag)
 560 {
 561         unsigned int val, oval;
 562         val = oval = inl(cm->iobase + cmd);
 563         val &= ~flag;
 564         if (val == oval)
 565                 return 0;
 566         outl(val, cm->iobase + cmd);
 567         return 1;
 568 }
 569
 570 /* bit operations for byte register */
 571 static int snd_cmipci_set_bit_b(struct cmipci *cm, unsigned int cmd, unsigned char flag)
 572 {
 573         unsigned char val, oval;
 574         val = oval = inb(cm->iobase + cmd);
 575         val |= flag;
 576         if (val == oval)
 577                 return 0;
 578         outb(val, cm->iobase + cmd);
 579         return 1;
 580 }
 581
 582 static int snd_cmipci_clear_bit_b(struct cmipci *cm, unsigned int cmd, unsigned char flag)
 583 {
 584         unsigned char val, oval;
 585         val = oval = inb(cm->iobase + cmd);
 586         val &= ~flag;
 587         if (val == oval)
 588                 return 0;
 589         outb(val, cm->iobase + cmd);
 590         return 1;
 591 }
 592
 593
 594 /*
 595  * PCM interface
 596  */
 597
 598 /*
 599  * calculate frequency
 600  */
 601
 602 static unsigned int rates[] = { 5512, 11025, 22050, 44100, 8000, 16000, 32000, 48000 };
 603
 604 static unsigned int snd_cmipci_rate_freq(unsigned int rate)
 605 {
 606         unsigned int i;
 607         for (i = 0; i < ARRAY_SIZE(rates); i++) {
 608                 if (rates[i] == rate)
 609                         return i;
 610         }
 611         snd_BUG();
 612         return 0;
 613 }
 614
 615 #ifdef USE_VAR48KRATE
 616 /*
 617  * Determine PLL values for frequency setup, maybe the CMI8338 (CMI8738???)
 618  * does it this way .. maybe not.  Never get any information from C-Media about
 619  * that <werner@suse.de>.
 620  */
 621 static int snd_cmipci_pll_rmn(unsigned int rate, unsigned int adcmult, int *r, int *m, int *n)
 622 {
 623         unsigned int delta, tolerance;
 624         int xm, xn, xr;
 625
 626         for (*r = 0; rate < CM_MAXIMUM_RATE/adcmult; *r += (1<<5))
 627                 rate <<= 1;
 628         *n = -1;
 629         if (*r > 0xff)
 630                 goto out;
 631         tolerance = rate*CM_TOLERANCE_RATE;
 632
 633         for (xn = (1+2); xn < (0x1f+2); xn++) {
 634                 for (xm = (1+2); xm < (0xff+2); xm++) {
 635                         xr = ((CM_REFFREQ_XIN/adcmult) * xm) / xn;
 636
 637                         if (xr < rate)
 638                                 delta = rate - xr;
 639                         else
 640                                 delta = xr - rate;
 641
 642                         /*
 643                          * If we found one, remember this,
 644                          * and try to find a closer one
 645                          */
 646                         if (delta < tolerance) {
 647                                 tolerance = delta;
 648                                 *m = xm - 2;
 649                                 *n = xn - 2;
 650                         }
 651                 }
 652         }
 653 out:
 654         return (*n > -1);
 655 }
 656
 657 /*
 658  * Program pll register bits, I assume that the 8 registers 0xf8 upto 0xff
 659  * are mapped onto the 8 ADC/DAC sampling frequency which can be choosen
 660  * at the register CM_REG_FUNCTRL1 (0x04).
 661  * Problem: other ways are also possible (any information about that?)
 662  */
 663 static void snd_cmipci_set_pll(struct cmipci *cm, unsigned int rate, unsigned int slot)
 664 {
 665         unsigned int reg = CM_REG_PLL + slot;
 666         /*
 667          * Guess that this programs at reg. 0x04 the pos 15:13/12:10
 668          * for DSFC/ASFC (000 upto 111).
 669          */
 670
 671         /* FIXME: Init (Do we've to set an other register first before programming?) */
 672
 673         /* FIXME: Is this correct? Or shouldn't the m/n/r values be used for that? */
 674         snd_cmipci_write_b(cm, reg, rate>>8);
 675         snd_cmipci_write_b(cm, reg, rate&0xff);
 676
 677         /* FIXME: Setup (Do we've to set an other register first to enable this?) */
 678 }
 679 #endif /* USE_VAR48KRATE */
 680
 681 static int snd_cmipci_hw_params(struct snd_pcm_substream *substream,
 682                                 struct snd_pcm_hw_params *hw_params)
 683 {
 684         return snd_pcm_lib_malloc_pages(substream, params_buffer_bytes(hw_params));
 685 }
 686
 687 static int snd_cmipci_playback2_hw_params(struct snd_pcm_substream *substream,
 688                                           struct snd_pcm_hw_params *hw_params)
 689 {
 690         struct cmipci *cm = snd_pcm_substream_chip(substream);
 691         if (params_channels(hw_params) > 2) {
 692                 mutex_lock(&cm->open_mutex);
 693                 if (cm->opened[CM_CH_PLAY]) {
 694                         mutex_unlock(&cm->open_mutex);
 695                         return -EBUSY;
 696                 }
 697                 /* reserve the channel A */
 698                 cm->opened[CM_CH_PLAY] = CM_OPEN_PLAYBACK_MULTI;
 699                 mutex_unlock(&cm->open_mutex);
 700         }
 701         return snd_pcm_lib_malloc_pages(substream, params_buffer_bytes(hw_params));
 702 }
 703
 704 static void snd_cmipci_ch_reset(struct cmipci *cm, int ch)
 705 {
 706         int reset = CM_RST_CH0 << (cm->channel[ch].ch);
 707         snd_cmipci_write(cm, CM_REG_FUNCTRL0, cm->ctrl | reset);
 708         snd_cmipci_write(cm, CM_REG_FUNCTRL0, cm->ctrl & ~reset);
 709         udelay(10);
 710 }
 711
 712 static int snd_cmipci_hw_free(struct snd_pcm_substream *substream)
 713 {
 714         return snd_pcm_lib_free_pages(substream);
 715 }
 716
 717
 718 /*
 719  */
 720
 721 static unsigned int hw_channels[] = {1, 2, 4, 6, 8};
 722 static struct snd_pcm_hw_constraint_list hw_constraints_channels_4 = {
 723         .count = 3,
 724         .list = hw_channels,
 725         .mask = 0,
 726 };
 727 static struct snd_pcm_hw_constraint_list hw_constraints_channels_6 = {
 728         .count = 4,
 729         .list = hw_channels,
 730         .mask = 0,
 731 };
 732 static struct snd_pcm_hw_constraint_list hw_constraints_channels_8 = {
 733         .count = 5,
 734         .list = hw_channels,
 735         .mask = 0,
 736 };
 737
 738 static int set_dac_channels(struct cmipci *cm, struct cmipci_pcm *rec, int channels)
 739 {
 740         if (channels > 2) {
 741                 if (!cm->can_multi_ch || !rec->ch)
 742                         return -EINVAL;
 743                 if (rec->fmt != 0x03) /* stereo 16bit only */
 744                         return -EINVAL;
 745         }
 746
 747         if (cm->can_multi_ch) {
 748                 spin_lock_irq(&cm->reg_lock);
 749                 if (channels > 2) {
 750                         snd_cmipci_set_bit(cm, CM_REG_LEGACY_CTRL, CM_NXCHG);
 751                         snd_cmipci_set_bit(cm, CM_REG_MISC_CTRL, CM_XCHGDAC);
 752                 } else {
 753                         snd_cmipci_clear_bit(cm, CM_REG_LEGACY_CTRL, CM_NXCHG);
 754                         snd_cmipci_clear_bit(cm, CM_REG_MISC_CTRL, CM_XCHGDAC);
 755                 }
 756                 if (channels == 8)
 757                         snd_cmipci_set_bit(cm, CM_REG_EXT_MISC, CM_CHB3D8C);
 758                 else
 759                         snd_cmipci_clear_bit(cm, CM_REG_EXT_MISC, CM_CHB3D8C);
 760                 if (channels == 6) {
 761                         snd_cmipci_set_bit(cm, CM_REG_CHFORMAT, CM_CHB3D5C);
 762                         snd_cmipci_set_bit(cm, CM_REG_LEGACY_CTRL, CM_CHB3D6C);
 763                 } else {
 764                         snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_CHB3D5C);
 765                         snd_cmipci_clear_bit(cm, CM_REG_LEGACY_CTRL, CM_CHB3D6C);
 766                 }
 767                 if (channels == 4)
 768                         snd_cmipci_set_bit(cm, CM_REG_CHFORMAT, CM_CHB3D);
 769                 else
 770                         snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_CHB3D);
 771                 spin_unlock_irq(&cm->reg_lock);
 772         }
 773         return 0;
 774 }
 775
 776
 777 /*
 778  * prepare playback/capture channel
 779  * channel to be used must have been set in rec->ch.
 780  */
 781 static int snd_cmipci_pcm_prepare(struct cmipci *cm, struct cmipci_pcm *rec,
 782                                  struct snd_pcm_substream *substream)
 783 {
 784         unsigned int reg, freq, val;
 785         struct snd_pcm_runtime *runtime = substream->runtime;
 786
 787         rec->fmt = 0;
 788         rec->shift = 0;
 789         if (snd_pcm_format_width(runtime->format) >= 16) {
 790                 rec->fmt |= 0x02;
 791                 if (snd_pcm_format_width(runtime->format) > 16)
 792                         rec->shift++; /* 24/32bit */
 793         }
 794         if (runtime->channels > 1)
 795                 rec->fmt |= 0x01;
 796         if (rec->is_dac && set_dac_channels(cm, rec, runtime->channels) < 0) {
 797                 snd_printd("cannot set dac channels\n");
 798                 return -EINVAL;
 799         }
 800
 801         rec->offset = runtime->dma_addr;
 802         /* buffer and period sizes in frame */
 803         rec->dma_size = runtime->buffer_size << rec->shift;
 804         rec->period_size = runtime->period_size << rec->shift;
 805         if (runtime->channels > 2) {
 806                 /* multi-channels */
 807                 rec->dma_size = (rec->dma_size * runtime->channels) / 2;
 808                 rec->period_size = (rec->period_size * runtime->channels) / 2;
 809         }
 810
 811         spin_lock_irq(&cm->reg_lock);
 812
 813         /* set buffer address */
 814         reg = rec->ch ? CM_REG_CH1_FRAME1 : CM_REG_CH0_FRAME1;
 815         snd_cmipci_write(cm, reg, rec->offset);
 816         /* program sample counts */
 817         reg = rec->ch ? CM_REG_CH1_FRAME2 : CM_REG_CH0_FRAME2;
 818         snd_cmipci_write_w(cm, reg, rec->dma_size - 1);
 819         snd_cmipci_write_w(cm, reg + 2, rec->period_size - 1);
 820
 821         /* set adc/dac flag */
 822         val = rec->ch ? CM_CHADC1 : CM_CHADC0;
 823         if (rec->is_dac)
 824                 cm->ctrl &= ~val;
 825         else
 826                 cm->ctrl |= val;
 827         snd_cmipci_write(cm, CM_REG_FUNCTRL0, cm->ctrl);
 828         //snd_printd("cmipci: functrl0 = %08x\n", cm->ctrl);
 829
 830         /* set sample rate */
 831         freq = snd_cmipci_rate_freq(runtime->rate);
 832         val = snd_cmipci_read(cm, CM_REG_FUNCTRL1);
 833         if (rec->ch) {
 834                 val &= ~CM_DSFC_MASK;
 835                 val |= (freq << CM_DSFC_SHIFT) & CM_DSFC_MASK;
 836         } else {
 837                 val &= ~CM_ASFC_MASK;
 838                 val |= (freq << CM_ASFC_SHIFT) & CM_ASFC_MASK;
 839         }
 840         snd_cmipci_write(cm, CM_REG_FUNCTRL1, val);
 841         //snd_printd("cmipci: functrl1 = %08x\n", val);
 842
 843         /* set format */
 844         val = snd_cmipci_read(cm, CM_REG_CHFORMAT);
 845         if (rec->ch) {
 846                 val &= ~CM_CH1FMT_MASK;
 847                 val |= rec->fmt << CM_CH1FMT_SHIFT;
 848         } else {
 849                 val &= ~CM_CH0FMT_MASK;
 850                 val |= rec->fmt << CM_CH0FMT_SHIFT;
 851         }
 852         if (cm->chip_version == 68) {
 853                 if (runtime->rate == 88200)
 854                         val |= CM_CH0_SRATE_88K << (rec->ch * 2);
 855                 else
 856                         val &= ~(CM_CH0_SRATE_88K << (rec->ch * 2));
 857                 if (runtime->rate == 96000)
 858                         val |= CM_CH0_SRATE_96K << (rec->ch * 2);
 859                 else
 860                         val &= ~(CM_CH0_SRATE_96K << (rec->ch * 2));
 861         }
 862         snd_cmipci_write(cm, CM_REG_CHFORMAT, val);
 863         //snd_printd("cmipci: chformat = %08x\n", val);
 864
 865         rec->running = 0;
 866         spin_unlock_irq(&cm->reg_lock);
 867
 868         return 0;
 869 }
 870
 871 /*
 872  * PCM trigger/stop
 873  */
 874 static int snd_cmipci_pcm_trigger(struct cmipci *cm, struct cmipci_pcm *rec,
 875                                   struct snd_pcm_substream *substream, int cmd)
 876 {
 877         unsigned int inthld, chen, reset, pause;
 878         int result = 0;
 879
 880         inthld = CM_CH0_INT_EN << rec->ch;
 881         chen = CM_CHEN0 << rec->ch;
 882         reset = CM_RST_CH0 << rec->ch;
 883         pause = CM_PAUSE0 << rec->ch;
 884
 885         spin_lock(&cm->reg_lock);
 886         switch (cmd) {
 887         case SNDRV_PCM_TRIGGER_START:
 888                 rec->running = 1;
 889                 /* set interrupt */
 890                 snd_cmipci_set_bit(cm, CM_REG_INT_HLDCLR, inthld);
 891                 cm->ctrl |= chen;
 892                 /* enable channel */
 893                 snd_cmipci_write(cm, CM_REG_FUNCTRL0, cm->ctrl);
 894                 //snd_printd("cmipci: functrl0 = %08x\n", cm->ctrl);
 895                 break;
 896         case SNDRV_PCM_TRIGGER_STOP:
 897                 rec->running = 0;
 898                 /* disable interrupt */
 899                 snd_cmipci_clear_bit(cm, CM_REG_INT_HLDCLR, inthld);
 900                 /* reset */
 901                 cm->ctrl &= ~chen;
 902                 snd_cmipci_write(cm, CM_REG_FUNCTRL0, cm->ctrl | reset);
 903                 snd_cmipci_write(cm, CM_REG_FUNCTRL0, cm->ctrl & ~reset);
 904                 break;
 905         case SNDRV_PCM_TRIGGER_PAUSE_PUSH:
 906         case SNDRV_PCM_TRIGGER_SUSPEND:
 907                 cm->ctrl |= pause;
 908                 snd_cmipci_write(cm, CM_REG_FUNCTRL0, cm->ctrl);
 909                 break;
 910         case SNDRV_PCM_TRIGGER_PAUSE_RELEASE:
 911         case SNDRV_PCM_TRIGGER_RESUME:
 912                 cm->ctrl &= ~pause;
 913                 snd_cmipci_write(cm, CM_REG_FUNCTRL0, cm->ctrl);
 914                 break;
 915         default:
 916                 result = -EINVAL;
 917                 break;
 918         }
 919         spin_unlock(&cm->reg_lock);
 920         return result;
 921 }
 922
 923 /*
 924  * return the current pointer
 925  */
 926 static snd_pcm_uframes_t snd_cmipci_pcm_pointer(struct cmipci *cm, struct cmipci_pcm *rec,
 927                                                 struct snd_pcm_substream *substream)
 928 {
 929         size_t ptr;
 930         unsigned int reg;
 931         if (!rec->running)
 932                 return 0;
 933 #if 1 // this seems better..
 934         reg = rec->ch ? CM_REG_CH1_FRAME2 : CM_REG_CH0_FRAME2;
 935         ptr = rec->dma_size - (snd_cmipci_read_w(cm, reg) + 1);
 936         ptr >>= rec->shift;
 937 #else
 938         reg = rec->ch ? CM_REG_CH1_FRAME1 : CM_REG_CH0_FRAME1;
 939         ptr = snd_cmipci_read(cm, reg) - rec->offset;
 940         ptr = bytes_to_frames(substream->runtime, ptr);
 941 #endif
 942         if (substream->runtime->channels > 2)
 943                 ptr = (ptr * 2) / substream->runtime->channels;
 944         return ptr;
 945 }
 946
 947 /*
 948  * playback
 949  */
 950
 951 static int snd_cmipci_playback_trigger(struct snd_pcm_substream *substream,
 952                                        int cmd)
 953 {
 954         struct cmipci *cm = snd_pcm_substream_chip(substream);
 955         return snd_cmipci_pcm_trigger(cm, &cm->channel[CM_CH_PLAY], substream, cmd);
 956 }
 957
 958 static snd_pcm_uframes_t snd_cmipci_playback_pointer(struct snd_pcm_substream *substream)
 959 {
 960         struct cmipci *cm = snd_pcm_substream_chip(substream);
 961         return snd_cmipci_pcm_pointer(cm, &cm->channel[CM_CH_PLAY], substream);
 962 }
 963
 964
 965
 966 /*
 967  * capture
 968  */
 969
 970 static int snd_cmipci_capture_trigger(struct snd_pcm_substream *substream,
 971                                      int cmd)
 972 {
 973         struct cmipci *cm = snd_pcm_substream_chip(substream);
 974         return snd_cmipci_pcm_trigger(cm, &cm->channel[CM_CH_CAPT], substream, cmd);
 975 }
 976
 977 static snd_pcm_uframes_t snd_cmipci_capture_pointer(struct snd_pcm_substream *substream)
 978 {
 979         struct cmipci *cm = snd_pcm_substream_chip(substream);
 980         return snd_cmipci_pcm_pointer(cm, &cm->channel[CM_CH_CAPT], substream);
 981 }
 982
 983
 984 /*
 985  * hw preparation for spdif
 986  */
 987
 988 static int snd_cmipci_spdif_default_info(struct snd_kcontrol *kcontrol,
 989                                          struct snd_ctl_elem_info *uinfo)
 990 {
 991         uinfo->type = SNDRV_CTL_ELEM_TYPE_IEC958;
 992         uinfo->count = 1;
 993         return 0;
 994 }
 995
 996 static int snd_cmipci_spdif_default_get(struct snd_kcontrol *kcontrol,
 997                                         struct snd_ctl_elem_value *ucontrol)
 998 {
 999         struct cmipci *chip = snd_kcontrol_chip(kcontrol);
1000         int i;
1001
1002         spin_lock_irq(&chip->reg_lock);
1003         for (i = 0; i < 4; i++)
1004                 ucontrol->value.iec958.status[i] = (chip->dig_status >> (i * 8)) & 0xff;
1005         spin_unlock_irq(&chip->reg_lock);
1006         return 0;
1007 }
1008
1009 static int snd_cmipci_spdif_default_put(struct snd_kcontrol *kcontrol,
1010                                          struct snd_ctl_elem_value *ucontrol)
1011 {
1012         struct cmipci *chip = snd_kcontrol_chip(kcontrol);
1013         int i, change;
1014         unsigned int val;
1015
1016         val = 0;
1017         spin_lock_irq(&chip->reg_lock);
1018         for (i = 0; i < 4; i++)
1019                 val |= (unsigned int)ucontrol->value.iec958.status[i] << (i * 8);
1020         change = val != chip->dig_status;
1021         chip->dig_status = val;
1022         spin_unlock_irq(&chip->reg_lock);
1023         return change;
1024 }
1025
1026 static struct snd_kcontrol_new snd_cmipci_spdif_default __devinitdata =
1027 {
1028         .iface =        SNDRV_CTL_ELEM_IFACE_PCM,
1029         .name =         SNDRV_CTL_NAME_IEC958("",PLAYBACK,DEFAULT),
1030         .info =         snd_cmipci_spdif_default_info,
1031         .get =          snd_cmipci_spdif_default_get,
1032         .put =          snd_cmipci_spdif_default_put
1033 };
1034
1035 static int snd_cmipci_spdif_mask_info(struct snd_kcontrol *kcontrol,
1036                                       struct snd_ctl_elem_info *uinfo)
1037 {
1038         uinfo->type = SNDRV_CTL_ELEM_TYPE_IEC958;
1039         uinfo->count = 1;
1040         return 0;
1041 }
1042
1043 static int snd_cmipci_spdif_mask_get(struct snd_kcontrol *kcontrol,
1044                                      struct snd_ctl_elem_value *ucontrol)
1045 {
1046         ucontrol->value.iec958.status[0] = 0xff;
1047         ucontrol->value.iec958.status[1] = 0xff;
1048         ucontrol->value.iec958.status[2] = 0xff;
1049         ucontrol->value.iec958.status[3] = 0xff;
1050         return 0;
1051 }
1052
1053 static struct snd_kcontrol_new snd_cmipci_spdif_mask __devinitdata =
1054 {
1055         .access =       SNDRV_CTL_ELEM_ACCESS_READ,
1056         .iface =        SNDRV_CTL_ELEM_IFACE_PCM,
1057         .name =         SNDRV_CTL_NAME_IEC958("",PLAYBACK,CON_MASK),
1058         .info =         snd_cmipci_spdif_mask_info,
1059         .get =          snd_cmipci_spdif_mask_get,
1060 };
1061
1062 static int snd_cmipci_spdif_stream_info(struct snd_kcontrol *kcontrol,
1063                                         struct snd_ctl_elem_info *uinfo)
1064 {
1065         uinfo->type = SNDRV_CTL_ELEM_TYPE_IEC958;
1066         uinfo->count = 1;
1067         return 0;
1068 }
1069
1070 static int snd_cmipci_spdif_stream_get(struct snd_kcontrol *kcontrol,
1071                                        struct snd_ctl_elem_value *ucontrol)
1072 {
1073         struct cmipci *chip = snd_kcontrol_chip(kcontrol);
1074         int i;
1075
1076         spin_lock_irq(&chip->reg_lock);
1077         for (i = 0; i < 4; i++)
1078                 ucontrol->value.iec958.status[i] = (chip->dig_pcm_status >> (i * 8)) & 0xff;
1079         spin_unlock_irq(&chip->reg_lock);
1080         return 0;
1081 }
1082
1083 static int snd_cmipci_spdif_stream_put(struct snd_kcontrol *kcontrol,
1084                                        struct snd_ctl_elem_value *ucontrol)
1085 {
1086         struct cmipci *chip = snd_kcontrol_chip(kcontrol);
1087         int i, change;
1088         unsigned int val;
1089
1090         val = 0;
1091         spin_lock_irq(&chip->reg_lock);
1092         for (i = 0; i < 4; i++)
1093                 val |= (unsigned int)ucontrol->value.iec958.status[i] << (i * 8);
1094         change = val != chip->dig_pcm_status;
1095         chip->dig_pcm_status = val;
1096         spin_unlock_irq(&chip->reg_lock);
1097         return change;
1098 }
1099
1100 static struct snd_kcontrol_new snd_cmipci_spdif_stream __devinitdata =
1101 {
1102         .access =       SNDRV_CTL_ELEM_ACCESS_READWRITE | SNDRV_CTL_ELEM_ACCESS_INACTIVE,
1103         .iface =        SNDRV_CTL_ELEM_IFACE_PCM,
1104         .name =         SNDRV_CTL_NAME_IEC958("",PLAYBACK,PCM_STREAM),
1105         .info =         snd_cmipci_spdif_stream_info,
1106         .get =          snd_cmipci_spdif_stream_get,
1107         .put =          snd_cmipci_spdif_stream_put
1108 };
1109
1110 /*
1111  */
1112
1113 /* save mixer setting and mute for AC3 playback */
1114 static int save_mixer_state(struct cmipci *cm)
1115 {
1116         if (! cm->mixer_insensitive) {
1117                 struct snd_ctl_elem_value *val;
1118                 unsigned int i;
1119
1120                 val = kmalloc(sizeof(*val), GFP_ATOMIC);
1121                 if (!val)
1122                         return -ENOMEM;
1123                 for (i = 0; i < CM_SAVED_MIXERS; i++) {
1124                         struct snd_kcontrol *ctl = cm->mixer_res_ctl[i];
1125                         if (ctl) {
1126                                 int event;
1127                                 memset(val, 0, sizeof(*val));
1128                                 ctl->get(ctl, val);
1129                                 cm->mixer_res_status[i] = val->value.integer.value[0];
1130                                 val->value.integer.value[0] = cm_saved_mixer[i].toggle_on;
1131                                 event = SNDRV_CTL_EVENT_MASK_INFO;
1132                                 if (cm->mixer_res_status[i] != val->value.integer.value[0]) {
1133                                         ctl->put(ctl, val); /* toggle */
1134                                         event |= SNDRV_CTL_EVENT_MASK_VALUE;
1135                                 }
1136                                 ctl->vd[0].access |= SNDRV_CTL_ELEM_ACCESS_INACTIVE;
1137                                 snd_ctl_notify(cm->card, event, &ctl->id);
1138                         }
1139                 }
1140                 kfree(val);
1141                 cm->mixer_insensitive = 1;
1142         }
1143         return 0;
1144 }
1145
1146
1147 /* restore the previously saved mixer status */
1148 static void restore_mixer_state(struct cmipci *cm)
1149 {
1150         if (cm->mixer_insensitive) {
1151                 struct snd_ctl_elem_value *val;
1152                 unsigned int i;
1153
1154                 val = kmalloc(sizeof(*val), GFP_KERNEL);
1155                 if (!val)
1156                         return;
1157                 cm->mixer_insensitive = 0; /* at first clear this;
1158                                               otherwise the changes will be ignored */
1159                 for (i = 0; i < CM_SAVED_MIXERS; i++) {
1160                         struct snd_kcontrol *ctl = cm->mixer_res_ctl[i];
1161                         if (ctl) {
1162                                 int event;
1163
1164                                 memset(val, 0, sizeof(*val));
1165                                 ctl->vd[0].access &= ~SNDRV_CTL_ELEM_ACCESS_INACTIVE;
1166                                 ctl->get(ctl, val);
1167                                 event = SNDRV_CTL_EVENT_MASK_INFO;
1168                                 if (val->value.integer.value[0] != cm->mixer_res_status[i]) {
1169                                         val->value.integer.value[0] = cm->mixer_res_status[i];
1170                                         ctl->put(ctl, val);
1171                                         event |= SNDRV_CTL_EVENT_MASK_VALUE;
1172                                 }
1173                                 snd_ctl_notify(cm->card, event, &ctl->id);
1174                         }
1175                 }
1176                 kfree(val);
1177         }
1178 }
1179
1180 /* spinlock held! */
1181 static void setup_ac3(struct cmipci *cm, struct snd_pcm_substream *subs, int do_ac3, int rate)
1182 {
1183         if (do_ac3) {
1184                 /* AC3EN for 037 */
1185                 snd_cmipci_set_bit(cm, CM_REG_CHFORMAT, CM_AC3EN1);
1186                 /* AC3EN for 039 */
1187                 snd_cmipci_set_bit(cm, CM_REG_MISC_CTRL, CM_AC3EN2);
1188
1189                 if (cm->can_ac3_hw) {
1190                         /* SPD24SEL for 037, 0x02 */
1191                         /* SPD24SEL for 039, 0x20, but cannot be set */
1192                         snd_cmipci_set_bit(cm, CM_REG_CHFORMAT, CM_SPD24SEL);
1193                         snd_cmipci_clear_bit(cm, CM_REG_MISC_CTRL, CM_SPD32SEL);
1194                 } else { /* can_ac3_sw */
1195                         /* SPD32SEL for 037 & 039, 0x20 */
1196                         snd_cmipci_set_bit(cm, CM_REG_MISC_CTRL, CM_SPD32SEL);
1197                         /* set 176K sample rate to fix 033 HW bug */
1198                         if (cm->chip_version == 33) {
1199                                 if (rate >= 48000) {
1200                                         snd_cmipci_set_bit(cm, CM_REG_CHFORMAT, CM_PLAYBACK_SRATE_176K);
1201                                 } else {
1202                                         snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_PLAYBACK_SRATE_176K);
1203                                 }
1204                         }
1205                 }
1206
1207         } else {
1208                 snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_AC3EN1);
1209                 snd_cmipci_clear_bit(cm, CM_REG_MISC_CTRL, CM_AC3EN2);
1210
1211                 if (cm->can_ac3_hw) {
1212                         /* chip model >= 37 */
1213                         if (snd_pcm_format_width(subs->runtime->format) > 16) {
1214                                 snd_cmipci_set_bit(cm, CM_REG_MISC_CTRL, CM_SPD32SEL);
1215                                 snd_cmipci_set_bit(cm, CM_REG_CHFORMAT, CM_SPD24SEL);
1216                         } else {
1217                                 snd_cmipci_clear_bit(cm, CM_REG_MISC_CTRL, CM_SPD32SEL);
1218                                 snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_SPD24SEL);
1219                         }
1220                 } else {
1221                         snd_cmipci_clear_bit(cm, CM_REG_MISC_CTRL, CM_SPD32SEL);
1222                         snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_SPD24SEL);
1223                         snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_PLAYBACK_SRATE_176K);
1224                 }
1225         }
1226 }
1227
1228 static int setup_spdif_playback(struct cmipci *cm, struct snd_pcm_substream *subs, int up, int do_ac3)
1229 {
1230         int rate, err;
1231
1232         rate = subs->runtime->rate;
1233
1234         if (up && do_ac3)
1235                 if ((err = save_mixer_state(cm)) < 0)
1236                         return err;
1237
1238         spin_lock_irq(&cm->reg_lock);
1239         cm->spdif_playback_avail = up;
1240         if (up) {
1241                 /* they are controlled via "IEC958 Output Switch" */
1242                 /* snd_cmipci_set_bit(cm, CM_REG_LEGACY_CTRL, CM_ENSPDOUT); */
1243                 /* snd_cmipci_set_bit(cm, CM_REG_FUNCTRL1, CM_SPDO2DAC); */
1244                 if (cm->spdif_playback_enabled)
1245                         snd_cmipci_set_bit(cm, CM_REG_FUNCTRL1, CM_PLAYBACK_SPDF);
1246                 setup_ac3(cm, subs, do_ac3, rate);
1247
1248                 if (rate == 48000 || rate == 96000)
1249                         snd_cmipci_set_bit(cm, CM_REG_MISC_CTRL, CM_SPDIF48K | CM_SPDF_AC97);
1250                 else
1251                         snd_cmipci_clear_bit(cm, CM_REG_MISC_CTRL, CM_SPDIF48K | CM_SPDF_AC97);
1252                 if (rate > 48000)
1253                         snd_cmipci_set_bit(cm, CM_REG_CHFORMAT, CM_DBLSPDS);
1254                 else
1255                         snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_DBLSPDS);
1256         } else {
1257                 /* they are controlled via "IEC958 Output Switch" */
1258                 /* snd_cmipci_clear_bit(cm, CM_REG_LEGACY_CTRL, CM_ENSPDOUT); */
1259                 /* snd_cmipci_clear_bit(cm, CM_REG_FUNCTRL1, CM_SPDO2DAC); */
1260                 snd_cmipci_clear_bit(cm, CM_REG_CHFORMAT, CM_DBLSPDS);
1261                 snd_cmipci_clear_bit(cm, CM_REG_FUNCTRL1, CM_PLAYBACK_SPDF);
1262                 setup_ac3(cm, subs, 0, 0);
1263         }
1264         spin_unlock_irq(&cm->reg_lock);
1265         return 0;
1266 }
1267
1268
1269 /*
1270  * preparation
1271  */
1272
1273 /* playback - enable spdif only on the certain condition */
1274 static int snd_cmipci_playback_prepare(struct snd_pcm_substream *substream)
1275 {
1276         struct cmipci *cm = snd_pcm_substream_chip(substream);
1277         int rate = substream->runtime->rate;
1278         int err, do_spdif, do_ac3 = 0;
1279
1280         do_spdif = (rate >= 44100 &&
1281                     substream->runtime->format == SNDRV_PCM_FORMAT_S16_LE &&
1282                     substream->runtime->channels == 2);
1283         if (do_spdif && cm->can_ac3_hw)
1284                 do_ac3 = cm->dig_pcm_status & IEC958_AES0_NONAUDIO;
1285         if ((err = setup_spdif_playback(cm, substream, do_spdif, do_ac3)) < 0)
1286                 return err;
1287         return snd_cmipci_pcm_prepare(cm, &cm->channel[CM_CH_PLAY], substream);
1288 }
1289
1290 /* playback  (via device #2) - enable spdif always */
1291 static int snd_cmipci_playback_spdif_prepare(struct snd_pcm_substream *substream)
1292 {
1293         struct cmipci *cm = snd_pcm_substream_chip(substream);
1294         int err, do_ac3;
1295
1296         if (cm->can_ac3_hw)
1297                 do_ac3 = cm->dig_pcm_status & IEC958_AES0_NONAUDIO;
1298         else
1299                 do_ac3 = 1; /* doesn't matter */
1300         if ((err = setup_spdif_playback(cm, substream, 1, do_ac3)) < 0)
1301                 return err;
1302         return snd_cmipci_pcm_prepare(cm, &cm->channel[CM_CH_PLAY], substream);
1303 }
1304
1305 static int snd_cmipci_playback_hw_free(struct snd_pcm_substream *substream)
1306 {
1307         struct cmipci *cm = snd_pcm_substream_chip(substream);
1308         setup_spdif_playback(cm, substream, 0, 0);
1309         restore_mixer_state(cm);
1310         return snd_cmipci_hw_free(substream);
1311 }
1312
1313 /* capture */
1314 static int snd_cmipci_capture_prepare(struct snd_pcm_substream *substream)
1315 {
1316         struct cmipci *cm = snd_pcm_substream_chip(substream);
1317         return snd_cmipci_pcm_prepare(cm, &cm->channel[CM_CH_CAPT], substream);
1318 }
1319
1320 /* capture with spdif (via device #2) */
1321 static int snd_cmipci_capture_spdif_prepare(struct snd_pcm_substream *substream)
1322 {
1323         struct cmipci *cm = snd_pcm_substream_chip(substream);
1324
1325         spin_lock_irq(&cm->reg_lock);
1326         snd_cmipci_set_bit(cm, CM_REG_FUNCTRL1, CM_CAPTURE_SPDF);
1327         spin_unlock_irq(&cm->reg_lock);
1328
1329         return snd_cmipci_pcm_prepare(cm, &cm->channel[CM_CH_CAPT], substream);
1330 }
1331
1332 static int snd_cmipci_capture_spdif_hw_free(struct snd_pcm_substream *subs)
1333 {
1334         struct cmipci *cm = snd_pcm_substream_chip(subs);
1335
1336         spin_lock_irq(&cm->reg_lock);
1337         snd_cmipci_clear_bit(cm, CM_REG_FUNCTRL1, CM_CAPTURE_SPDF);
1338         spin_unlock_irq(&cm->reg_lock);
1339
1340         return snd_cmipci_hw_free(subs);
1341 }
1342
1343
1344 /*
1345  * interrupt handler
1346  */
1347 static irqreturn_t snd_cmipci_interrupt(int irq, void *dev_id)
1348 {
1349         struct cmipci *cm = dev_id;
1350         unsigned int status, mask = 0;
1351
1352         /* fastpath out, to ease interrupt sharing */
1353         status = snd_cmipci_read(cm, CM_REG_INT_STATUS);
1354         if (!(status & CM_INTR))
1355                 return IRQ_NONE;
1356
1357         /* acknowledge interrupt */
1358         spin_lock(&cm->reg_lock);
1359         if (status & CM_CHINT0)
1360                 mask |= CM_CH0_INT_EN;
1361         if (status & CM_CHINT1)
1362                 mask |= CM_CH1_INT_EN;
1363         snd_cmipci_clear_bit(cm, CM_REG_INT_HLDCLR, mask);
1364         snd_cmipci_set_bit(cm, CM_REG_INT_HLDCLR, mask);
1365         spin_unlock(&cm->reg_lock);
1366
1367         if (cm->rmidi && (status & CM_UARTINT))
1368                 snd_mpu401_uart_interrupt(irq, cm->rmidi->private_data);
1369
1370         if (cm->pcm) {
1371                 if ((status & CM_CHINT0) && cm->channel[0].running)
1372                         snd_pcm_period_elapsed(cm->channel[0].substream);
1373                 if ((status & CM_CHINT1) && cm->channel[1].running)
1374                         snd_pcm_period_elapsed(cm->channel[1].substream);
1375         }
1376         return IRQ_HANDLED;
1377 }
1378
1379 /*
1380  * h/w infos
1381  */
1382
1383 /* playback on channel A */
1384 static struct snd_pcm_hardware snd_cmipci_playback =
1385 {
1386         .info =                 (SNDRV_PCM_INFO_MMAP | SNDRV_PCM_INFO_INTERLEAVED |
1387                                  SNDRV_PCM_INFO_BLOCK_TRANSFER | SNDRV_PCM_INFO_PAUSE |
1388                                  SNDRV_PCM_INFO_RESUME | SNDRV_PCM_INFO_MMAP_VALID),
1389         .formats =              SNDRV_PCM_FMTBIT_U8 | SNDRV_PCM_FMTBIT_S16_LE,
1390         .rates =                SNDRV_PCM_RATE_5512 | SNDRV_PCM_RATE_8000_48000,
1391         .rate_min =             5512,
1392         .rate_max =             48000,
1393         .channels_min =         1,
1394         .channels_max =         2,
1395         .buffer_bytes_max =     (128*1024),
1396         .period_bytes_min =     64,
1397         .period_bytes_max =     (128*1024),
1398         .periods_min =          2,
1399         .periods_max =          1024,
1400         .fifo_size =            0,
1401 };
1402
1403 /* capture on channel B */
1404 static struct snd_pcm_hardware snd_cmipci_capture =
1405 {
1406         .info =                 (SNDRV_PCM_INFO_MMAP | SNDRV_PCM_INFO_INTERLEAVED |
1407                                  SNDRV_PCM_INFO_BLOCK_TRANSFER | SNDRV_PCM_INFO_PAUSE |
1408                                  SNDRV_PCM_INFO_RESUME | SNDRV_PCM_INFO_MMAP_VALID),
1409         .formats =              SNDRV_PCM_FMTBIT_U8 | SNDRV_PCM_FMTBIT_S16_LE,
1410         .rates =                SNDRV_PCM_RATE_5512 | SNDRV_PCM_RATE_8000_48000,
1411         .rate_min =             5512,
1412         .rate_max =             48000,
1413         .channels_min =         1,
1414         .channels_max =         2,
1415         .buffer_bytes_max =     (128*1024),
1416         .period_bytes_min =     64,
1417         .period_bytes_max =     (128*1024),
1418         .periods_min =          2,
1419         .periods_max =          1024,
1420         .fifo_size =            0,
1421 };
1422
1423 /* playback on channel B - stereo 16bit only? */
1424 static struct snd_pcm_hardware snd_cmipci_playback2 =
1425 {
1426         .info =                 (SNDRV_PCM_INFO_MMAP | SNDRV_PCM_INFO_INTERLEAVED |
1427                                  SNDRV_PCM_INFO_BLOCK_TRANSFER | SNDRV_PCM_INFO_PAUSE |
1428                                  SNDRV_PCM_INFO_RESUME | SNDRV_PCM_INFO_MMAP_VALID),
1429         .formats =              SNDRV_PCM_FMTBIT_S16_LE,
1430         .rates =                SNDRV_PCM_RATE_5512 | SNDRV_PCM_RATE_8000_48000,
1431         .rate_min =             5512,
1432         .rate_max =             48000,
1433         .channels_min =         2,
1434         .channels_max =         2,
1435         .buffer_bytes_max =     (128*1024),
1436         .period_bytes_min =     64,
1437         .period_bytes_max =     (128*1024),
1438         .periods_min =          2,
1439         .periods_max =          1024,
1440         .fifo_size =            0,
1441 };
1442
1443 /* spdif playback on channel A */
1444 static struct snd_pcm_hardware snd_cmipci_playback_spdif =
1445 {
1446         .info =                 (SNDRV_PCM_INFO_MMAP | SNDRV_PCM_INFO_INTERLEAVED |
1447                                  SNDRV_PCM_INFO_BLOCK_TRANSFER | SNDRV_PCM_INFO_PAUSE |
1448                                  SNDRV_PCM_INFO_RESUME | SNDRV_PCM_INFO_MMAP_VALID),
1449         .formats =              SNDRV_PCM_FMTBIT_S16_LE,
1450         .rates =                SNDRV_PCM_RATE_44100 | SNDRV_PCM_RATE_48000,
1451         .rate_min =             44100,
1452         .rate_max =             48000,
1453         .channels_min =         2,
1454         .channels_max =         2,
1455         .buffer_bytes_max =     (128*1024),
1456         .period_bytes_min =     64,
1457         .period_bytes_max =     (128*1024),
1458         .periods_min =          2,
1459         .periods_max =          1024,
1460         .fifo_size =            0,
1461 };
1462
1463 /* spdif playback on channel A (32bit, IEC958 subframes) */
1464 static struct snd_pcm_hardware snd_cmipci_playback_iec958_subframe =
1465 {
1466         .info =                 (SNDRV_PCM_INFO_MMAP | SNDRV_PCM_INFO_INTERLEAVED |
1467                                  SNDRV_PCM_INFO_BLOCK_TRANSFER | SNDRV_PCM_INFO_PAUSE |
1468                                  SNDRV_PCM_INFO_RESUME | SNDRV_PCM_INFO_MMAP_VALID),
1469         .formats =              SNDRV_PCM_FMTBIT_IEC958_SUBFRAME_LE,
1470         .rates =                SNDRV_PCM_RATE_44100 | SNDRV_PCM_RATE_48000,
1471         .rate_min =             44100,
1472         .rate_max =             48000,
1473         .channels_min =         2,
1474         .channels_max =         2,
1475         .buffer_bytes_max =     (128*1024),
1476         .period_bytes_min =     64,
1477         .period_bytes_max =     (128*1024),
1478         .periods_min =          2,
1479         .periods_max =          1024,
1480         .fifo_size =            0,
1481 };
1482
1483 /* spdif capture on channel B */
1484 static struct snd_pcm_hardware snd_cmipci_capture_spdif =
1485 {
1486         .info =                 (SNDRV_PCM_INFO_MMAP | SNDRV_PCM_INFO_INTERLEAVED |
1487                                  SNDRV_PCM_INFO_BLOCK_TRANSFER | SNDRV_PCM_INFO_PAUSE |
1488                                  SNDRV_PCM_INFO_RESUME | SNDRV_PCM_INFO_MMAP_VALID),
1489         .formats =              SNDRV_PCM_FMTBIT_S16_LE,
1490         .rates =                SNDRV_PCM_RATE_44100 | SNDRV_PCM_RATE_48000,
1491         .rate_min =             44100,
1492         .rate_max =             48000,
1493         .channels_min =         2,
1494         .channels_max =         2,
1495         .buffer_bytes_max =     (128*1024),
1496         .period_bytes_min =     64,
1497         .period_bytes_max =     (128*1024),
1498         .periods_min =          2,
1499         .periods_max =          1024,
1500         .fifo_size =            0,
1501 };
1502
1503 /*
1504  * check device open/close
1505  */
1506 static int open_device_check(struct cmipci *cm, int mode, struct snd_pcm_substream *subs)
1507 {
1508         int ch = mode & CM_OPEN_CH_MASK;
1509
1510         /* FIXME: a file should wait until the device becomes free
1511          * when it's opened on blocking mode.  however, since the current
1512          * pcm framework doesn't pass file pointer before actually opened,
1513          * we can't know whether blocking mode or not in open callback..
1514          */
1515         mutex_lock(&cm->open_mutex);
1516         if (cm->opened[ch]) {
1517                 mutex_unlock(&cm->open_mutex);
1518                 return -EBUSY;
1519         }
1520         cm->opened[ch] = mode;
1521         cm->channel[ch].substream = subs;
1522         if (! (mode & CM_OPEN_DAC)) {
1523                 /* disable dual DAC mode */
1524                 cm->channel[ch].is_dac = 0;
1525                 spin_lock_irq(&cm->reg_lock);
1526                 snd_cmipci_clear_bit(cm, CM_REG_MISC_CTRL, CM_ENDBDAC);
1527                 spin_unlock_irq(&cm->reg_lock);
1528         }
1529         mutex_unlock(&cm->open_mutex);
1530         return 0;
1531 }
1532
1533 static void close_device_check(struct cmipci *cm, int mode)
1534 {
1535         int ch = mode & CM_OPEN_CH_MASK;
1536
1537         mutex_lock(&cm->open_mutex);
1538         if (cm->opened[ch] == mode) {
1539                 if (cm->channel[ch].substream) {
1540                         snd_cmipci_ch_reset(cm, ch);
1541                         cm->channel[ch].running = 0;
1542                         cm->channel[ch].substream = NULL;
1543                 }
1544                 cm->opened[ch] = 0;
1545                 if (! cm->channel[ch].is_dac) {
1546                         /* enable dual DAC mode again */
1547                         cm->channel[ch].is_dac = 1;
1548                         spin_lock_irq(&cm->reg_lock);
1549                         snd_cmipci_set_bit(cm, CM_REG_MISC_CTRL, CM_ENDBDAC);
1550                         spin_unlock_irq(&cm->reg_lock);
1551                 }
1552         }
1553         mutex_unlock(&cm->open_mutex);
1554 }
1555
1556 /*
1557  */
1558
1559 static int snd_cmipci_playback_open(struct snd_pcm_substream *substream)
1560 {
1561         struct cmipci *cm = snd_pcm_substream_chip(substream);
1562         struct snd_pcm_runtime *runtime = substream->runtime;
1563         int err;
1564
1565         if ((err = open_device_check(cm, CM_OPEN_PLAYBACK, substream)) < 0)
1566                 return err;
1567         runtime->hw = snd_cmipci_playback;
1568         if (cm->chip_version == 68) {
1569                 runtime->hw.rates |= SNDRV_PCM_RATE_88200 |
1570                                      SNDRV_PCM_RATE_96000;
1571                 runtime->hw.rate_max = 96000;
1572         }
1573         snd_pcm_hw_constraint_minmax(runtime, SNDRV_PCM_HW_PARAM_BUFFER_SIZE, 0, 0x10000);
1574         cm->dig_pcm_status = cm->dig_status;
1575         return 0;
1576 }
1577
1578 static int snd_cmipci_capture_open(struct snd_pcm_substream *substream)
1579 {
1580         struct cmipci *cm = snd_pcm_substream_chip(substream);
1581         struct snd_pcm_runtime *runtime = substream->runtime;
1582         int err;
1583
1584         if ((err = open_device_check(cm, CM_OPEN_CAPTURE, substream)) < 0)
1585                 return err;
1586         runtime->hw = snd_cmipci_capture;
1587         if (cm->chip_version == 68) {   // 8768 only supports 44k/48k recording
1588                 runtime->hw.rate_min = 41000;
1589                 runtime->hw.rates = SNDRV_PCM_RATE_44100 | SNDRV_PCM_RATE_48000;
1590         }
1591         snd_pcm_hw_constraint_minmax(runtime, SNDRV_PCM_HW_PARAM_BUFFER_SIZE, 0, 0x10000);
1592         return 0;
1593 }
1594
1595 static int snd_cmipci_playback2_open(struct snd_pcm_substream *substream)
1596 {
1597         struct cmipci *cm = snd_pcm_substream_chip(substream);
1598         struct snd_pcm_runtime *runtime = substream->runtime;
1599         int err;
1600
1601         if ((err = open_device_check(cm, CM_OPEN_PLAYBACK2, substream)) < 0) /* use channel B */
1602                 return err;
1603         runtime->hw = snd_cmipci_playback2;
1604         mutex_lock(&cm->open_mutex);
1605         if (! cm->opened[CM_CH_PLAY]) {
1606                 if (cm->can_multi_ch) {
1607                         runtime->hw.channels_max = cm->max_channels;
1608                         if (cm->max_channels == 4)
1609                                 snd_pcm_hw_constraint_list(runtime, 0, SNDRV_PCM_HW_PARAM_CHANNELS, &hw_constraints_channels_4);
1610                         else if (cm->max_channels == 6)
1611                                 snd_pcm_hw_constraint_list(runtime, 0, SNDRV_PCM_HW_PARAM_CHANNELS, &hw_constraints_channels_6);
1612                         else if (cm->max_channels == 8)
1613                                 snd_pcm_hw_constraint_list(runtime, 0, SNDRV_PCM_HW_PARAM_CHANNELS, &hw_constraints_channels_8);
1614                 }
1615         }
1616         mutex_unlock(&cm->open_mutex);
1617         if (cm->chip_version == 68) {
1618                 runtime->hw.rates |= SNDRV_PCM_RATE_88200 |
1619                                      SNDRV_PCM_RATE_96000;
1620                 runtime->hw.rate_max = 96000;
1621         }
1622         snd_pcm_hw_constraint_minmax(runtime, SNDRV_PCM_HW_PARAM_BUFFER_SIZE, 0, 0x10000);
1623         return 0;
1624 }
1625
1626 static int snd_cmipci_playback_spdif_open(struct snd_pcm_substream *substream)
1627 {
1628         struct cmipci *cm = snd_pcm_substream_chip(substream);
1629         struct snd_pcm_runtime *runtime = substream->runtime;
1630         int err;
1631
1632         if ((err = open_device_check(cm, CM_OPEN_SPDIF_PLAYBACK, substream)) < 0) /* use channel A */
1633                 return err;
1634         if (cm->can_ac3_hw) {
1635                 runtime->hw = snd_cmipci_playback_spdif;
1636                 if (cm->chip_version >= 37) {
1637                         runtime->hw.formats |= SNDRV_PCM_FMTBIT_S32_LE;
1638                         snd_pcm_hw_constraint_msbits(runtime, 0, 32, 24);
1639                 }
1640                 if (cm->chip_version == 68) {
1641                         runtime->hw.rates |= SNDRV_PCM_RATE_88200 |
1642                                              SNDRV_PCM_RATE_96000;
1643                         runtime->hw.rate_max = 96000;
1644                 }
1645         } else {
1646                 runtime->hw = snd_cmipci_playback_iec958_subframe;
1647         }
1648         snd_pcm_hw_constraint_minmax(runtime, SNDRV_PCM_HW_PARAM_BUFFER_SIZE, 0, 0x40000);
1649         cm->dig_pcm_status = cm->dig_status;
1650         return 0;
1651 }
1652
1653 static int snd_cmipci_capture_spdif_open(struct snd_pcm_substream *substream)
1654 {
1655         struct cmipci *cm = snd_pcm_substream_chip(substream);
1656         struct snd_pcm_runtime *runtime = substream->runtime;
1657         int err;
1658
1659         if ((err = open_device_check(cm, CM_OPEN_SPDIF_CAPTURE, substream)) < 0) /* use channel B */
1660                 return err;
1661         runtime->hw = snd_cmipci_capture_spdif;
1662         snd_pcm_hw_constraint_minmax(runtime, SNDRV_PCM_HW_PARAM_BUFFER_SIZE, 0, 0x40000);
1663         return 0;
1664 }
1665
1666
1667 /*
1668  */
1669
1670 static int snd_cmipci_playback_close(struct snd_pcm_substream *substream)
1671 {
1672         struct cmipci *cm = snd_pcm_substream_chip(substream);
1673         close_device_check(cm, CM_OPEN_PLAYBACK);
1674         return 0;
1675 }
1676
1677 static int snd_cmipci_capture_close(struct snd_pcm_substream *substream)
1678 {
1679         struct cmipci *cm = snd_pcm_substream_chip(substream);
1680         close_device_check(cm, CM_OPEN_CAPTURE);
1681         return 0;
1682 }
1683
1684 static int snd_cmipci_playback2_close(struct snd_pcm_substream *substream)
1685 {
1686         struct cmipci *cm = snd_pcm_substream_chip(substream);
1687         close_device_check(cm, CM_OPEN_PLAYBACK2);
1688         close_device_check(cm, CM_OPEN_PLAYBACK_MULTI);
1689         return 0;
1690 }
1691
1692 static int snd_cmipci_playback_spdif_close(struct snd_pcm_substream *substream)
1693 {
1694         struct cmipci *cm = snd_pcm_substream_chip(substream);
1695         close_device_check(cm, CM_OPEN_SPDIF_PLAYBACK);
1696         return 0;
1697 }
1698
1699 static int snd_cmipci_capture_spdif_close(struct snd_pcm_substream *substream)
1700 {
1701         struct cmipci *cm = snd_pcm_substream_chip(substream);
1702         close_device_check(cm, CM_OPEN_SPDIF_CAPTURE);
1703         return 0;
1704 }
1705
1706
1707 /*
1708  */
1709
1710 static struct snd_pcm_ops snd_cmipci_playback_ops = {
1711         .open =         snd_cmipci_playback_open,
1712         .close =        snd_cmipci_playback_close,
1713         .ioctl =        snd_pcm_lib_ioctl,
1714         .hw_params =    snd_cmipci_hw_params,
1715         .hw_free =      snd_cmipci_playback_hw_free,
1716         .prepare =      snd_cmipci_playback_prepare,
1717         .trigger =      snd_cmipci_playback_trigger,
1718         .pointer =      snd_cmipci_playback_pointer,
1719 };
1720
1721 static struct snd_pcm_ops snd_cmipci_capture_ops = {
1722         .open =         snd_cmipci_capture_open,
1723         .close =        snd_cmipci_capture_close,
1724         .ioctl =        snd_pcm_lib_ioctl,
1725         .hw_params =    snd_cmipci_hw_params,
1726         .hw_free =      snd_cmipci_hw_free,
1727         .prepare =      snd_cmipci_capture_prepare,
1728         .trigger =      snd_cmipci_capture_trigger,
1729         .pointer =      snd_cmipci_capture_pointer,
1730 };
1731
1732 static struct snd_pcm_ops snd_cmipci_playback2_ops = {
1733         .open =         snd_cmipci_playback2_open,
1734         .close =        snd_cmipci_playback2_close,
1735         .ioctl =        snd_pcm_lib_ioctl,
1736         .hw_params =    snd_cmipci_playback2_hw_params,
1737         .hw_free =      snd_cmipci_hw_free,
1738         .prepare =      snd_cmipci_capture_prepare,     /* channel B */
1739         .trigger =      snd_cmipci_capture_trigger,     /* channel B */
1740         .pointer =      snd_cmipci_capture_pointer,     /* channel B */
1741 };
1742
1743 static struct snd_pcm_ops snd_cmipci_playback_spdif_ops = {
1744         .open =         snd_cmipci_playback_spdif_open,
1745         .close =        snd_cmipci_playback_spdif_close,
1746         .ioctl =        snd_pcm_lib_ioctl,
1747         .hw_params =    snd_cmipci_hw_params,
1748         .hw_free =      snd_cmipci_playback_hw_free,
1749         .prepare =      snd_cmipci_playback_spdif_prepare,      /* set up rate */
1750         .trigger =      snd_cmipci_playback_trigger,
1751         .pointer =      snd_cmipci_playback_pointer,
1752 };
1753
1754 static struct snd_pcm_ops snd_cmipci_capture_spdif_ops = {
1755         .open =         snd_cmipci_capture_spdif_open,
1756         .close =        snd_cmipci_capture_spdif_close,
1757         .ioctl =        snd_pcm_lib_ioctl,
1758         .hw_params =    snd_cmipci_hw_params,
1759         .hw_free =      snd_cmipci_capture_spdif_hw_free,
1760         .prepare =      snd_cmipci_capture_spdif_prepare,
1761         .trigger =      snd_cmipci_capture_trigger,
1762         .pointer =      snd_cmipci_capture_pointer,
1763 };
1764
1765
1766 /*
1767  */
1768
1769 static int __devinit snd_cmipci_pcm_new(struct cmipci *cm, int device)
1770 {
1771         struct snd_pcm *pcm;
1772         int err;
1773
1774         err = snd_pcm_new(cm->card, cm->card->driver, device, 1, 1, &pcm);
1775         if (err < 0)
1776                 return err;
1777
1778         snd_pcm_set_ops(pcm, SNDRV_PCM_STREAM_PLAYBACK, &snd_cmipci_playback_ops);
1779         snd_pcm_set_ops(pcm, SNDRV_PCM_STREAM_CAPTURE, &snd_cmipci_capture_ops);
1780
1781         pcm->private_data = cm;
1782         pcm->info_flags = 0;
1783         strcpy(pcm->name, "C-Media PCI DAC/ADC");
1784         cm->pcm = pcm;
1785
1786         snd_pcm_lib_preallocate_pages_for_all(pcm, SNDRV_DMA_TYPE_DEV,
1787                                               snd_dma_pci_data(cm->pci), 64*1024, 128*1024);
1788
1789         return 0;
1790 }
1791
1792 static int __devinit snd_cmipci_pcm2_new(struct cmipci *cm, int device)
1793 {
1794         struct snd_pcm *pcm;
1795         int err;
1796
1797         err = snd_pcm_new(cm->card, cm->card->driver, device, 1, 0, &pcm);
1798         if (err < 0)
1799                 return err;
1800
1801         snd_pcm_set_ops(pcm, SNDRV_PCM_STREAM_PLAYBACK, &snd_cmipci_playback2_ops);
1802
1803         pcm->private_data = cm;
1804         pcm->info_flags = 0;
1805         strcpy(pcm->name, "C-Media PCI 2nd DAC");
1806         cm->pcm2 = pcm;
1807
1808         snd_pcm_lib_preallocate_pages_for_all(pcm, SNDRV_DMA_TYPE_DEV,
1809                                               snd_dma_pci_data(cm->pci), 64*1024, 128*1024);
1810
1811         return 0;
1812 }
1813
1814 static int __devinit snd_cmipci_pcm_spdif_new(struct cmipci *cm, int device)
1815 {
1816         struct snd_pcm *pcm;
1817         int err;
1818
1819         err = snd_pcm_new(cm->card, cm->card->driver, device, 1, 1, &pcm);
1820         if (err < 0)
1821                 return err;
1822
1823         snd_pcm_set_ops(pcm, SNDRV_PCM_STREAM_PLAYBACK, &snd_cmipci_playback_spdif_ops);
1824         snd_pcm_set_ops(pcm, SNDRV_PCM_STREAM_CAPTURE, &snd_cmipci_capture_spdif_ops);
1825
1826         pcm->private_data = cm;
1827         pcm->info_flags = 0;
1828         strcpy(pcm->name, "C-Media PCI IEC958");
1829         cm->pcm_spdif = pcm;
1830
1831         snd_pcm_lib_preallocate_pages_for_all(pcm, SNDRV_DMA_TYPE_DEV,
1832                                               snd_dma_pci_data(cm->pci), 64*1024, 128*1024);
1833
1834         return 0;
1835 }
1836
1837 /*
1838  * mixer interface:
1839  * - CM8338/8738 has a compatible mixer interface with SB16, but
1840  *   lack of some elements like tone control, i/o gain and AGC.
1841  * - Access to native registers:
1842  *   - A 3D switch
1843  *   - Output mute switches
1844  */
1845
1846 static void snd_cmipci_mixer_write(struct cmipci *s, unsigned char idx, unsigned char data)
1847 {
1848         outb(idx, s->iobase + CM_REG_SB16_ADDR);
1849         outb(data, s->iobase + CM_REG_SB16_DATA);
1850 }
1851
1852 static unsigned char snd_cmipci_mixer_read(struct cmipci *s, unsigned char idx)
1853 {
1854         unsigned char v;
1855
1856         outb(idx, s->iobase + CM_REG_SB16_ADDR);
1857         v = inb(s->iobase + CM_REG_SB16_DATA);
1858         return v;
1859 }
1860
1861 /*
1862  * general mixer element
1863  */
1864 struct cmipci_sb_reg {
1865         unsigned int left_reg, right_reg;
1866         unsigned int left_shift, right_shift;
1867         unsigned int mask;
1868         unsigned int invert: 1;
1869         unsigned int stereo: 1;
1870 };
1871
1872 #define COMPOSE_SB_REG(lreg,rreg,lshift,rshift,mask,invert,stereo) \
1873  ((lreg) | ((rreg) << 8) | (lshift << 16) | (rshift << 19) | (mask << 24) | (invert << 22) | (stereo << 23))
1874
1875 #define CMIPCI_DOUBLE(xname, left_reg, right_reg, left_shift, right_shift, mask, invert, stereo) \
1876 { .iface = SNDRV_CTL_ELEM_IFACE_MIXER, .name = xname, \
1877   .info = snd_cmipci_info_volume, \
1878   .get = snd_cmipci_get_volume, .put = snd_cmipci_put_volume, \
1879   .private_value = COMPOSE_SB_REG(left_reg, right_reg, left_shift, right_shift, mask, invert, stereo), \
1880 }
1881
1882 #define CMIPCI_SB_VOL_STEREO(xname,reg,shift,mask) CMIPCI_DOUBLE(xname, reg, reg+1, shift, shift, mask, 0, 1)
1883 #define CMIPCI_SB_VOL_MONO(xname,reg,shift,mask) CMIPCI_DOUBLE(xname, reg, reg, shift, shift, mask, 0, 0)
1884 #define CMIPCI_SB_SW_STEREO(xname,lshift,rshift) CMIPCI_DOUBLE(xname, SB_DSP4_OUTPUT_SW, SB_DSP4_OUTPUT_SW, lshift, rshift, 1, 0, 1)
1885 #define CMIPCI_SB_SW_MONO(xname,shift) CMIPCI_DOUBLE(xname, SB_DSP4_OUTPUT_SW, SB_DSP4_OUTPUT_SW, shift, shift, 1, 0, 0)
1886
1887 static void cmipci_sb_reg_decode(struct cmipci_sb_reg *r, unsigned long val)
1888 {
1889         r->left_reg = val & 0xff;
1890         r->right_reg = (val >> 8) & 0xff;
1891         r->left_shift = (val >> 16) & 0x07;
1892         r->right_shift = (val >> 19) & 0x07;
1893         r->invert = (val >> 22) & 1;
1894         r->stereo = (val >> 23) & 1;
1895         r->mask = (val >> 24) & 0xff;
1896 }
1897
1898 static int snd_cmipci_info_volume(struct snd_kcontrol *kcontrol,
1899                                   struct snd_ctl_elem_info *uinfo)
1900 {
1901         struct cmipci_sb_reg reg;
1902
1903         cmipci_sb_reg_decode(&reg, kcontrol->private_value);
1904         uinfo->type = reg.mask == 1 ? SNDRV_CTL_ELEM_TYPE_BOOLEAN : SNDRV_CTL_ELEM_TYPE_INTEGER;
1905         uinfo->count = reg.stereo + 1;
1906         uinfo->value.integer.min = 0;
1907         uinfo->value.integer.max = reg.mask;
1908         return 0;
1909 }
1910
1911 static int snd_cmipci_get_volume(struct snd_kcontrol *kcontrol,
1912                                  struct snd_ctl_elem_value *ucontrol)
1913 {
1914         struct cmipci *cm = snd_kcontrol_chip(kcontrol);
1915         struct cmipci_sb_reg reg;
1916         int val;
1917
1918         cmipci_sb_reg_decode(&reg, kcontrol->private_value);
1919         spin_lock_irq(&cm->reg_lock);
1920         val = (snd_cmipci_mixer_read(cm, reg.left_reg) >> reg.left_shift) & reg.mask;
1921         if (reg.invert)
1922                 val = reg.mask - val;
1923         ucontrol->value.integer.value[0] = val;
1924         if (reg.stereo) {
1925                 val = (snd_cmipci_mixer_read(cm, reg.right_reg) >> reg.right_shift) & reg.mask;
1926                 if (reg.invert)
1927                         val = reg.mask - val;
1928                  ucontrol->value.integer.value[1] = val;
1929         }
1930         spin_unlock_irq(&cm->reg_lock);
1931         return 0;
1932 }
1933
1934 static int snd_cmipci_put_volume(struct snd_kcontrol *kcontrol,
1935                                  struct snd_ctl_elem_value *ucontrol)
1936 {
1937         struct cmipci *cm = snd_kcontrol_chip(kcontrol);
1938         struct cmipci_sb_reg reg;
1939         int change;
1940         int left, right, oleft, oright;
1941
1942         cmipci_sb_reg_decode(&reg, kcontrol->private_value);
1943         left = ucontrol->value.integer.value[0] & reg.mask;
1944         if (reg.invert)
1945                 left = reg.mask - left;
1946         left <<= reg.left_shift;
1947         if (reg.stereo) {
1948                 right = ucontrol->value.integer.value[1] & reg.mask;
1949                 if (reg.invert)
1950                         right = reg.mask - right;
1951                 right <<= reg.right_shift;
1952         } else
1953                 right = 0;
1954         spin_lock_irq(&cm->reg_lock);
1955         oleft = snd_cmipci_mixer_read(cm, reg.left_reg);
1956         left |= oleft & ~(reg.mask << reg.left_shift);
1957         change = left != oleft;
1958         if (reg.stereo) {
1959                 if (reg.left_reg != reg.right_reg) {
1960                         snd_cmipci_mixer_write(cm, reg.left_reg, left);
1961                         oright = snd_cmipci_mixer_read(cm, reg.right_reg);
1962                 } else
1963                         oright = left;
1964                 right |= oright & ~(reg.mask << reg.right_shift);
1965                 change |= right != oright;
1966                 snd_cmipci_mixer_write(cm, reg.right_reg, right);
1967         } else
1968                 snd_cmipci_mixer_write(cm, reg.left_reg, left);
1969         spin_unlock_irq(&cm->reg_lock);
1970         return change;
1971 }
1972
1973 /*
1974  * input route (left,right) -> (left,right)
1975  */
1976 #define CMIPCI_SB_INPUT_SW(xname, left_shift, right_shift) \
1977 { .iface = SNDRV_CTL_ELEM_IFACE_MIXER, .name = xname, \
1978   .info = snd_cmipci_info_input_sw, \
1979   .get = snd_cmipci_get_input_sw, .put = snd_cmipci_put_input_sw, \
1980   .private_value = COMPOSE_SB_REG(SB_DSP4_INPUT_LEFT, SB_DSP4_INPUT_RIGHT, left_shift, right_shift, 1, 0, 1), \
1981 }
1982
1983 static int snd_cmipci_info_input_sw(struct snd_kcontrol *kcontrol,
1984                                     struct snd_ctl_elem_info *uinfo)
1985 {
1986         uinfo->type = SNDRV_CTL_ELEM_TYPE_BOOLEAN;
1987         uinfo->count = 4;
1988         uinfo->value.integer.min = 0;
1989         uinfo->value.integer.max = 1;
1990         return 0;
1991 }
1992
1993 static int snd_cmipci_get_input_sw(struct snd_kcontrol *kcontrol,
1994                                    struct snd_ctl_elem_value *ucontrol)
1995 {
1996         struct cmipci *cm = snd_kcontrol_chip(kcontrol);
1997         struct cmipci_sb_reg reg;
1998         int val1, val2;
1999
2000         cmipci_sb_reg_decode(&reg, kcontrol->private_value);
2001         spin_lock_irq(&cm->reg_lock);
2002         val1 = snd_cmipci_mixer_read(cm, reg.left_reg);
2003         val2 = snd_cmipci_mixer_read(cm, reg.right_reg);
2004         spin_unlock_irq(&cm->reg_lock);
2005         ucontrol->value.integer.value[0] = (val1 >> reg.left_shift) & 1;
2006         ucontrol->value.integer.value[1] = (val2 >> reg.left_shift) & 1;
2007         ucontrol->value.integer.value[2] = (val1 >> reg.right_shift) & 1;
2008         ucontrol->value.integer.value[3] = (val2 >> reg.right_shift) & 1;
2009         return 0;
2010 }
2011
2012 static int snd_cmipci_put_input_sw(struct snd_kcontrol *kcontrol,
2013                                    struct snd_ctl_elem_value *ucontrol)
2014 {
2015         struct cmipci *cm = snd_kcontrol_chip(kcontrol);
2016         struct cmipci_sb_reg reg;
2017         int change;
2018         int val1, val2, oval1, oval2;
2019
2020         cmipci_sb_reg_decode(&reg, kcontrol->private_value);
2021         spin_lock_irq(&cm->reg_lock);
2022         oval1 = snd_cmipci_mixer_read(cm, reg.left_reg);
2023         oval2 = snd_cmipci_mixer_read(cm, reg.right_reg);
2024         val1 = oval1 & ~((1 << reg.left_shift) | (1 << reg.right_shift));
2025         val2 = oval2 & ~((1 << reg.left_shift) | (1 << reg.right_shift));
2026         val1 |= (ucontrol->value.integer.value[0] & 1) << reg.left_shift;
2027         val2 |= (ucontrol->value.integer.value[1] & 1) << reg.left_shift;
2028         val1 |= (ucontrol->value.integer.value[2] & 1) << reg.right_shift;
2029         val2 |= (ucontrol->value.integer.value[3] & 1) << reg.right_shift;
2030         change = val1 != oval1 || val2 != oval2;
2031         snd_cmipci_mixer_write(cm, reg.left_reg, val1);
2032         snd_cmipci_mixer_write(cm, reg.right_reg, val2);
2033         spin_unlock_irq(&cm->reg_lock);
2034         return change;
2035 }
2036
2037 /*
2038  * native mixer switches/volumes
2039  */
2040
2041 #define CMIPCI_MIXER_SW_STEREO(xname, reg, lshift, rshift, invert) \
2042 { .iface = SNDRV_CTL_ELEM_IFACE_MIXER, .name = xname, \
2043   .info = snd_cmipci_info_native_mixer, \
2044   .get = snd_cmipci_get_native_mixer, .put = snd_cmipci_put_native_mixer, \
2045   .private_value = COMPOSE_SB_REG(reg, reg, lshift, rshift, 1, invert, 1), \
2046 }
2047
2048 #define CMIPCI_MIXER_SW_MONO(xname, reg, shift, invert) \
2049 { .iface = SNDRV_CTL_ELEM_IFACE_MIXER, .name = xname, \
2050   .info = snd_cmipci_info_native_mixer, \
2051   .get = snd_cmipci_get_native_mixer, .put = snd_cmipci_put_native_mixer, \
2052   .private_value = COMPOSE_SB_REG(reg, reg, shift, shift, 1, invert, 0), \
2053 }
2054
2055 #define CMIPCI_MIXER_VOL_STEREO(xname, reg, lshift, rshift, mask) \
2056 { .iface = SNDRV_CTL_ELEM_IFACE_MIXER, .name = xname, \
2057   .info = snd_cmipci_info_native_mixer, \
2058   .get = snd_cmipci_get_native_mixer, .put = snd_cmipci_put_native_mixer, \
2059   .private_value = COMPOSE_SB_REG(reg, reg, lshift, rshift, mask, 0, 1), \
2060 }
2061
2062 #define CMIPCI_MIXER_VOL_MONO(xname, reg, shift, mask) \
2063 { .iface = SNDRV_CTL_ELEM_IFACE_MIXER, .name = xname, \
2064   .info = snd_cmipci_info_native_mixer, \
2065   .get = snd_cmipci_get_native_mixer, .put = snd_cmipci_put_native_mixer, \
2066   .private_value = COMPOSE_SB_REG(reg, reg, shift, shift, mask, 0, 0), \
2067 }
2068
2069 static int snd_cmipci_info_native_mixer(struct snd_kcontrol *kcontrol,
2070                                         struct snd_ctl_elem_info *uinfo)
2071 {
2072         struct cmipci_sb_reg reg;
2073
2074         cmipci_sb_reg_decode(&reg, kcontrol->private_value);
2075         uinfo->type = reg.mask == 1 ? SNDRV_CTL_ELEM_TYPE_BOOLEAN : SNDRV_CTL_ELEM_TYPE_INTEGER;
2076         uinfo->count = reg.stereo + 1;
2077         uinfo->value.integer.min = 0;
2078         uinfo->value.integer.max = reg.mask;
2079         return 0;
2080
2081 }
2082
2083 static int snd_cmipci_get_native_mixer(struct snd_kcontrol *kcontrol,
2084                                        struct snd_ctl_elem_value *ucontrol)
2085 {
2086         struct cmipci *cm = snd_kcontrol_chip(kcontrol);
2087         struct cmipci_sb_reg reg;
2088         unsigned char oreg, val;
2089
2090         cmipci_sb_reg_decode(&reg, kcontrol->private_value);
2091         spin_lock_irq(&cm->reg_lock);
2092         oreg = inb(cm->iobase + reg.left_reg);
2093         val = (oreg >> reg.left_shift) & reg.mask;
2094         if (reg.invert)
2095                 val = reg.mask - val;
2096         ucontrol->value.integer.value[0] = val;
2097         if (reg.stereo) {
2098                 val = (oreg >> reg.right_shift) & reg.mask;
2099                 if (reg.invert)
2100                         val = reg.mask - val;
2101                 ucontrol->value.integer.value[1] = val;
2102         }
2103         spin_unlock_irq(&cm->reg_lock);
2104         return 0;
2105 }
2106
2107 static int snd_cmipci_put_native_mixer(struct snd_kcontrol *kcontrol,
2108                                        struct snd_ctl_elem_value *ucontrol)
2109 {
2110         struct cmipci *cm = snd_kcontrol_chip(kcontrol);
2111         struct cmipci_sb_reg reg;
2112         unsigned char oreg, nreg, val;
2113
2114         cmipci_sb_reg_decode(&reg, kcontrol->private_value);
2115         spin_lock_irq(&cm->reg_lock);
2116         oreg = inb(cm->iobase + reg.left_reg);
2117         val = ucontrol->value.integer.value[0] & reg.mask;
2118         if (reg.invert)
2119                 val = reg.mask - val;
2120         nreg = oreg & ~(reg.mask << reg.left_shift);
2121         nreg |= (val << reg.left_shift);
2122         if (reg.stereo) {
2123                 val = ucontrol->value.integer.value[1] & reg.mask;
2124                 if (reg.invert)
2125                         val = reg.mask - val;
2126                 nreg &= ~(reg.mask << reg.right_shift);
2127                 nreg |= (val << reg.right_shift);
2128         }
2129         outb(nreg, cm->iobase + reg.left_reg);
2130         spin_unlock_irq(&cm->reg_lock);
2131         return (nreg != oreg);
2132 }
2133
2134 /*
2135  * special case - check mixer sensitivity
2136  */
2137 static int snd_cmipci_get_native_mixer_sensitive(struct snd_kcontrol *kcontrol,
2138                                                  struct snd_ctl_elem_value *ucontrol)
2139 {
2140         //struct cmipci *cm = snd_kcontrol_chip(kcontrol);
2141         return snd_cmipci_get_native_mixer(kcontrol, ucontrol);
2142 }
2143
2144 static int snd_cmipci_put_native_mixer_sensitive(struct snd_kcontrol *kcontrol,
2145                                                  struct snd_ctl_elem_value *ucontrol)
2146 {
2147         struct cmipci *cm = snd_kcontrol_chip(kcontrol);
2148         if (cm->mixer_insensitive) {
2149                 /* ignored */
2150                 return 0;
2151         }
2152         return snd_cmipci_put_native_mixer(kcontrol, ucontrol);
2153 }
2154
2155
2156 static struct snd_kcontrol_new snd_cmipci_mixers[] __devinitdata = {
2157         CMIPCI_SB_VOL_STEREO("Master Playback Volume", SB_DSP4_MASTER_DEV, 3, 31),
2158         CMIPCI_MIXER_SW_MONO("3D Control - Switch", CM_REG_MIXER1, CM_X3DEN_SHIFT, 0),
2159         CMIPCI_SB_VOL_STEREO("PCM Playback Volume", SB_DSP4_PCM_DEV, 3, 31),
2160         //CMIPCI_MIXER_SW_MONO("PCM Playback Switch", CM_REG_MIXER1, CM_WSMUTE_SHIFT, 1),
2161         { /* switch with sensitivity */
2162                 .iface = SNDRV_CTL_ELEM_IFACE_MIXER,
2163                 .name = "PCM Playback Switch",
2164                 .info = snd_cmipci_info_native_mixer,
2165                 .get = snd_cmipci_get_native_mixer_sensitive,
2166                 .put = snd_cmipci_put_native_mixer_sensitive,
2167                 .private_value = COMPOSE_SB_REG(CM_REG_MIXER1, CM_REG_MIXER1, CM_WSMUTE_SHIFT, CM_WSMUTE_SHIFT, 1, 1, 0),
2168         },
2169         CMIPCI_MIXER_SW_STEREO("PCM Capture Switch", CM_REG_MIXER1, CM_WAVEINL_SHIFT, CM_WAVEINR_SHIFT, 0),
2170         CMIPCI_SB_VOL_STEREO("Synth Playback Volume", SB_DSP4_SYNTH_DEV, 3, 31),
2171         CMIPCI_MIXER_SW_MONO("Synth Playback Switch", CM_REG_MIXER1, CM_FMMUTE_SHIFT, 1),
2172         CMIPCI_SB_INPUT_SW("Synth Capture Route", 6, 5),
2173         CMIPCI_SB_VOL_STEREO("CD Playback Volume", SB_DSP4_CD_DEV, 3, 31),
2174         CMIPCI_SB_SW_STEREO("CD Playback Switch", 2, 1),
2175         CMIPCI_SB_INPUT_SW("CD Capture Route", 2, 1),
2176         CMIPCI_SB_VOL_STEREO("Line Playback Volume", SB_DSP4_LINE_DEV, 3, 31),
2177         CMIPCI_SB_SW_STEREO("Line Playback Switch", 4, 3),
2178         CMIPCI_SB_INPUT_SW("Line Capture Route", 4, 3),
2179         CMIPCI_SB_VOL_MONO("Mic Playback Volume", SB_DSP4_MIC_DEV, 3, 31),
2180         CMIPCI_SB_SW_MONO("Mic Playback Switch", 0),
2181         CMIPCI_DOUBLE("Mic Capture Switch", SB_DSP4_INPUT_LEFT, SB_DSP4_INPUT_RIGHT, 0, 0, 1, 0, 0),
2182         CMIPCI_SB_VOL_MONO("PC Speaker Playback Volume", SB_DSP4_SPEAKER_DEV, 6, 3),
2183         CMIPCI_MIXER_VOL_STEREO("Aux Playback Volume", CM_REG_AUX_VOL, 4, 0, 15),
2184         CMIPCI_MIXER_SW_STEREO("Aux Playback Switch", CM_REG_MIXER2, CM_VAUXLM_SHIFT, CM_VAUXRM_SHIFT, 0),
2185         CMIPCI_MIXER_SW_STEREO("Aux Capture Switch", CM_REG_MIXER2, CM_RAUXLEN_SHIFT, CM_RAUXREN_SHIFT, 0),
2186         CMIPCI_MIXER_SW_MONO("Mic Boost Playback Switch", CM_REG_MIXER2, CM_MICGAINZ_SHIFT, 1),
2187         CMIPCI_MIXER_VOL_MONO("Mic Capture Volume", CM_REG_MIXER2, CM_VADMIC_SHIFT, 7),
2188         CMIPCI_SB_VOL_MONO("Phone Playback Volume", CM_REG_EXTENT_IND, 5, 7),
2189         CMIPCI_DOUBLE("Phone Playback Switch", CM_REG_EXTENT_IND, CM_REG_EXTENT_IND, 4, 4, 1, 0, 0),
2190         CMIPCI_DOUBLE("PC Speaker Playback Switch", CM_REG_EXTENT_IND, CM_REG_EXTENT_IND, 3, 3, 1, 0, 0),
2191         CMIPCI_DOUBLE("Mic Boost Capture Switch", CM_REG_EXTENT_IND, CM_REG_EXTENT_IND, 0, 0, 1, 0, 0),
2192 };
2193
2194 /*
2195  * other switches
2196  */
2197
2198 struct cmipci_switch_args {
2199         int reg;                /* register index */
2200         unsigned int mask;      /* mask bits */
2201         unsigned int mask_on;   /* mask bits to turn on */
2202         unsigned int is_byte: 1;                /* byte access? */
2203         unsigned int ac3_sensitive: 1;  /* access forbidden during
2204                                          * non-audio operation?
2205                                          */
2206 };
2207
2208 #define snd_cmipci_uswitch_info         snd_ctl_boolean_mono_info
2209
2210 static int _snd_cmipci_uswitch_get(struct snd_kcontrol *kcontrol,
2211                                    struct snd_ctl_elem_value *ucontrol,
2212                                    struct cmipci_switch_args *args)
2213 {
2214         unsigned int val;
2215         struct cmipci *cm = snd_kcontrol_chip(kcontrol);
2216
2217         spin_lock_irq(&cm->reg_lock);
2218         if (args->ac3_sensitive && cm->mixer_insensitive) {
2219                 ucontrol->value.integer.value[0] = 0;
2220                 spin_unlock_irq(&cm->reg_lock);
2221                 return 0;
2222         }
2223         if (args->is_byte)
2224                 val = inb(cm->iobase + args->reg);
2225         else
2226                 val = snd_cmipci_read(cm, args->reg);
2227         ucontrol->value.integer.value[0] = ((val & args->mask) == args->mask_on) ? 1 : 0;
2228         spin_unlock_irq(&cm->reg_lock);
2229         return 0;
2230 }
2231
2232 static int snd_cmipci_uswitch_get(struct snd_kcontrol *kcontrol,
2233                                   struct snd_ctl_elem_value *ucontrol)
2234 {
2235         struct cmipci_switch_args *args;
2236         args = (struct cmipci_switch_args *)kcontrol->private_value;
2237         snd_assert(args != NULL, return -EINVAL);
2238         return _snd_cmipci_uswitch_get(kcontrol, ucontrol, args);
2239 }
2240
2241 static int _snd_cmipci_uswitch_put(struct snd_kcontrol *kcontrol,
2242                                    struct snd_ctl_elem_value *ucontrol,
2243                                    struct cmipci_switch_args *args)
2244 {
2245         unsigned int val;
2246         int change;
2247         struct cmipci *cm = snd_kcontrol_chip(kcontrol);
2248
2249         spin_lock_irq(&cm->reg_lock);
2250         if (args->ac3_sensitive && cm->mixer_insensitive) {
2251                 /* ignored */
2252                 spin_unlock_irq(&cm->reg_lock);
2253                 return 0;
2254         }
2255         if (args->is_byte)
2256                 val = inb(cm->iobase + args->reg);
2257         else
2258                 val = snd_cmipci_read(cm, args->reg);
2259         change = (val & args->mask) != (ucontrol->value.integer.value[0] ?
2260                         args->mask_on : (args->mask & ~args->mask_on));
2261         if (change) {
2262                 val &= ~args->mask;
2263                 if (ucontrol->value.integer.value[0])
2264                         val |= args->mask_on;
2265                 else
2266                         val |= (args->mask & ~args->mask_on);
2267                 if (args->is_byte)
2268                         outb((unsigned char)val, cm->iobase + args->reg);
2269                 else
2270                         snd_cmipci_write(cm, args->reg, val);
2271         }
2272         spin_unlock_irq(&cm->reg_lock);
2273         return change;
2274 }
2275
2276 static int snd_cmipci_uswitch_put(struct snd_kcontrol *kcontrol,
2277                                   struct snd_ctl_elem_value *ucontrol)
2278 {
2279         struct cmipci_switch_args *args;
2280         args = (struct cmipci_switch_args *)kcontrol->private_value;
2281         snd_assert(args != NULL, return -EINVAL);
2282         return _snd_cmipci_uswitch_put(kcontrol, ucontrol, args);
2283 }
2284
2285 #define DEFINE_SWITCH_ARG(sname, xreg, xmask, xmask_on, xis_byte, xac3) \
2286 static struct cmipci_switch_args cmipci_switch_arg_##sname = { \
2287   .reg = xreg, \
2288   .mask = xmask, \
2289   .mask_on = xmask_on, \
2290   .is_byte = xis_byte, \
2291   .ac3_sensitive = xac3, \
2292 }
2293
2294 #define DEFINE_BIT_SWITCH_ARG(sname, xreg, xmask, xis_byte, xac3) \
2295         DEFINE_SWITCH_ARG(sname, xreg, xmask, xmask, xis_byte, xac3)
2296
2297 #if 0 /* these will be controlled in pcm device */
2298 DEFINE_BIT_SWITCH_ARG(spdif_in, CM_REG_FUNCTRL1, CM_SPDF_1, 0, 0);
2299 DEFINE_BIT_SWITCH_ARG(spdif_out, CM_REG_FUNCTRL1, CM_SPDF_0, 0, 0);
2300 #endif
2301 DEFINE_BIT_SWITCH_ARG(spdif_in_sel1, CM_REG_CHFORMAT, CM_SPDIF_SELECT1, 0, 0);
2302 DEFINE_BIT_SWITCH_ARG(spdif_in_sel2, CM_REG_MISC_CTRL, CM_SPDIF_SELECT2, 0, 0);
2303 DEFINE_BIT_SWITCH_ARG(spdif_enable, CM_REG_LEGACY_CTRL, CM_ENSPDOUT, 0, 0);
2304 DEFINE_BIT_SWITCH_ARG(spdo2dac, CM_REG_FUNCTRL1, CM_SPDO2DAC, 0, 1);
2305 DEFINE_BIT_SWITCH_ARG(spdi_valid, CM_REG_MISC, CM_SPDVALID, 1, 0);
2306 DEFINE_BIT_SWITCH_ARG(spdif_copyright, CM_REG_LEGACY_CTRL, CM_SPDCOPYRHT, 0, 0);
2307 DEFINE_BIT_SWITCH_ARG(spdif_dac_out, CM_REG_LEGACY_CTRL, CM_DAC2SPDO, 0, 1);
2308 DEFINE_SWITCH_ARG(spdo_5v, CM_REG_MISC_CTRL, CM_SPDO5V, 0, 0, 0); /* inverse: 0 = 5V */
2309 // DEFINE_BIT_SWITCH_ARG(spdo_48k, CM_REG_MISC_CTRL, CM_SPDF_AC97|CM_SPDIF48K, 0, 1);
2310 DEFINE_BIT_SWITCH_ARG(spdif_loop, CM_REG_FUNCTRL1, CM_SPDFLOOP, 0, 1);
2311 DEFINE_BIT_SWITCH_ARG(spdi_monitor, CM_REG_MIXER1, CM_CDPLAY, 1, 0);
2312 /* DEFINE_BIT_SWITCH_ARG(spdi_phase, CM_REG_CHFORMAT, CM_SPDIF_INVERSE, 0, 0); */
2313 DEFINE_BIT_SWITCH_ARG(spdi_phase, CM_REG_MISC, CM_SPDIF_INVERSE, 1, 0);
2314 DEFINE_BIT_SWITCH_ARG(spdi_phase2, CM_REG_CHFORMAT, CM_SPDIF_INVERSE2, 0, 0);
2315 #if CM_CH_PLAY == 1
2316 DEFINE_SWITCH_ARG(exchange_dac, CM_REG_MISC_CTRL, CM_XCHGDAC, 0, 0, 0); /* reversed */
2317 #else
2318 DEFINE_SWITCH_ARG(exchange_dac, CM_REG_MISC_CTRL, CM_XCHGDAC, CM_XCHGDAC, 0, 0);
2319 #endif
2320 DEFINE_BIT_SWITCH_ARG(fourch, CM_REG_MISC_CTRL, CM_N4SPK3D, 0, 0);
2321 // DEFINE_BIT_SWITCH_ARG(line_rear, CM_REG_MIXER1, CM_REAR2LIN, 1, 0);
2322 // DEFINE_BIT_SWITCH_ARG(line_bass, CM_REG_LEGACY_CTRL, CM_CENTR2LIN|CM_BASE2LIN, 0, 0);
2323 // DEFINE_BIT_SWITCH_ARG(joystick, CM_REG_FUNCTRL1, CM_JYSTK_EN, 0, 0); /* now module option */
2324 DEFINE_SWITCH_ARG(modem, CM_REG_MISC_CTRL, CM_FLINKON|CM_FLINKOFF, CM_FLINKON, 0, 0);
2325
2326 #define DEFINE_SWITCH(sname, stype, sarg) \
2327 { .name = sname, \
2328   .iface = stype, \
2329   .info = snd_cmipci_uswitch_info, \
2330   .get = snd_cmipci_uswitch_get, \
2331   .put = snd_cmipci_uswitch_put, \
2332   .private_value = (unsigned long)&cmipci_switch_arg_##sarg,\
2333 }
2334
2335 #define DEFINE_CARD_SWITCH(sname, sarg) DEFINE_SWITCH(sname, SNDRV_CTL_ELEM_IFACE_CARD, sarg)
2336 #define DEFINE_MIXER_SWITCH(sname, sarg) DEFINE_SWITCH(sname, SNDRV_CTL_ELEM_IFACE_MIXER, sarg)
2337
2338
2339 /*
2340  * callbacks for spdif output switch
2341  * needs toggle two registers..
2342  */
2343 static int snd_cmipci_spdout_enable_get(struct snd_kcontrol *kcontrol,
2344                                         struct snd_ctl_elem_value *ucontrol)
2345 {
2346         int changed;
2347         changed = _snd_cmipci_uswitch_get(kcontrol, ucontrol, &cmipci_switch_arg_spdif_enable);
2348         changed |= _snd_cmipci_uswitch_get(kcontrol, ucontrol, &cmipci_switch_arg_spdo2dac);
2349         return changed;
2350 }
2351
2352 static int snd_cmipci_spdout_enable_put(struct snd_kcontrol *kcontrol,
2353                                         struct snd_ctl_elem_value *ucontrol)
2354 {
2355         struct cmipci *chip = snd_kcontrol_chip(kcontrol);
2356         int changed;
2357         changed = _snd_cmipci_uswitch_put(kcontrol, ucontrol, &cmipci_switch_arg_spdif_enable);
2358         changed |= _snd_cmipci_uswitch_put(kcontrol, ucontrol, &cmipci_switch_arg_spdo2dac);
2359         if (changed) {
2360                 if (ucontrol->value.integer.value[0]) {
2361                         if (chip->spdif_playback_avail)
2362                                 snd_cmipci_set_bit(chip, CM_REG_FUNCTRL1, CM_PLAYBACK_SPDF);
2363                 } else {
2364                         if (chip->spdif_playback_avail)
2365                                 snd_cmipci_clear_bit(chip, CM_REG_FUNCTRL1, CM_PLAYBACK_SPDF);
2366                 }
2367         }
2368         chip->spdif_playback_enabled = ucontrol->value.integer.value[0];
2369         return changed;
2370 }
2371
2372
2373 static int snd_cmipci_line_in_mode_info(struct snd_kcontrol *kcontrol,
2374                                         struct snd_ctl_elem_info *uinfo)
2375 {
2376         struct cmipci *cm = snd_kcontrol_chip(kcontrol);
2377         static char *texts[3] = { "Line-In", "Rear Output", "Bass Output" };
2378         uinfo->type = SNDRV_CTL_ELEM_TYPE_ENUMERATED;
2379         uinfo->count = 1;
2380         uinfo->value.enumerated.items = cm->chip_version >= 39 ? 3 : 2;
2381         if (uinfo->value.enumerated.item >= uinfo->value.enumerated.items)
2382                 uinfo->value.enumerated.item = uinfo->value.enumerated.items - 1;
2383         strcpy(uinfo->value.enumerated.name, texts[uinfo->value.enumerated.item]);
2384         return 0;
2385 }
2386
2387 static inline unsigned int get_line_in_mode(struct cmipci *cm)
2388 {
2389         unsigned int val;
2390         if (cm->chip_version >= 39) {
2391                 val = snd_cmipci_read(cm, CM_REG_LEGACY_CTRL);
2392                 if (val & (CM_CENTR2LIN | CM_BASE2LIN))
2393                         return 2;
2394         }
2395         val = snd_cmipci_read_b(cm, CM_REG_MIXER1);
2396         if (val & CM_REAR2LIN)
2397                 return 1;
2398         return 0;
2399 }
2400
2401 static int snd_cmipci_line_in_mode_get(struct snd_kcontrol *kcontrol,
2402                                        struct snd_ctl_elem_value *ucontrol)
2403 {
2404         struct cmipci *cm = snd_kcontrol_chip(kcontrol);
2405
2406         spin_lock_irq(&cm->reg_lock);
2407         ucontrol->value.enumerated.item[0] = get_line_in_mode(cm);
2408         spin_unlock_irq(&cm->reg_lock);
2409         return 0;
2410 }
2411
2412 static int snd_cmipci_line_in_mode_put(struct snd_kcontrol *kcontrol,
2413                                        struct snd_ctl_elem_value *ucontrol)
2414 {
2415         struct cmipci *cm = snd_kcontrol_chip(kcontrol);
2416         int change;
2417
2418         spin_lock_irq(&cm->reg_lock);
2419         if (ucontrol->value.enumerated.item[0] == 2)
2420                 change = snd_cmipci_set_bit(cm, CM_REG_LEGACY_CTRL, CM_CENTR2LIN | CM_BASE2LIN);
2421         else
2422                 change = snd_cmipci_clear_bit(cm, CM_REG_LEGACY_CTRL, CM_CENTR2LIN | CM_BASE2LIN);
2423         if (ucontrol->value.enumerated.item[0] == 1)
2424                 change |= snd_cmipci_set_bit_b(cm, CM_REG_MIXER1, CM_REAR2LIN);
2425         else
2426                 change |= snd_cmipci_clear_bit_b(cm, CM_REG_MIXER1, CM_REAR2LIN);
2427         spin_unlock_irq(&cm->reg_lock);
2428         return change;
2429 }
2430
2431 static int snd_cmipci_mic_in_mode_info(struct snd_kcontrol *kcontrol,
2432                                        struct snd_ctl_elem_info *uinfo)
2433 {
2434         static char *texts[2] = { "Mic-In", "Center/LFE Output" };
2435         uinfo->type = SNDRV_CTL_ELEM_TYPE_ENUMERATED;
2436         uinfo->count = 1;
2437         uinfo->value.enumerated.items = 2;
2438         if (uinfo->value.enumerated.item >= uinfo->value.enumerated.items)
2439                 uinfo->value.enumerated.item = uinfo->value.enumerated.items - 1;
2440         strcpy(uinfo->value.enumerated.name, texts[uinfo->value.enumerated.item]);
2441         return 0;
2442 }
2443
2444 static int snd_cmipci_mic_in_mode_get(struct snd_kcontrol *kcontrol,
2445                                       struct snd_ctl_elem_value *ucontrol)
2446 {
2447         struct cmipci *cm = snd_kcontrol_chip(kcontrol);
2448         /* same bit as spdi_phase */
2449         spin_lock_irq(&cm->reg_lock);
2450         ucontrol->value.enumerated.item[0] =
2451                 (snd_cmipci_read_b(cm, CM_REG_MISC) & CM_SPDIF_INVERSE) ? 1 : 0;
2452         spin_unlock_irq(&cm->reg_lock);
2453         return 0;
2454 }
2455
2456 static int snd_cmipci_mic_in_mode_put(struct snd_kcontrol *kcontrol,
2457                                       struct snd_ctl_elem_value *ucontrol)
2458 {
2459         struct cmipci *cm = snd_kcontrol_chip(kcontrol);
2460         int change;
2461
2462         spin_lock_irq(&cm->reg_lock);
2463         if (ucontrol->value.enumerated.item[0])
2464                 change = snd_cmipci_set_bit_b(cm, CM_REG_MISC, CM_SPDIF_INVERSE);
2465         else
2466                 change = snd_cmipci_clear_bit_b(cm, CM_REG_MISC, CM_SPDIF_INVERSE);
2467         spin_unlock_irq(&cm->reg_lock);
2468         return change;
2469 }
2470
2471 /* both for CM8338/8738 */
2472 static struct snd_kcontrol_new snd_cmipci_mixer_switches[] __devinitdata = {
2473         DEFINE_MIXER_SWITCH("Four Channel Mode", fourch),
2474         {
2475                 .name = "Line-In Mode",
2476                 .iface = SNDRV_CTL_ELEM_IFACE_MIXER,
2477                 .info = snd_cmipci_line_in_mode_info,
2478                 .get = snd_cmipci_line_in_mode_get,
2479                 .put = snd_cmipci_line_in_mode_put,
2480         },
2481 };
2482
2483 /* for non-multichannel chips */
2484 static struct snd_kcontrol_new snd_cmipci_nomulti_switch __devinitdata =
2485 DEFINE_MIXER_SWITCH("Exchange DAC", exchange_dac);
2486
2487 /* only for CM8738 */
2488 static struct snd_kcontrol_new snd_cmipci_8738_mixer_switches[] __devinitdata = {
2489 #if 0 /* controlled in pcm device */
2490         DEFINE_MIXER_SWITCH("IEC958 In Record", spdif_in),
2491         DEFINE_MIXER_SWITCH("IEC958 Out", spdif_out),
2492         DEFINE_MIXER_SWITCH("IEC958 Out To DAC", spdo2dac),
2493 #endif
2494         // DEFINE_MIXER_SWITCH("IEC958 Output Switch", spdif_enable),
2495         { .name = "IEC958 Output Switch",
2496           .iface = SNDRV_CTL_ELEM_IFACE_MIXER,
2497           .info = snd_cmipci_uswitch_info,
2498           .get = snd_cmipci_spdout_enable_get,
2499           .put = snd_cmipci_spdout_enable_put,
2500         },
2501         DEFINE_MIXER_SWITCH("IEC958 In Valid", spdi_valid),
2502         DEFINE_MIXER_SWITCH("IEC958 Copyright", spdif_copyright),
2503         DEFINE_MIXER_SWITCH("IEC958 5V", spdo_5v),
2504 //      DEFINE_MIXER_SWITCH("IEC958 In/Out 48KHz", spdo_48k),
2505         DEFINE_MIXER_SWITCH("IEC958 Loop", spdif_loop),
2506         DEFINE_MIXER_SWITCH("IEC958 In Monitor", spdi_monitor),
2507 };
2508
2509 /* only for model 033/037 */
2510 static struct snd_kcontrol_new snd_cmipci_old_mixer_switches[] __devinitdata = {
2511         DEFINE_MIXER_SWITCH("IEC958 Mix Analog", spdif_dac_out),
2512         DEFINE_MIXER_SWITCH("IEC958 In Phase Inverse", spdi_phase),
2513         DEFINE_MIXER_SWITCH("IEC958 In Select", spdif_in_sel1),
2514 };
2515
2516 /* only for model 039 or later */
2517 static struct snd_kcontrol_new snd_cmipci_extra_mixer_switches[] __devinitdata = {
2518         DEFINE_MIXER_SWITCH("IEC958 In Select", spdif_in_sel2),
2519         DEFINE_MIXER_SWITCH("IEC958 In Phase Inverse", spdi_phase2),
2520         {
2521                 .name = "Mic-In Mode",
2522                 .iface = SNDRV_CTL_ELEM_IFACE_MIXER,
2523                 .info = snd_cmipci_mic_in_mode_info,
2524                 .get = snd_cmipci_mic_in_mode_get,
2525                 .put = snd_cmipci_mic_in_mode_put,
2526         }
2527 };
2528
2529 /* card control switches */
2530 static struct snd_kcontrol_new snd_cmipci_control_switches[] __devinitdata = {
2531         // DEFINE_CARD_SWITCH("Joystick", joystick), /* now module option */
2532         DEFINE_CARD_SWITCH("Modem", modem),
2533 };
2534
2535
2536 static int __devinit snd_cmipci_mixer_new(struct cmipci *cm, int pcm_spdif_device)
2537 {
2538         struct snd_card *card;
2539         struct snd_kcontrol_new *sw;
2540         struct snd_kcontrol *kctl;
2541         unsigned int idx;
2542         int err;
2543
2544         snd_assert(cm != NULL && cm->card != NULL, return -EINVAL);
2545
2546         card = cm->card;
2547
2548         strcpy(card->mixername, "CMedia PCI");
2549
2550         spin_lock_irq(&cm->reg_lock);
2551         snd_cmipci_mixer_write(cm, 0x00, 0x00);         /* mixer reset */
2552         spin_unlock_irq(&cm->reg_lock);
2553
2554         for (idx = 0; idx < ARRAY_SIZE(snd_cmipci_mixers); idx++) {
2555                 if (cm->chip_version == 68) {   // 8768 has no PCM volume
2556                         if (!strcmp(snd_cmipci_mixers[idx].name,
2557                                 "PCM Playback Volume"))
2558                                 continue;
2559                 }
2560                 if ((err = snd_ctl_add(card, snd_ctl_new1(&snd_cmipci_mixers[idx], cm))) < 0)
2561                         return err;
2562         }
2563
2564         /* mixer switches */
2565         sw = snd_cmipci_mixer_switches;
2566         for (idx = 0; idx < ARRAY_SIZE(snd_cmipci_mixer_switches); idx++, sw++) {
2567                 err = snd_ctl_add(cm->card, snd_ctl_new1(sw, cm));
2568                 if (err < 0)
2569                         return err;
2570         }
2571         if (! cm->can_multi_ch) {
2572                 err = snd_ctl_add(cm->card, snd_ctl_new1(&snd_cmipci_nomulti_switch, cm));
2573                 if (err < 0)
2574                         return err;
2575         }
2576         if (cm->device == PCI_DEVICE_ID_CMEDIA_CM8738 ||
2577             cm->device == PCI_DEVICE_ID_CMEDIA_CM8738B) {
2578                 sw = snd_cmipci_8738_mixer_switches;
2579                 for (idx = 0; idx < ARRAY_SIZE(snd_cmipci_8738_mixer_switches); idx++, sw++) {
2580                         err = snd_ctl_add(cm->card, snd_ctl_new1(sw, cm));
2581                         if (err < 0)
2582                                 return err;
2583                 }
2584                 if (cm->can_ac3_hw) {
2585                         if ((err = snd_ctl_add(card, kctl = snd_ctl_new1(&snd_cmipci_spdif_default, cm))) < 0)
2586                                 return err;
2587                         kctl->id.device = pcm_spdif_device;
2588                         if ((err = snd_ctl_add(card, kctl = snd_ctl_new1(&snd_cmipci_spdif_mask, cm))) < 0)
2589                                 return err;
2590                         kctl->id.device = pcm_spdif_device;
2591                         if ((err = snd_ctl_add(card, kctl = snd_ctl_new1(&snd_cmipci_spdif_stream, cm))) < 0)
2592                                 return err;
2593                         kctl->id.device = pcm_spdif_device;
2594                 }
2595                 if (cm->chip_version <= 37) {
2596                         sw = snd_cmipci_old_mixer_switches;
2597                         for (idx = 0; idx < ARRAY_SIZE(snd_cmipci_old_mixer_switches); idx++, sw++) {
2598                                 err = snd_ctl_add(cm->card, snd_ctl_new1(sw, cm));
2599                                 if (err < 0)
2600                                         return err;
2601                         }
2602                 }
2603         }
2604         if (cm->chip_version >= 39) {
2605                 sw = snd_cmipci_extra_mixer_switches;
2606                 for (idx = 0; idx < ARRAY_SIZE(snd_cmipci_extra_mixer_switches); idx++, sw++) {
2607                         err = snd_ctl_add(cm->card, snd_ctl_new1(sw, cm));
2608                         if (err < 0)
2609                                 return err;
2610                 }
2611         }
2612
2613         /* card switches */
2614         sw = snd_cmipci_control_switches;
2615         for (idx = 0; idx < ARRAY_SIZE(snd_cmipci_control_switches); idx++, sw++) {
2616                 err = snd_ctl_add(cm->card, snd_ctl_new1(sw, cm));
2617                 if (err < 0)
2618                         return err;
2619         }
2620
2621         for (idx = 0; idx < CM_SAVED_MIXERS; idx++) {
2622                 struct snd_ctl_elem_id id;
2623                 struct snd_kcontrol *ctl;
2624                 memset(&id, 0, sizeof(id));
2625                 id.iface = SNDRV_CTL_ELEM_IFACE_MIXER;
2626                 strcpy(id.name, cm_saved_mixer[idx].name);
2627                 if ((ctl = snd_ctl_find_id(cm->card, &id)) != NULL)
2628                         cm->mixer_res_ctl[idx] = ctl;
2629         }
2630
2631         return 0;
2632 }
2633
2634
2635 /*
2636  * proc interface
2637  */
2638
2639 #ifdef CONFIG_PROC_FS
2640 static void snd_cmipci_proc_read(struct snd_info_entry *entry,
2641                                  struct snd_info_buffer *buffer)
2642 {
2643         struct cmipci *cm = entry->private_data;
2644         int i, v;
2645
2646         snd_iprintf(buffer, "%s\n", cm->card->longname);
2647         for (i = 0; i < 0x94; i++) {
2648                 if (i == 0x28)
2649                         i = 0x90;
2650                 v = inb(cm->iobase + i);
2651                 if (i % 4 == 0)
2652                         snd_iprintf(buffer, "\n%02x:", i);
2653                 snd_iprintf(buffer, " %02x", v);
2654         }
2655         snd_iprintf(buffer, "\n");
2656 }
2657
2658 static void __devinit snd_cmipci_proc_init(struct cmipci *cm)
2659 {
2660         struct snd_info_entry *entry;
2661
2662         if (! snd_card_proc_new(cm->card, "cmipci", &entry))
2663                 snd_info_set_text_ops(entry, cm, snd_cmipci_proc_read);
2664 }
2665 #else /* !CONFIG_PROC_FS */
2666 static inline void snd_cmipci_proc_init(struct cmipci *cm) {}
2667 #endif
2668
2669
2670 static struct pci_device_id snd_cmipci_ids[] = {
2671         {PCI_VENDOR_ID_CMEDIA, PCI_DEVICE_ID_CMEDIA_CM8338A, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
2672         {PCI_VENDOR_ID_CMEDIA, PCI_DEVICE_ID_CMEDIA_CM8338B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
2673         {PCI_VENDOR_ID_CMEDIA, PCI_DEVICE_ID_CMEDIA_CM8738, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
2674         {PCI_VENDOR_ID_CMEDIA, PCI_DEVICE_ID_CMEDIA_CM8738B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
2675         {PCI_VENDOR_ID_AL, PCI_DEVICE_ID_CMEDIA_CM8738, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
2676         {0,},
2677 };
2678
2679
2680 /*
2681  * check chip version and capabilities
2682  * driver name is modified according to the chip model
2683  */
2684 static void __devinit query_chip(struct cmipci *cm)
2685 {
2686         unsigned int detect;
2687
2688         /* check reg 0Ch, bit 24-31 */
2689         detect = snd_cmipci_read(cm, CM_REG_INT_HLDCLR) & CM_CHIP_MASK2;
2690         if (! detect) {
2691                 /* check reg 08h, bit 24-28 */
2692                 detect = snd_cmipci_read(cm, CM_REG_CHFORMAT) & CM_CHIP_MASK1;
2693                 switch (detect) {
2694                 case 0:
2695                         cm->chip_version = 33;
2696                         if (cm->do_soft_ac3)
2697                                 cm->can_ac3_sw = 1;
2698                         else
2699                                 cm->can_ac3_hw = 1;
2700                         break;
2701                 case CM_CHIP_037:
2702                         cm->chip_version = 37;
2703                         cm->can_ac3_hw = 1;
2704                         break;
2705                 default:
2706                         cm->chip_version = 39;
2707                         cm->can_ac3_hw = 1;
2708                         break;
2709                 }
2710                 cm->max_channels = 2;
2711         } else {
2712                 if (detect & CM_CHIP_039) {
2713                         cm->chip_version = 39;
2714                         if (detect & CM_CHIP_039_6CH) /* 4 or 6 channels */
2715                                 cm->max_channels = 6;
2716                         else
2717                                 cm->max_channels = 4;
2718                 } else if (detect & CM_CHIP_8768) {
2719                         cm->chip_version = 68;
2720                         cm->max_channels = 8;
2721                 } else {
2722                         cm->chip_version = 55;
2723                         cm->max_channels = 6;
2724                 }
2725                 cm->can_ac3_hw = 1;
2726                 cm->can_multi_ch = 1;
2727         }
2728 }
2729
2730 #ifdef SUPPORT_JOYSTICK
2731 static int __devinit snd_cmipci_create_gameport(struct cmipci *cm, int dev)
2732 {
2733         static int ports[] = { 0x201, 0x200, 0 }; /* FIXME: majority is 0x201? */
2734         struct gameport *gp;
2735         struct resource *r = NULL;
2736         int i, io_port = 0;
2737
2738         if (joystick_port[dev] == 0)
2739                 return -ENODEV;
2740
2741         if (joystick_port[dev] == 1) { /* auto-detect */
2742                 for (i = 0; ports[i]; i++) {
2743                         io_port = ports[i];
2744                         r = request_region(io_port, 1, "CMIPCI gameport");
2745                         if (r)
2746                                 break;
2747                 }
2748         } else {
2749                 io_port = joystick_port[dev];
2750                 r = request_region(io_port, 1, "CMIPCI gameport");
2751         }
2752
2753         if (!r) {
2754                 printk(KERN_WARNING "cmipci: cannot reserve joystick ports\n");
2755                 return -EBUSY;
2756         }
2757
2758         cm->gameport = gp = gameport_allocate_port();
2759         if (!gp) {
2760                 printk(KERN_ERR "cmipci: cannot allocate memory for gameport\n");
2761                 release_and_free_resource(r);
2762                 return -ENOMEM;
2763         }
2764         gameport_set_name(gp, "C-Media Gameport");
2765         gameport_set_phys(gp, "pci%s/gameport0", pci_name(cm->pci));
2766         gameport_set_dev_parent(gp, &cm->pci->dev);
2767         gp->io = io_port;
2768         gameport_set_port_data(gp, r);
2769
2770         snd_cmipci_set_bit(cm, CM_REG_FUNCTRL1, CM_JYSTK_EN);
2771
2772         gameport_register_port(cm->gameport);
2773
2774         return 0;
2775 }
2776
2777 static void snd_cmipci_free_gameport(struct cmipci *cm)
2778 {
2779         if (cm->gameport) {
2780                 struct resource *r = gameport_get_port_data(cm->gameport);
2781
2782                 gameport_unregister_port(cm->gameport);
2783                 cm->gameport = NULL;
2784
2785                 snd_cmipci_clear_bit(cm, CM_REG_FUNCTRL1, CM_JYSTK_EN);
2786                 release_and_free_resource(r);
2787         }
2788 }
2789 #else
2790 static inline int snd_cmipci_create_gameport(struct cmipci *cm, int dev) { return -ENOSYS; }
2791 static inline void snd_cmipci_free_gameport(struct cmipci *cm) { }
2792 #endif
2793
2794 static int snd_cmipci_free(struct cmipci *cm)
2795 {
2796         if (cm->irq >= 0) {
2797                 snd_cmipci_clear_bit(cm, CM_REG_MISC_CTRL, CM_FM_EN);
2798                 snd_cmipci_clear_bit(cm, CM_REG_LEGACY_CTRL, CM_ENSPDOUT);
2799                 snd_cmipci_write(cm, CM_REG_INT_HLDCLR, 0);  /* disable ints */
2800                 snd_cmipci_ch_reset(cm, CM_CH_PLAY);
2801                 snd_cmipci_ch_reset(cm, CM_CH_CAPT);
2802                 snd_cmipci_write(cm, CM_REG_FUNCTRL0, 0); /* disable channels */
2803                 snd_cmipci_write(cm, CM_REG_FUNCTRL1, 0);
2804
2805                 /* reset mixer */
2806                 snd_cmipci_mixer_write(cm, 0, 0);
2807
2808                 synchronize_irq(cm->irq);
2809
2810                 free_irq(cm->irq, cm);
2811         }
2812
2813         snd_cmipci_free_gameport(cm);
2814         pci_release_regions(cm->pci);
2815         pci_disable_device(cm->pci);
2816         kfree(cm);
2817         return 0;
2818 }
2819
2820 static int snd_cmipci_dev_free(struct snd_device *device)
2821 {
2822         struct cmipci *cm = device->device_data;
2823         return snd_cmipci_free(cm);
2824 }
2825
2826 static int __devinit snd_cmipci_create_fm(struct cmipci *cm, long fm_port)
2827 {
2828         long iosynth;
2829         unsigned int val;
2830         struct snd_opl3 *opl3;
2831         int err;
2832
2833         if (!fm_port)
2834                 goto disable_fm;
2835
2836         if (cm->chip_version >= 39) {
2837                 /* first try FM regs in PCI port range */
2838                 iosynth = cm->iobase + CM_REG_FM_PCI;
2839                 err = snd_opl3_create(cm->card, iosynth, iosynth + 2,
2840                                       OPL3_HW_OPL3, 1, &opl3);
2841         } else {
2842                 err = -EIO;
2843         }
2844         if (err < 0) {
2845                 /* then try legacy ports */
2846                 val = snd_cmipci_read(cm, CM_REG_LEGACY_CTRL) & ~CM_FMSEL_MASK;
2847                 iosynth = fm_port;
2848                 switch (iosynth) {
2849                 case 0x3E8: val |= CM_FMSEL_3E8; break;
2850                 case 0x3E0: val |= CM_FMSEL_3E0; break;
2851                 case 0x3C8: val |= CM_FMSEL_3C8; break;
2852                 case 0x388: val |= CM_FMSEL_388; break;
2853                 default:
2854                         goto disable_fm;
2855                 }
2856                 snd_cmipci_write(cm, CM_REG_LEGACY_CTRL, val);
2857                 /* enable FM */
2858                 snd_cmipci_set_bit(cm, CM_REG_MISC_CTRL, CM_FM_EN);
2859
2860                 if (snd_opl3_create(cm->card, iosynth, iosynth + 2,
2861                                     OPL3_HW_OPL3, 0, &opl3) < 0) {
2862                         printk(KERN_ERR "cmipci: no OPL device at %#lx, "
2863                                "skipping...\n", iosynth);
2864                         goto disable_fm;
2865                 }
2866         }
2867         if ((err = snd_opl3_hwdep_new(opl3, 0, 1, NULL)) < 0) {
2868                 printk(KERN_ERR "cmipci: cannot create OPL3 hwdep\n");
2869                 return err;
2870         }
2871         return 0;
2872
2873  disable_fm:
2874         snd_cmipci_clear_bit(cm, CM_REG_LEGACY_CTRL, CM_FMSEL_MASK);
2875         snd_cmipci_clear_bit(cm, CM_REG_MISC_CTRL, CM_FM_EN);
2876         return 0;
2877 }
2878
2879 static int __devinit snd_cmipci_create(struct snd_card *card, struct pci_dev *pci,
2880                                        int dev, struct cmipci **rcmipci)
2881 {
2882         struct cmipci *cm;
2883         int err;
2884         static struct snd_device_ops ops = {
2885                 .dev_free =     snd_cmipci_dev_free,
2886         };
2887         unsigned int val;
2888         long iomidi;
2889         int integrated_midi = 0;
2890         char modelstr[16];
2891         int pcm_index, pcm_spdif_index;
2892         static struct pci_device_id intel_82437vx[] = {
2893                 { PCI_DEVICE(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82437VX) },
2894                 { },
2895         };
2896
2897         *rcmipci = NULL;
2898
2899         if ((err = pci_enable_device(pci)) < 0)
2900                 return err;
2901
2902         cm = kzalloc(sizeof(*cm), GFP_KERNEL);
2903         if (cm == NULL) {
2904                 pci_disable_device(pci);
2905                 return -ENOMEM;
2906         }
2907
2908         spin_lock_init(&cm->reg_lock);
2909         mutex_init(&cm->open_mutex);
2910         cm->device = pci->device;
2911         cm->card = card;
2912         cm->pci = pci;
2913         cm->irq = -1;
2914         cm->channel[0].ch = 0;
2915         cm->channel[1].ch = 1;
2916         cm->channel[0].is_dac = cm->channel[1].is_dac = 1; /* dual DAC mode */
2917
2918         if ((err = pci_request_regions(pci, card->driver)) < 0) {
2919                 kfree(cm);
2920                 pci_disable_device(pci);
2921                 return err;
2922         }
2923         cm->iobase = pci_resource_start(pci, 0);
2924
2925         if (request_irq(pci->irq, snd_cmipci_interrupt,
2926                         IRQF_SHARED, card->driver, cm)) {
2927                 snd_printk(KERN_ERR "unable to grab IRQ %d\n", pci->irq);
2928                 snd_cmipci_free(cm);
2929                 return -EBUSY;
2930         }
2931         cm->irq = pci->irq;
2932
2933         pci_set_master(cm->pci);
2934
2935         /*
2936          * check chip version, max channels and capabilities
2937          */
2938
2939         cm->chip_version = 0;
2940         cm->max_channels = 2;
2941         cm->do_soft_ac3 = soft_ac3[dev];
2942
2943         if (pci->device != PCI_DEVICE_ID_CMEDIA_CM8338A &&
2944             pci->device != PCI_DEVICE_ID_CMEDIA_CM8338B)
2945                 query_chip(cm);
2946         /* added -MCx suffix for chip supporting multi-channels */
2947         if (cm->can_multi_ch)
2948                 sprintf(cm->card->driver + strlen(cm->card->driver),
2949                         "-MC%d", cm->max_channels);
2950         else if (cm->can_ac3_sw)
2951                 strcpy(cm->card->driver + strlen(cm->card->driver), "-SWIEC");
2952
2953         cm->dig_status = SNDRV_PCM_DEFAULT_CON_SPDIF;
2954         cm->dig_pcm_status = SNDRV_PCM_DEFAULT_CON_SPDIF;
2955
2956 #if CM_CH_PLAY == 1
2957         cm->ctrl = CM_CHADC0;   /* default FUNCNTRL0 */
2958 #else
2959         cm->ctrl = CM_CHADC1;   /* default FUNCNTRL0 */
2960 #endif
2961
2962         /* initialize codec registers */
2963         snd_cmipci_set_bit(cm, CM_REG_MISC_CTRL, CM_RESET);
2964         snd_cmipci_clear_bit(cm, CM_REG_MISC_CTRL, CM_RESET);
2965         snd_cmipci_write(cm, CM_REG_INT_HLDCLR, 0);     /* disable ints */
2966         snd_cmipci_ch_reset(cm, CM_CH_PLAY);
2967         snd_cmipci_ch_reset(cm, CM_CH_CAPT);
2968         snd_cmipci_write(cm, CM_REG_FUNCTRL0, 0);       /* disable channels */
2969         snd_cmipci_write(cm, CM_REG_FUNCTRL1, 0);
2970
2971         snd_cmipci_write(cm, CM_REG_CHFORMAT, 0);
2972         snd_cmipci_set_bit(cm, CM_REG_MISC_CTRL, CM_ENDBDAC|CM_N4SPK3D);
2973 #if CM_CH_PLAY == 1
2974         snd_cmipci_set_bit(cm, CM_REG_MISC_CTRL, CM_XCHGDAC);
2975 #else
2976         snd_cmipci_clear_bit(cm, CM_REG_MISC_CTRL, CM_XCHGDAC);
2977 #endif
2978         if (cm->chip_version) {
2979                 snd_cmipci_write_b(cm, CM_REG_EXT_MISC, 0x20); /* magic */
2980                 snd_cmipci_write_b(cm, CM_REG_EXT_MISC + 1, 0x09); /* more magic */
2981         }
2982         /* Set Bus Master Request */
2983         snd_cmipci_set_bit(cm, CM_REG_FUNCTRL1, CM_BREQ);
2984
2985         /* Assume TX and compatible chip set (Autodetection required for VX chip sets) */
2986         switch (pci->device) {
2987         case PCI_DEVICE_ID_CMEDIA_CM8738:
2988         case PCI_DEVICE_ID_CMEDIA_CM8738B:
2989                 if (!pci_dev_present(intel_82437vx))
2990                         snd_cmipci_set_bit(cm, CM_REG_MISC_CTRL, CM_TXVX);
2991                 break;
2992         default:
2993                 break;
2994         }
2995
2996         if (cm->chip_version < 68) {
2997                 val = pci->device < 0x110 ? 8338 : 8738;
2998         } else {
2999                 switch (snd_cmipci_read_b(cm, CM_REG_INT_HLDCLR + 3) & 0x03) {
3000                 case 0:
3001                         val = 8769;
3002                         break;
3003                 case 2:
3004                         val = 8762;
3005                         break;
3006                 default:
3007                         switch ((pci->subsystem_vendor << 16) |
3008                                 pci->subsystem_device) {
3009                         case 0x13f69761:
3010                         case 0x584d3741:
3011                         case 0x584d3751:
3012                         case 0x584d3761:
3013                         case 0x584d3771:
3014                         case 0x72848384:
3015                                 val = 8770;
3016                                 break;
3017                         default:
3018                                 val = 8768;
3019                                 break;
3020                         }
3021                 }
3022         }
3023         sprintf(card->shortname, "C-Media CMI%d", val);
3024         if (cm->chip_version < 68)
3025                 sprintf(modelstr, " (model %d)", cm->chip_version);
3026         else
3027                 modelstr[0] = '\0';
3028         sprintf(card->longname, "%s%s at %#lx, irq %i",
3029                 card->shortname, modelstr, cm->iobase, cm->irq);
3030
3031         if ((err = snd_device_new(card, SNDRV_DEV_LOWLEVEL, cm, &ops)) < 0) {
3032                 snd_cmipci_free(cm);
3033                 return err;
3034         }
3035
3036         if (cm->chip_version >= 39) {
3037                 val = snd_cmipci_read_b(cm, CM_REG_MPU_PCI + 1);
3038                 if (val != 0x00 && val != 0xff) {
3039                         iomidi = cm->iobase + CM_REG_MPU_PCI;
3040                         integrated_midi = 1;
3041                 }
3042         }
3043         if (!integrated_midi) {
3044                 val = 0;
3045                 iomidi = mpu_port[dev];
3046                 switch (iomidi) {
3047                 case 0x320: val = CM_VMPU_320; break;
3048                 case 0x310: val = CM_VMPU_310; break;
3049                 case 0x300: val = CM_VMPU_300; break;
3050                 case 0x330: val = CM_VMPU_330; break;
3051                 default:
3052                             iomidi = 0; break;
3053                 }
3054                 if (iomidi > 0) {
3055                         snd_cmipci_write(cm, CM_REG_LEGACY_CTRL, val);
3056                         /* enable UART */
3057                         snd_cmipci_set_bit(cm, CM_REG_FUNCTRL1, CM_UART_EN);
3058                         if (inb(iomidi + 1) == 0xff) {
3059                                 snd_printk(KERN_ERR "cannot enable MPU-401 port"
3060                                            " at %#lx\n", iomidi);
3061                                 snd_cmipci_clear_bit(cm, CM_REG_FUNCTRL1,
3062                                                      CM_UART_EN);
3063                                 iomidi = 0;
3064                         }
3065                 }
3066         }
3067
3068         if (cm->chip_version < 68) {
3069                 err = snd_cmipci_create_fm(cm, fm_port[dev]);
3070                 if (err < 0)
3071                         return err;
3072         }
3073
3074         /* reset mixer */
3075         snd_cmipci_mixer_write(cm, 0, 0);
3076
3077         snd_cmipci_proc_init(cm);
3078
3079         /* create pcm devices */
3080         pcm_index = pcm_spdif_index = 0;
3081         if ((err = snd_cmipci_pcm_new(cm, pcm_index)) < 0)
3082                 return err;
3083         pcm_index++;
3084         if ((err = snd_cmipci_pcm2_new(cm, pcm_index)) < 0)
3085                 return err;
3086         pcm_index++;
3087         if (cm->can_ac3_hw || cm->can_ac3_sw) {
3088                 pcm_spdif_index = pcm_index;
3089                 if ((err = snd_cmipci_pcm_spdif_new(cm, pcm_index)) < 0)
3090                         return err;
3091         }
3092
3093         /* create mixer interface & switches */
3094         if ((err = snd_cmipci_mixer_new(cm, pcm_spdif_index)) < 0)
3095                 return err;
3096
3097         if (iomidi > 0) {
3098                 if ((err = snd_mpu401_uart_new(card, 0, MPU401_HW_CMIPCI,
3099                                                iomidi,
3100                                                (integrated_midi ?
3101                                                 MPU401_INFO_INTEGRATED : 0),
3102                                                cm->irq, 0, &cm->rmidi)) < 0) {
3103                         printk(KERN_ERR "cmipci: no UART401 device at 0x%lx\n", iomidi);
3104                 }
3105         }
3106
3107 #ifdef USE_VAR48KRATE
3108         for (val = 0; val < ARRAY_SIZE(rates); val++)
3109                 snd_cmipci_set_pll(cm, rates[val], val);
3110
3111         /*
3112          * (Re-)Enable external switch spdo_48k
3113          */
3114         snd_cmipci_set_bit(cm, CM_REG_MISC_CTRL, CM_SPDIF48K|CM_SPDF_AC97);
3115 #endif /* USE_VAR48KRATE */
3116
3117         if (snd_cmipci_create_gameport(cm, dev) < 0)
3118                 snd_cmipci_clear_bit(cm, CM_REG_FUNCTRL1, CM_JYSTK_EN);
3119
3120         snd_card_set_dev(card, &pci->dev);
3121
3122         *rcmipci = cm;
3123         return 0;
3124 }
3125
3126 /*
3127  */
3128
3129 MODULE_DEVICE_TABLE(pci, snd_cmipci_ids);
3130
3131 static int __devinit snd_cmipci_probe(struct pci_dev *pci,
3132                                       const struct pci_device_id *pci_id)
3133 {
3134         static int dev;
3135         struct snd_card *card;
3136         struct cmipci *cm;
3137         int err;
3138
3139         if (dev >= SNDRV_CARDS)
3140                 return -ENODEV;
3141         if (! enable[dev]) {
3142                 dev++;
3143                 return -ENOENT;
3144         }
3145
3146         card = snd_card_new(index[dev], id[dev], THIS_MODULE, 0);
3147         if (card == NULL)
3148                 return -ENOMEM;
3149
3150         switch (pci->device) {
3151         case PCI_DEVICE_ID_CMEDIA_CM8738:
3152         case PCI_DEVICE_ID_CMEDIA_CM8738B:
3153                 strcpy(card->driver, "CMI8738");
3154                 break;
3155         case PCI_DEVICE_ID_CMEDIA_CM8338A:
3156         case PCI_DEVICE_ID_CMEDIA_CM8338B:
3157                 strcpy(card->driver, "CMI8338");
3158                 break;
3159         default:
3160                 strcpy(card->driver, "CMIPCI");
3161                 break;
3162         }
3163
3164         if ((err = snd_cmipci_create(card, pci, dev, &cm)) < 0) {
3165                 snd_card_free(card);
3166                 return err;
3167         }
3168         card->private_data = cm;
3169
3170         if ((err = snd_card_register(card)) < 0) {
3171                 snd_card_free(card);
3172                 return err;
3173         }
3174         pci_set_drvdata(pci, card);
3175         dev++;
3176         return 0;
3177
3178 }
3179
3180 static void __devexit snd_cmipci_remove(struct pci_dev *pci)
3181 {
3182         snd_card_free(pci_get_drvdata(pci));
3183         pci_set_drvdata(pci, NULL);
3184 }
3185
3186
3187 #ifdef CONFIG_PM
3188 /*
3189  * power management
3190  */
3191 static unsigned char saved_regs[] = {
3192         CM_REG_FUNCTRL1, CM_REG_CHFORMAT, CM_REG_LEGACY_CTRL, CM_REG_MISC_CTRL,
3193         CM_REG_MIXER0, CM_REG_MIXER1, CM_REG_MIXER2, CM_REG_MIXER3, CM_REG_PLL,
3194         CM_REG_CH0_FRAME1, CM_REG_CH0_FRAME2,
3195         CM_REG_CH1_FRAME1, CM_REG_CH1_FRAME2, CM_REG_EXT_MISC,
3196         CM_REG_INT_STATUS, CM_REG_INT_HLDCLR, CM_REG_FUNCTRL0,
3197 };
3198
3199 static unsigned char saved_mixers[] = {
3200         SB_DSP4_MASTER_DEV, SB_DSP4_MASTER_DEV + 1,
3201         SB_DSP4_PCM_DEV, SB_DSP4_PCM_DEV + 1,
3202         SB_DSP4_SYNTH_DEV, SB_DSP4_SYNTH_DEV + 1,
3203         SB_DSP4_CD_DEV, SB_DSP4_CD_DEV + 1,
3204         SB_DSP4_LINE_DEV, SB_DSP4_LINE_DEV + 1,
3205         SB_DSP4_MIC_DEV, SB_DSP4_SPEAKER_DEV,
3206         CM_REG_EXTENT_IND, SB_DSP4_OUTPUT_SW,
3207         SB_DSP4_INPUT_LEFT, SB_DSP4_INPUT_RIGHT,
3208 };
3209
3210 static int snd_cmipci_suspend(struct pci_dev *pci, pm_message_t state)
3211 {
3212         struct snd_card *card = pci_get_drvdata(pci);
3213         struct cmipci *cm = card->private_data;
3214         int i;
3215
3216         snd_power_change_state(card, SNDRV_CTL_POWER_D3hot);
3217
3218         snd_pcm_suspend_all(cm->pcm);
3219         snd_pcm_suspend_all(cm->pcm2);
3220         snd_pcm_suspend_all(cm->pcm_spdif);
3221
3222         /* save registers */
3223         for (i = 0; i < ARRAY_SIZE(saved_regs); i++)
3224                 cm->saved_regs[i] = snd_cmipci_read(cm, saved_regs[i]);
3225         for (i = 0; i < ARRAY_SIZE(saved_mixers); i++)
3226                 cm->saved_mixers[i] = snd_cmipci_mixer_read(cm, saved_mixers[i]);
3227
3228         /* disable ints */
3229         snd_cmipci_write(cm, CM_REG_INT_HLDCLR, 0);
3230
3231         pci_disable_device(pci);
3232         pci_save_state(pci);
3233         pci_set_power_state(pci, pci_choose_state(pci, state));
3234         return 0;
3235 }
3236
3237 static int snd_cmipci_resume(struct pci_dev *pci)
3238 {
3239         struct snd_card *card = pci_get_drvdata(pci);
3240         struct cmipci *cm = card->private_data;
3241         int i;
3242
3243         pci_set_power_state(pci, PCI_D0);
3244         pci_restore_state(pci);
3245         if (pci_enable_device(pci) < 0) {
3246                 printk(KERN_ERR "cmipci: pci_enable_device failed, "
3247                        "disabling device\n");
3248                 snd_card_disconnect(card);
3249                 return -EIO;
3250         }
3251         pci_set_master(pci);
3252
3253         /* reset / initialize to a sane state */
3254         snd_cmipci_write(cm, CM_REG_INT_HLDCLR, 0);
3255         snd_cmipci_ch_reset(cm, CM_CH_PLAY);
3256         snd_cmipci_ch_reset(cm, CM_CH_CAPT);
3257         snd_cmipci_mixer_write(cm, 0, 0);
3258
3259         /* restore registers */
3260         for (i = 0; i < ARRAY_SIZE(saved_regs); i++)
3261                 snd_cmipci_write(cm, saved_regs[i], cm->saved_regs[i]);
3262         for (i = 0; i < ARRAY_SIZE(saved_mixers); i++)
3263                 snd_cmipci_mixer_write(cm, saved_mixers[i], cm->saved_mixers[i]);
3264
3265         snd_power_change_state(card, SNDRV_CTL_POWER_D0);
3266         return 0;
3267 }
3268 #endif /* CONFIG_PM */
3269
3270 static struct pci_driver driver = {
3271         .name = "C-Media PCI",
3272         .id_table = snd_cmipci_ids,
3273         .probe = snd_cmipci_probe,
3274         .remove = __devexit_p(snd_cmipci_remove),
3275 #ifdef CONFIG_PM
3276         .suspend = snd_cmipci_suspend,
3277         .resume = snd_cmipci_resume,
3278 #endif
3279 };
3280
3281 static int __init alsa_card_cmipci_init(void)
3282 {
3283         return pci_register_driver(&driver);
3284 }
3285
3286 static void __exit alsa_card_cmipci_exit(void)
3287 {
3288         pci_unregister_driver(&driver);
3289 }
3290
3291 module_init(alsa_card_cmipci_init)
3292 module_exit(alsa_card_cmipci_exit)