Merge git://git.kernel.org/pub/scm/linux/kernel/git/herbert/crypto-2.6
[linux-2.6] / arch / arm / plat-s3c24xx / cpu.c
1 /* linux/arch/arm/plat-s3c24xx/cpu.c
2  *
3  * Copyright (c) 2004-2005 Simtec Electronics
4  *      http://www.simtec.co.uk/products/SWLINUX/
5  *      Ben Dooks <ben@simtec.co.uk>
6  *
7  * S3C24XX CPU Support
8  *
9  * This program is free software; you can redistribute it and/or modify
10  * it under the terms of the GNU General Public License as published by
11  * the Free Software Foundation; either version 2 of the License, or
12  * (at your option) any later version.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  * You should have received a copy of the GNU General Public License
20  * along with this program; if not, write to the Free Software
21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
22 */
23
24
25 #include <linux/init.h>
26 #include <linux/module.h>
27 #include <linux/interrupt.h>
28 #include <linux/ioport.h>
29 #include <linux/serial_core.h>
30 #include <linux/platform_device.h>
31 #include <linux/delay.h>
32
33 #include <asm/hardware.h>
34 #include <asm/irq.h>
35 #include <asm/io.h>
36 #include <asm/delay.h>
37 #include <asm/cacheflush.h>
38
39 #include <asm/mach/arch.h>
40 #include <asm/mach/map.h>
41
42 #include <asm/arch/system-reset.h>
43
44 #include <asm/arch/regs-gpio.h>
45 #include <asm/plat-s3c/regs-serial.h>
46
47 #include <asm/plat-s3c24xx/cpu.h>
48 #include <asm/plat-s3c24xx/devs.h>
49 #include <asm/plat-s3c24xx/clock.h>
50 #include <asm/plat-s3c24xx/s3c2400.h>
51 #include <asm/plat-s3c24xx/s3c2410.h>
52 #include <asm/plat-s3c24xx/s3c2412.h>
53 #include "s3c244x.h"
54 #include <asm/plat-s3c24xx/s3c2440.h>
55 #include <asm/plat-s3c24xx/s3c2442.h>
56 #include <asm/plat-s3c24xx/s3c2443.h>
57
58 struct cpu_table {
59         unsigned long   idcode;
60         unsigned long   idmask;
61         void            (*map_io)(struct map_desc *mach_desc, int size);
62         void            (*init_uarts)(struct s3c2410_uartcfg *cfg, int no);
63         void            (*init_clocks)(int xtal);
64         int             (*init)(void);
65         const char      *name;
66 };
67
68 /* table of supported CPUs */
69
70 static const char name_s3c2400[]  = "S3C2400";
71 static const char name_s3c2410[]  = "S3C2410";
72 static const char name_s3c2412[]  = "S3C2412";
73 static const char name_s3c2440[]  = "S3C2440";
74 static const char name_s3c2442[]  = "S3C2442";
75 static const char name_s3c2443[]  = "S3C2443";
76 static const char name_s3c2410a[] = "S3C2410A";
77 static const char name_s3c2440a[] = "S3C2440A";
78
79 static struct cpu_table cpu_ids[] __initdata = {
80         {
81                 .idcode         = 0x32410000,
82                 .idmask         = 0xffffffff,
83                 .map_io         = s3c2410_map_io,
84                 .init_clocks    = s3c2410_init_clocks,
85                 .init_uarts     = s3c2410_init_uarts,
86                 .init           = s3c2410_init,
87                 .name           = name_s3c2410
88         },
89         {
90                 .idcode         = 0x32410002,
91                 .idmask         = 0xffffffff,
92                 .map_io         = s3c2410_map_io,
93                 .init_clocks    = s3c2410_init_clocks,
94                 .init_uarts     = s3c2410_init_uarts,
95                 .init           = s3c2410_init,
96                 .name           = name_s3c2410a
97         },
98         {
99                 .idcode         = 0x32440000,
100                 .idmask         = 0xffffffff,
101                 .map_io         = s3c244x_map_io,
102                 .init_clocks    = s3c244x_init_clocks,
103                 .init_uarts     = s3c244x_init_uarts,
104                 .init           = s3c2440_init,
105                 .name           = name_s3c2440
106         },
107         {
108                 .idcode         = 0x32440001,
109                 .idmask         = 0xffffffff,
110                 .map_io         = s3c244x_map_io,
111                 .init_clocks    = s3c244x_init_clocks,
112                 .init_uarts     = s3c244x_init_uarts,
113                 .init           = s3c2440_init,
114                 .name           = name_s3c2440a
115         },
116         {
117                 .idcode         = 0x32440aaa,
118                 .idmask         = 0xffffffff,
119                 .map_io         = s3c244x_map_io,
120                 .init_clocks    = s3c244x_init_clocks,
121                 .init_uarts     = s3c244x_init_uarts,
122                 .init           = s3c2442_init,
123                 .name           = name_s3c2442
124         },
125         {
126                 .idcode         = 0x32412001,
127                 .idmask         = 0xffffffff,
128                 .map_io         = s3c2412_map_io,
129                 .init_clocks    = s3c2412_init_clocks,
130                 .init_uarts     = s3c2412_init_uarts,
131                 .init           = s3c2412_init,
132                 .name           = name_s3c2412,
133         },
134         {                       /* a newer version of the s3c2412 */
135                 .idcode         = 0x32412003,
136                 .idmask         = 0xffffffff,
137                 .map_io         = s3c2412_map_io,
138                 .init_clocks    = s3c2412_init_clocks,
139                 .init_uarts     = s3c2412_init_uarts,
140                 .init           = s3c2412_init,
141                 .name           = name_s3c2412,
142         },
143         {
144                 .idcode         = 0x32443001,
145                 .idmask         = 0xffffffff,
146                 .map_io         = s3c2443_map_io,
147                 .init_clocks    = s3c2443_init_clocks,
148                 .init_uarts     = s3c2443_init_uarts,
149                 .init           = s3c2443_init,
150                 .name           = name_s3c2443,
151         },
152         {
153                 .idcode         = 0x0,   /* S3C2400 doesn't have an idcode */
154                 .idmask         = 0xffffffff,
155                 .map_io         = s3c2400_map_io,
156                 .init_clocks    = s3c2400_init_clocks,
157                 .init_uarts     = s3c2400_init_uarts,
158                 .init           = s3c2400_init,
159                 .name           = name_s3c2400
160         },
161 };
162
163 /* minimal IO mapping */
164
165 static struct map_desc s3c_iodesc[] __initdata = {
166         IODESC_ENT(GPIO),
167         IODESC_ENT(IRQ),
168         IODESC_ENT(MEMCTRL),
169         IODESC_ENT(UART)
170 };
171
172
173 static struct cpu_table *
174 s3c_lookup_cpu(unsigned long idcode)
175 {
176         struct cpu_table *tab;
177         int count;
178
179         tab = cpu_ids;
180         for (count = 0; count < ARRAY_SIZE(cpu_ids); count++, tab++) {
181                 if ((idcode & tab->idmask) == tab->idcode)
182                         return tab;
183         }
184
185         return NULL;
186 }
187
188 /* cpu information */
189
190 static struct cpu_table *cpu;
191
192 static unsigned long s3c24xx_read_idcode_v5(void)
193 {
194 #if defined(CONFIG_CPU_S3C2412) || defined(CONFIG_CPU_S3C2413)
195         return __raw_readl(S3C2412_GSTATUS1);
196 #else
197         return 1UL;     /* don't look like an 2400 */
198 #endif
199 }
200
201 static unsigned long s3c24xx_read_idcode_v4(void)
202 {
203 #ifndef CONFIG_CPU_S3C2400
204         return __raw_readl(S3C2410_GSTATUS1);
205 #else
206         return 0UL;
207 #endif
208 }
209
210 /* Hook for arm_pm_restart to ensure we execute the reset code
211  * with the caches enabled. It seems at least the S3C2440 has a problem
212  * resetting if there is bus activity interrupted by the reset.
213  */
214 static void s3c24xx_pm_restart(char mode)
215 {
216         if (mode != 's') {
217                 unsigned long flags;
218
219                 local_irq_save(flags);
220                 __cpuc_flush_kern_all();
221                 __cpuc_flush_user_all();
222
223                 arch_reset(mode);
224                 local_irq_restore(flags);
225         }
226
227         /* fallback, or unhandled */
228         arm_machine_restart(mode);
229 }
230
231 void __init s3c24xx_init_io(struct map_desc *mach_desc, int size)
232 {
233         unsigned long idcode = 0x0;
234
235         /* initialise the io descriptors we need for initialisation */
236         iotable_init(s3c_iodesc, ARRAY_SIZE(s3c_iodesc));
237
238         if (cpu_architecture() >= CPU_ARCH_ARMv5) {
239                 idcode = s3c24xx_read_idcode_v5();
240         } else {
241                 idcode = s3c24xx_read_idcode_v4();
242         }
243
244         cpu = s3c_lookup_cpu(idcode);
245
246         if (cpu == NULL) {
247                 printk(KERN_ERR "Unknown CPU type 0x%08lx\n", idcode);
248                 panic("Unknown S3C24XX CPU");
249         }
250
251         printk("CPU %s (id 0x%08lx)\n", cpu->name, idcode);
252
253         if (cpu->map_io == NULL || cpu->init == NULL) {
254                 printk(KERN_ERR "CPU %s support not enabled\n", cpu->name);
255                 panic("Unsupported S3C24XX CPU");
256         }
257
258         arm_pm_restart = s3c24xx_pm_restart;
259
260         (cpu->map_io)(mach_desc, size);
261 }
262
263 /* s3c24xx_init_clocks
264  *
265  * Initialise the clock subsystem and associated information from the
266  * given master crystal value.
267  *
268  * xtal  = 0 -> use default PLL crystal value (normally 12MHz)
269  *      != 0 -> PLL crystal value in Hz
270 */
271
272 void __init s3c24xx_init_clocks(int xtal)
273 {
274         if (xtal == 0)
275                 xtal = 12*1000*1000;
276
277         if (cpu == NULL)
278                 panic("s3c24xx_init_clocks: no cpu setup?\n");
279
280         if (cpu->init_clocks == NULL)
281                 panic("s3c24xx_init_clocks: cpu has no clock init\n");
282         else
283                 (cpu->init_clocks)(xtal);
284 }
285
286 /* uart management */
287
288 static int nr_uarts __initdata = 0;
289
290 static struct s3c2410_uartcfg uart_cfgs[3];
291
292 /* s3c24xx_init_uartdevs
293  *
294  * copy the specified platform data and configuration into our central
295  * set of devices, before the data is thrown away after the init process.
296  *
297  * This also fills in the array passed to the serial driver for the
298  * early initialisation of the console.
299 */
300
301 void __init s3c24xx_init_uartdevs(char *name,
302                                   struct s3c24xx_uart_resources *res,
303                                   struct s3c2410_uartcfg *cfg, int no)
304 {
305         struct platform_device *platdev;
306         struct s3c2410_uartcfg *cfgptr = uart_cfgs;
307         struct s3c24xx_uart_resources *resp;
308         int uart;
309
310         memcpy(cfgptr, cfg, sizeof(struct s3c2410_uartcfg) * no);
311
312         for (uart = 0; uart < no; uart++, cfg++, cfgptr++) {
313                 platdev = s3c24xx_uart_src[cfgptr->hwport];
314
315                 resp = res + cfgptr->hwport;
316
317                 s3c24xx_uart_devs[uart] = platdev;
318
319                 platdev->name = name;
320                 platdev->resource = resp->resources;
321                 platdev->num_resources = resp->nr_resources;
322
323                 platdev->dev.platform_data = cfgptr;
324         }
325
326         nr_uarts = no;
327 }
328
329 void __init s3c24xx_init_uarts(struct s3c2410_uartcfg *cfg, int no)
330 {
331         if (cpu == NULL)
332                 return;
333
334         if (cpu->init_uarts == NULL) {
335                 printk(KERN_ERR "s3c24xx_init_uarts: cpu has no uart init\n");
336         } else
337                 (cpu->init_uarts)(cfg, no);
338 }
339
340 static int __init s3c_arch_init(void)
341 {
342         int ret;
343
344         // do the correct init for cpu
345
346         if (cpu == NULL)
347                 panic("s3c_arch_init: NULL cpu\n");
348
349         ret = (cpu->init)();
350         if (ret != 0)
351                 return ret;
352
353         ret = platform_add_devices(s3c24xx_uart_devs, nr_uarts);
354         return ret;
355 }
356
357 arch_initcall(s3c_arch_init);