Pull utrace into release branch
[linux-2.6] / arch / sparc64 / kernel / traps.c
1 /* arch/sparc64/kernel/traps.c
2  *
3  * Copyright (C) 1995,1997,2008 David S. Miller (davem@davemloft.net)
4  * Copyright (C) 1997,1999,2000 Jakub Jelinek (jakub@redhat.com)
5  */
6
7 /*
8  * I like traps on v9, :))))
9  */
10
11 #include <linux/module.h>
12 #include <linux/sched.h>
13 #include <linux/linkage.h>
14 #include <linux/kernel.h>
15 #include <linux/signal.h>
16 #include <linux/smp.h>
17 #include <linux/mm.h>
18 #include <linux/init.h>
19 #include <linux/kdebug.h>
20
21 #include <asm/smp.h>
22 #include <asm/delay.h>
23 #include <asm/system.h>
24 #include <asm/ptrace.h>
25 #include <asm/oplib.h>
26 #include <asm/page.h>
27 #include <asm/pgtable.h>
28 #include <asm/unistd.h>
29 #include <asm/uaccess.h>
30 #include <asm/fpumacro.h>
31 #include <asm/lsu.h>
32 #include <asm/dcu.h>
33 #include <asm/estate.h>
34 #include <asm/chafsr.h>
35 #include <asm/sfafsr.h>
36 #include <asm/psrcompat.h>
37 #include <asm/processor.h>
38 #include <asm/timer.h>
39 #include <asm/head.h>
40 #include <asm/prom.h>
41 #include <asm/memctrl.h>
42
43 #include "entry.h"
44 #include "kstack.h"
45
46 /* When an irrecoverable trap occurs at tl > 0, the trap entry
47  * code logs the trap state registers at every level in the trap
48  * stack.  It is found at (pt_regs + sizeof(pt_regs)) and the layout
49  * is as follows:
50  */
51 struct tl1_traplog {
52         struct {
53                 unsigned long tstate;
54                 unsigned long tpc;
55                 unsigned long tnpc;
56                 unsigned long tt;
57         } trapstack[4];
58         unsigned long tl;
59 };
60
61 static void dump_tl1_traplog(struct tl1_traplog *p)
62 {
63         int i, limit;
64
65         printk(KERN_EMERG "TRAPLOG: Error at trap level 0x%lx, "
66                "dumping track stack.\n", p->tl);
67
68         limit = (tlb_type == hypervisor) ? 2 : 4;
69         for (i = 0; i < limit; i++) {
70                 printk(KERN_EMERG
71                        "TRAPLOG: Trap level %d TSTATE[%016lx] TPC[%016lx] "
72                        "TNPC[%016lx] TT[%lx]\n",
73                        i + 1,
74                        p->trapstack[i].tstate, p->trapstack[i].tpc,
75                        p->trapstack[i].tnpc, p->trapstack[i].tt);
76                 printk("TRAPLOG: TPC<%pS>\n", (void *) p->trapstack[i].tpc);
77         }
78 }
79
80 void bad_trap(struct pt_regs *regs, long lvl)
81 {
82         char buffer[32];
83         siginfo_t info;
84
85         if (notify_die(DIE_TRAP, "bad trap", regs,
86                        0, lvl, SIGTRAP) == NOTIFY_STOP)
87                 return;
88
89         if (lvl < 0x100) {
90                 sprintf(buffer, "Bad hw trap %lx at tl0\n", lvl);
91                 die_if_kernel(buffer, regs);
92         }
93
94         lvl -= 0x100;
95         if (regs->tstate & TSTATE_PRIV) {
96                 sprintf(buffer, "Kernel bad sw trap %lx", lvl);
97                 die_if_kernel(buffer, regs);
98         }
99         if (test_thread_flag(TIF_32BIT)) {
100                 regs->tpc &= 0xffffffff;
101                 regs->tnpc &= 0xffffffff;
102         }
103         info.si_signo = SIGILL;
104         info.si_errno = 0;
105         info.si_code = ILL_ILLTRP;
106         info.si_addr = (void __user *)regs->tpc;
107         info.si_trapno = lvl;
108         force_sig_info(SIGILL, &info, current);
109 }
110
111 void bad_trap_tl1(struct pt_regs *regs, long lvl)
112 {
113         char buffer[32];
114         
115         if (notify_die(DIE_TRAP_TL1, "bad trap tl1", regs,
116                        0, lvl, SIGTRAP) == NOTIFY_STOP)
117                 return;
118
119         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
120
121         sprintf (buffer, "Bad trap %lx at tl>0", lvl);
122         die_if_kernel (buffer, regs);
123 }
124
125 #ifdef CONFIG_DEBUG_BUGVERBOSE
126 void do_BUG(const char *file, int line)
127 {
128         bust_spinlocks(1);
129         printk("kernel BUG at %s:%d!\n", file, line);
130 }
131 #endif
132
133 static DEFINE_SPINLOCK(dimm_handler_lock);
134 static dimm_printer_t dimm_handler;
135
136 static int sprintf_dimm(int synd_code, unsigned long paddr, char *buf, int buflen)
137 {
138         unsigned long flags;
139         int ret = -ENODEV;
140
141         spin_lock_irqsave(&dimm_handler_lock, flags);
142         if (dimm_handler) {
143                 ret = dimm_handler(synd_code, paddr, buf, buflen);
144         } else if (tlb_type == spitfire) {
145                 if (prom_getunumber(synd_code, paddr, buf, buflen) == -1)
146                         ret = -EINVAL;
147                 else
148                         ret = 0;
149         } else
150                 ret = -ENODEV;
151         spin_unlock_irqrestore(&dimm_handler_lock, flags);
152
153         return ret;
154 }
155
156 int register_dimm_printer(dimm_printer_t func)
157 {
158         unsigned long flags;
159         int ret = 0;
160
161         spin_lock_irqsave(&dimm_handler_lock, flags);
162         if (!dimm_handler)
163                 dimm_handler = func;
164         else
165                 ret = -EEXIST;
166         spin_unlock_irqrestore(&dimm_handler_lock, flags);
167
168         return ret;
169 }
170 EXPORT_SYMBOL_GPL(register_dimm_printer);
171
172 void unregister_dimm_printer(dimm_printer_t func)
173 {
174         unsigned long flags;
175
176         spin_lock_irqsave(&dimm_handler_lock, flags);
177         if (dimm_handler == func)
178                 dimm_handler = NULL;
179         spin_unlock_irqrestore(&dimm_handler_lock, flags);
180 }
181 EXPORT_SYMBOL_GPL(unregister_dimm_printer);
182
183 void spitfire_insn_access_exception(struct pt_regs *regs, unsigned long sfsr, unsigned long sfar)
184 {
185         siginfo_t info;
186
187         if (notify_die(DIE_TRAP, "instruction access exception", regs,
188                        0, 0x8, SIGTRAP) == NOTIFY_STOP)
189                 return;
190
191         if (regs->tstate & TSTATE_PRIV) {
192                 printk("spitfire_insn_access_exception: SFSR[%016lx] "
193                        "SFAR[%016lx], going.\n", sfsr, sfar);
194                 die_if_kernel("Iax", regs);
195         }
196         if (test_thread_flag(TIF_32BIT)) {
197                 regs->tpc &= 0xffffffff;
198                 regs->tnpc &= 0xffffffff;
199         }
200         info.si_signo = SIGSEGV;
201         info.si_errno = 0;
202         info.si_code = SEGV_MAPERR;
203         info.si_addr = (void __user *)regs->tpc;
204         info.si_trapno = 0;
205         force_sig_info(SIGSEGV, &info, current);
206 }
207
208 void spitfire_insn_access_exception_tl1(struct pt_regs *regs, unsigned long sfsr, unsigned long sfar)
209 {
210         if (notify_die(DIE_TRAP_TL1, "instruction access exception tl1", regs,
211                        0, 0x8, SIGTRAP) == NOTIFY_STOP)
212                 return;
213
214         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
215         spitfire_insn_access_exception(regs, sfsr, sfar);
216 }
217
218 void sun4v_insn_access_exception(struct pt_regs *regs, unsigned long addr, unsigned long type_ctx)
219 {
220         unsigned short type = (type_ctx >> 16);
221         unsigned short ctx  = (type_ctx & 0xffff);
222         siginfo_t info;
223
224         if (notify_die(DIE_TRAP, "instruction access exception", regs,
225                        0, 0x8, SIGTRAP) == NOTIFY_STOP)
226                 return;
227
228         if (regs->tstate & TSTATE_PRIV) {
229                 printk("sun4v_insn_access_exception: ADDR[%016lx] "
230                        "CTX[%04x] TYPE[%04x], going.\n",
231                        addr, ctx, type);
232                 die_if_kernel("Iax", regs);
233         }
234
235         if (test_thread_flag(TIF_32BIT)) {
236                 regs->tpc &= 0xffffffff;
237                 regs->tnpc &= 0xffffffff;
238         }
239         info.si_signo = SIGSEGV;
240         info.si_errno = 0;
241         info.si_code = SEGV_MAPERR;
242         info.si_addr = (void __user *) addr;
243         info.si_trapno = 0;
244         force_sig_info(SIGSEGV, &info, current);
245 }
246
247 void sun4v_insn_access_exception_tl1(struct pt_regs *regs, unsigned long addr, unsigned long type_ctx)
248 {
249         if (notify_die(DIE_TRAP_TL1, "instruction access exception tl1", regs,
250                        0, 0x8, SIGTRAP) == NOTIFY_STOP)
251                 return;
252
253         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
254         sun4v_insn_access_exception(regs, addr, type_ctx);
255 }
256
257 void spitfire_data_access_exception(struct pt_regs *regs, unsigned long sfsr, unsigned long sfar)
258 {
259         siginfo_t info;
260
261         if (notify_die(DIE_TRAP, "data access exception", regs,
262                        0, 0x30, SIGTRAP) == NOTIFY_STOP)
263                 return;
264
265         if (regs->tstate & TSTATE_PRIV) {
266                 /* Test if this comes from uaccess places. */
267                 const struct exception_table_entry *entry;
268
269                 entry = search_exception_tables(regs->tpc);
270                 if (entry) {
271                         /* Ouch, somebody is trying VM hole tricks on us... */
272 #ifdef DEBUG_EXCEPTIONS
273                         printk("Exception: PC<%016lx> faddr<UNKNOWN>\n", regs->tpc);
274                         printk("EX_TABLE: insn<%016lx> fixup<%016lx>\n",
275                                regs->tpc, entry->fixup);
276 #endif
277                         regs->tpc = entry->fixup;
278                         regs->tnpc = regs->tpc + 4;
279                         return;
280                 }
281                 /* Shit... */
282                 printk("spitfire_data_access_exception: SFSR[%016lx] "
283                        "SFAR[%016lx], going.\n", sfsr, sfar);
284                 die_if_kernel("Dax", regs);
285         }
286
287         info.si_signo = SIGSEGV;
288         info.si_errno = 0;
289         info.si_code = SEGV_MAPERR;
290         info.si_addr = (void __user *)sfar;
291         info.si_trapno = 0;
292         force_sig_info(SIGSEGV, &info, current);
293 }
294
295 void spitfire_data_access_exception_tl1(struct pt_regs *regs, unsigned long sfsr, unsigned long sfar)
296 {
297         if (notify_die(DIE_TRAP_TL1, "data access exception tl1", regs,
298                        0, 0x30, SIGTRAP) == NOTIFY_STOP)
299                 return;
300
301         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
302         spitfire_data_access_exception(regs, sfsr, sfar);
303 }
304
305 void sun4v_data_access_exception(struct pt_regs *regs, unsigned long addr, unsigned long type_ctx)
306 {
307         unsigned short type = (type_ctx >> 16);
308         unsigned short ctx  = (type_ctx & 0xffff);
309         siginfo_t info;
310
311         if (notify_die(DIE_TRAP, "data access exception", regs,
312                        0, 0x8, SIGTRAP) == NOTIFY_STOP)
313                 return;
314
315         if (regs->tstate & TSTATE_PRIV) {
316                 printk("sun4v_data_access_exception: ADDR[%016lx] "
317                        "CTX[%04x] TYPE[%04x], going.\n",
318                        addr, ctx, type);
319                 die_if_kernel("Dax", regs);
320         }
321
322         if (test_thread_flag(TIF_32BIT)) {
323                 regs->tpc &= 0xffffffff;
324                 regs->tnpc &= 0xffffffff;
325         }
326         info.si_signo = SIGSEGV;
327         info.si_errno = 0;
328         info.si_code = SEGV_MAPERR;
329         info.si_addr = (void __user *) addr;
330         info.si_trapno = 0;
331         force_sig_info(SIGSEGV, &info, current);
332 }
333
334 void sun4v_data_access_exception_tl1(struct pt_regs *regs, unsigned long addr, unsigned long type_ctx)
335 {
336         if (notify_die(DIE_TRAP_TL1, "data access exception tl1", regs,
337                        0, 0x8, SIGTRAP) == NOTIFY_STOP)
338                 return;
339
340         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
341         sun4v_data_access_exception(regs, addr, type_ctx);
342 }
343
344 #ifdef CONFIG_PCI
345 #include "pci_impl.h"
346 #endif
347
348 /* When access exceptions happen, we must do this. */
349 static void spitfire_clean_and_reenable_l1_caches(void)
350 {
351         unsigned long va;
352
353         if (tlb_type != spitfire)
354                 BUG();
355
356         /* Clean 'em. */
357         for (va =  0; va < (PAGE_SIZE << 1); va += 32) {
358                 spitfire_put_icache_tag(va, 0x0);
359                 spitfire_put_dcache_tag(va, 0x0);
360         }
361
362         /* Re-enable in LSU. */
363         __asm__ __volatile__("flush %%g6\n\t"
364                              "membar #Sync\n\t"
365                              "stxa %0, [%%g0] %1\n\t"
366                              "membar #Sync"
367                              : /* no outputs */
368                              : "r" (LSU_CONTROL_IC | LSU_CONTROL_DC |
369                                     LSU_CONTROL_IM | LSU_CONTROL_DM),
370                              "i" (ASI_LSU_CONTROL)
371                              : "memory");
372 }
373
374 static void spitfire_enable_estate_errors(void)
375 {
376         __asm__ __volatile__("stxa      %0, [%%g0] %1\n\t"
377                              "membar    #Sync"
378                              : /* no outputs */
379                              : "r" (ESTATE_ERR_ALL),
380                                "i" (ASI_ESTATE_ERROR_EN));
381 }
382
383 static char ecc_syndrome_table[] = {
384         0x4c, 0x40, 0x41, 0x48, 0x42, 0x48, 0x48, 0x49,
385         0x43, 0x48, 0x48, 0x49, 0x48, 0x49, 0x49, 0x4a,
386         0x44, 0x48, 0x48, 0x20, 0x48, 0x39, 0x4b, 0x48,
387         0x48, 0x25, 0x31, 0x48, 0x28, 0x48, 0x48, 0x2c,
388         0x45, 0x48, 0x48, 0x21, 0x48, 0x3d, 0x04, 0x48,
389         0x48, 0x4b, 0x35, 0x48, 0x2d, 0x48, 0x48, 0x29,
390         0x48, 0x00, 0x01, 0x48, 0x0a, 0x48, 0x48, 0x4b,
391         0x0f, 0x48, 0x48, 0x4b, 0x48, 0x49, 0x49, 0x48,
392         0x46, 0x48, 0x48, 0x2a, 0x48, 0x3b, 0x27, 0x48,
393         0x48, 0x4b, 0x33, 0x48, 0x22, 0x48, 0x48, 0x2e,
394         0x48, 0x19, 0x1d, 0x48, 0x1b, 0x4a, 0x48, 0x4b,
395         0x1f, 0x48, 0x4a, 0x4b, 0x48, 0x4b, 0x4b, 0x48,
396         0x48, 0x4b, 0x24, 0x48, 0x07, 0x48, 0x48, 0x36,
397         0x4b, 0x48, 0x48, 0x3e, 0x48, 0x30, 0x38, 0x48,
398         0x49, 0x48, 0x48, 0x4b, 0x48, 0x4b, 0x16, 0x48,
399         0x48, 0x12, 0x4b, 0x48, 0x49, 0x48, 0x48, 0x4b,
400         0x47, 0x48, 0x48, 0x2f, 0x48, 0x3f, 0x4b, 0x48,
401         0x48, 0x06, 0x37, 0x48, 0x23, 0x48, 0x48, 0x2b,
402         0x48, 0x05, 0x4b, 0x48, 0x4b, 0x48, 0x48, 0x32,
403         0x26, 0x48, 0x48, 0x3a, 0x48, 0x34, 0x3c, 0x48,
404         0x48, 0x11, 0x15, 0x48, 0x13, 0x4a, 0x48, 0x4b,
405         0x17, 0x48, 0x4a, 0x4b, 0x48, 0x4b, 0x4b, 0x48,
406         0x49, 0x48, 0x48, 0x4b, 0x48, 0x4b, 0x1e, 0x48,
407         0x48, 0x1a, 0x4b, 0x48, 0x49, 0x48, 0x48, 0x4b,
408         0x48, 0x08, 0x0d, 0x48, 0x02, 0x48, 0x48, 0x49,
409         0x03, 0x48, 0x48, 0x49, 0x48, 0x4b, 0x4b, 0x48,
410         0x49, 0x48, 0x48, 0x49, 0x48, 0x4b, 0x10, 0x48,
411         0x48, 0x14, 0x4b, 0x48, 0x4b, 0x48, 0x48, 0x4b,
412         0x49, 0x48, 0x48, 0x49, 0x48, 0x4b, 0x18, 0x48,
413         0x48, 0x1c, 0x4b, 0x48, 0x4b, 0x48, 0x48, 0x4b,
414         0x4a, 0x0c, 0x09, 0x48, 0x0e, 0x48, 0x48, 0x4b,
415         0x0b, 0x48, 0x48, 0x4b, 0x48, 0x4b, 0x4b, 0x4a
416 };
417
418 static char *syndrome_unknown = "<Unknown>";
419
420 static void spitfire_log_udb_syndrome(unsigned long afar, unsigned long udbh, unsigned long udbl, unsigned long bit)
421 {
422         unsigned short scode;
423         char memmod_str[64], *p;
424
425         if (udbl & bit) {
426                 scode = ecc_syndrome_table[udbl & 0xff];
427                 if (sprintf_dimm(scode, afar, memmod_str, sizeof(memmod_str)) < 0)
428                         p = syndrome_unknown;
429                 else
430                         p = memmod_str;
431                 printk(KERN_WARNING "CPU[%d]: UDBL Syndrome[%x] "
432                        "Memory Module \"%s\"\n",
433                        smp_processor_id(), scode, p);
434         }
435
436         if (udbh & bit) {
437                 scode = ecc_syndrome_table[udbh & 0xff];
438                 if (sprintf_dimm(scode, afar, memmod_str, sizeof(memmod_str)) < 0)
439                         p = syndrome_unknown;
440                 else
441                         p = memmod_str;
442                 printk(KERN_WARNING "CPU[%d]: UDBH Syndrome[%x] "
443                        "Memory Module \"%s\"\n",
444                        smp_processor_id(), scode, p);
445         }
446
447 }
448
449 static void spitfire_cee_log(unsigned long afsr, unsigned long afar, unsigned long udbh, unsigned long udbl, int tl1, struct pt_regs *regs)
450 {
451
452         printk(KERN_WARNING "CPU[%d]: Correctable ECC Error "
453                "AFSR[%lx] AFAR[%016lx] UDBL[%lx] UDBH[%lx] TL>1[%d]\n",
454                smp_processor_id(), afsr, afar, udbl, udbh, tl1);
455
456         spitfire_log_udb_syndrome(afar, udbh, udbl, UDBE_CE);
457
458         /* We always log it, even if someone is listening for this
459          * trap.
460          */
461         notify_die(DIE_TRAP, "Correctable ECC Error", regs,
462                    0, TRAP_TYPE_CEE, SIGTRAP);
463
464         /* The Correctable ECC Error trap does not disable I/D caches.  So
465          * we only have to restore the ESTATE Error Enable register.
466          */
467         spitfire_enable_estate_errors();
468 }
469
470 static void spitfire_ue_log(unsigned long afsr, unsigned long afar, unsigned long udbh, unsigned long udbl, unsigned long tt, int tl1, struct pt_regs *regs)
471 {
472         siginfo_t info;
473
474         printk(KERN_WARNING "CPU[%d]: Uncorrectable Error AFSR[%lx] "
475                "AFAR[%lx] UDBL[%lx] UDBH[%ld] TT[%lx] TL>1[%d]\n",
476                smp_processor_id(), afsr, afar, udbl, udbh, tt, tl1);
477
478         /* XXX add more human friendly logging of the error status
479          * XXX as is implemented for cheetah
480          */
481
482         spitfire_log_udb_syndrome(afar, udbh, udbl, UDBE_UE);
483
484         /* We always log it, even if someone is listening for this
485          * trap.
486          */
487         notify_die(DIE_TRAP, "Uncorrectable Error", regs,
488                    0, tt, SIGTRAP);
489
490         if (regs->tstate & TSTATE_PRIV) {
491                 if (tl1)
492                         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
493                 die_if_kernel("UE", regs);
494         }
495
496         /* XXX need more intelligent processing here, such as is implemented
497          * XXX for cheetah errors, in fact if the E-cache still holds the
498          * XXX line with bad parity this will loop
499          */
500
501         spitfire_clean_and_reenable_l1_caches();
502         spitfire_enable_estate_errors();
503
504         if (test_thread_flag(TIF_32BIT)) {
505                 regs->tpc &= 0xffffffff;
506                 regs->tnpc &= 0xffffffff;
507         }
508         info.si_signo = SIGBUS;
509         info.si_errno = 0;
510         info.si_code = BUS_OBJERR;
511         info.si_addr = (void *)0;
512         info.si_trapno = 0;
513         force_sig_info(SIGBUS, &info, current);
514 }
515
516 void spitfire_access_error(struct pt_regs *regs, unsigned long status_encoded, unsigned long afar)
517 {
518         unsigned long afsr, tt, udbh, udbl;
519         int tl1;
520
521         afsr = (status_encoded & SFSTAT_AFSR_MASK) >> SFSTAT_AFSR_SHIFT;
522         tt = (status_encoded & SFSTAT_TRAP_TYPE) >> SFSTAT_TRAP_TYPE_SHIFT;
523         tl1 = (status_encoded & SFSTAT_TL_GT_ONE) ? 1 : 0;
524         udbl = (status_encoded & SFSTAT_UDBL_MASK) >> SFSTAT_UDBL_SHIFT;
525         udbh = (status_encoded & SFSTAT_UDBH_MASK) >> SFSTAT_UDBH_SHIFT;
526
527 #ifdef CONFIG_PCI
528         if (tt == TRAP_TYPE_DAE &&
529             pci_poke_in_progress && pci_poke_cpu == smp_processor_id()) {
530                 spitfire_clean_and_reenable_l1_caches();
531                 spitfire_enable_estate_errors();
532
533                 pci_poke_faulted = 1;
534                 regs->tnpc = regs->tpc + 4;
535                 return;
536         }
537 #endif
538
539         if (afsr & SFAFSR_UE)
540                 spitfire_ue_log(afsr, afar, udbh, udbl, tt, tl1, regs);
541
542         if (tt == TRAP_TYPE_CEE) {
543                 /* Handle the case where we took a CEE trap, but ACK'd
544                  * only the UE state in the UDB error registers.
545                  */
546                 if (afsr & SFAFSR_UE) {
547                         if (udbh & UDBE_CE) {
548                                 __asm__ __volatile__(
549                                         "stxa   %0, [%1] %2\n\t"
550                                         "membar #Sync"
551                                         : /* no outputs */
552                                         : "r" (udbh & UDBE_CE),
553                                           "r" (0x0), "i" (ASI_UDB_ERROR_W));
554                         }
555                         if (udbl & UDBE_CE) {
556                                 __asm__ __volatile__(
557                                         "stxa   %0, [%1] %2\n\t"
558                                         "membar #Sync"
559                                         : /* no outputs */
560                                         : "r" (udbl & UDBE_CE),
561                                           "r" (0x18), "i" (ASI_UDB_ERROR_W));
562                         }
563                 }
564
565                 spitfire_cee_log(afsr, afar, udbh, udbl, tl1, regs);
566         }
567 }
568
569 int cheetah_pcache_forced_on;
570
571 void cheetah_enable_pcache(void)
572 {
573         unsigned long dcr;
574
575         printk("CHEETAH: Enabling P-Cache on cpu %d.\n",
576                smp_processor_id());
577
578         __asm__ __volatile__("ldxa [%%g0] %1, %0"
579                              : "=r" (dcr)
580                              : "i" (ASI_DCU_CONTROL_REG));
581         dcr |= (DCU_PE | DCU_HPE | DCU_SPE | DCU_SL);
582         __asm__ __volatile__("stxa %0, [%%g0] %1\n\t"
583                              "membar #Sync"
584                              : /* no outputs */
585                              : "r" (dcr), "i" (ASI_DCU_CONTROL_REG));
586 }
587
588 /* Cheetah error trap handling. */
589 static unsigned long ecache_flush_physbase;
590 static unsigned long ecache_flush_linesize;
591 static unsigned long ecache_flush_size;
592
593 /* This table is ordered in priority of errors and matches the
594  * AFAR overwrite policy as well.
595  */
596
597 struct afsr_error_table {
598         unsigned long mask;
599         const char *name;
600 };
601
602 static const char CHAFSR_PERR_msg[] =
603         "System interface protocol error";
604 static const char CHAFSR_IERR_msg[] =
605         "Internal processor error";
606 static const char CHAFSR_ISAP_msg[] =
607         "System request parity error on incoming addresss";
608 static const char CHAFSR_UCU_msg[] =
609         "Uncorrectable E-cache ECC error for ifetch/data";
610 static const char CHAFSR_UCC_msg[] =
611         "SW Correctable E-cache ECC error for ifetch/data";
612 static const char CHAFSR_UE_msg[] =
613         "Uncorrectable system bus data ECC error for read";
614 static const char CHAFSR_EDU_msg[] =
615         "Uncorrectable E-cache ECC error for stmerge/blkld";
616 static const char CHAFSR_EMU_msg[] =
617         "Uncorrectable system bus MTAG error";
618 static const char CHAFSR_WDU_msg[] =
619         "Uncorrectable E-cache ECC error for writeback";
620 static const char CHAFSR_CPU_msg[] =
621         "Uncorrectable ECC error for copyout";
622 static const char CHAFSR_CE_msg[] =
623         "HW corrected system bus data ECC error for read";
624 static const char CHAFSR_EDC_msg[] =
625         "HW corrected E-cache ECC error for stmerge/blkld";
626 static const char CHAFSR_EMC_msg[] =
627         "HW corrected system bus MTAG ECC error";
628 static const char CHAFSR_WDC_msg[] =
629         "HW corrected E-cache ECC error for writeback";
630 static const char CHAFSR_CPC_msg[] =
631         "HW corrected ECC error for copyout";
632 static const char CHAFSR_TO_msg[] =
633         "Unmapped error from system bus";
634 static const char CHAFSR_BERR_msg[] =
635         "Bus error response from system bus";
636 static const char CHAFSR_IVC_msg[] =
637         "HW corrected system bus data ECC error for ivec read";
638 static const char CHAFSR_IVU_msg[] =
639         "Uncorrectable system bus data ECC error for ivec read";
640 static struct afsr_error_table __cheetah_error_table[] = {
641         {       CHAFSR_PERR,    CHAFSR_PERR_msg         },
642         {       CHAFSR_IERR,    CHAFSR_IERR_msg         },
643         {       CHAFSR_ISAP,    CHAFSR_ISAP_msg         },
644         {       CHAFSR_UCU,     CHAFSR_UCU_msg          },
645         {       CHAFSR_UCC,     CHAFSR_UCC_msg          },
646         {       CHAFSR_UE,      CHAFSR_UE_msg           },
647         {       CHAFSR_EDU,     CHAFSR_EDU_msg          },
648         {       CHAFSR_EMU,     CHAFSR_EMU_msg          },
649         {       CHAFSR_WDU,     CHAFSR_WDU_msg          },
650         {       CHAFSR_CPU,     CHAFSR_CPU_msg          },
651         {       CHAFSR_CE,      CHAFSR_CE_msg           },
652         {       CHAFSR_EDC,     CHAFSR_EDC_msg          },
653         {       CHAFSR_EMC,     CHAFSR_EMC_msg          },
654         {       CHAFSR_WDC,     CHAFSR_WDC_msg          },
655         {       CHAFSR_CPC,     CHAFSR_CPC_msg          },
656         {       CHAFSR_TO,      CHAFSR_TO_msg           },
657         {       CHAFSR_BERR,    CHAFSR_BERR_msg         },
658         /* These two do not update the AFAR. */
659         {       CHAFSR_IVC,     CHAFSR_IVC_msg          },
660         {       CHAFSR_IVU,     CHAFSR_IVU_msg          },
661         {       0,              NULL                    },
662 };
663 static const char CHPAFSR_DTO_msg[] =
664         "System bus unmapped error for prefetch/storequeue-read";
665 static const char CHPAFSR_DBERR_msg[] =
666         "System bus error for prefetch/storequeue-read";
667 static const char CHPAFSR_THCE_msg[] =
668         "Hardware corrected E-cache Tag ECC error";
669 static const char CHPAFSR_TSCE_msg[] =
670         "SW handled correctable E-cache Tag ECC error";
671 static const char CHPAFSR_TUE_msg[] =
672         "Uncorrectable E-cache Tag ECC error";
673 static const char CHPAFSR_DUE_msg[] =
674         "System bus uncorrectable data ECC error due to prefetch/store-fill";
675 static struct afsr_error_table __cheetah_plus_error_table[] = {
676         {       CHAFSR_PERR,    CHAFSR_PERR_msg         },
677         {       CHAFSR_IERR,    CHAFSR_IERR_msg         },
678         {       CHAFSR_ISAP,    CHAFSR_ISAP_msg         },
679         {       CHAFSR_UCU,     CHAFSR_UCU_msg          },
680         {       CHAFSR_UCC,     CHAFSR_UCC_msg          },
681         {       CHAFSR_UE,      CHAFSR_UE_msg           },
682         {       CHAFSR_EDU,     CHAFSR_EDU_msg          },
683         {       CHAFSR_EMU,     CHAFSR_EMU_msg          },
684         {       CHAFSR_WDU,     CHAFSR_WDU_msg          },
685         {       CHAFSR_CPU,     CHAFSR_CPU_msg          },
686         {       CHAFSR_CE,      CHAFSR_CE_msg           },
687         {       CHAFSR_EDC,     CHAFSR_EDC_msg          },
688         {       CHAFSR_EMC,     CHAFSR_EMC_msg          },
689         {       CHAFSR_WDC,     CHAFSR_WDC_msg          },
690         {       CHAFSR_CPC,     CHAFSR_CPC_msg          },
691         {       CHAFSR_TO,      CHAFSR_TO_msg           },
692         {       CHAFSR_BERR,    CHAFSR_BERR_msg         },
693         {       CHPAFSR_DTO,    CHPAFSR_DTO_msg         },
694         {       CHPAFSR_DBERR,  CHPAFSR_DBERR_msg       },
695         {       CHPAFSR_THCE,   CHPAFSR_THCE_msg        },
696         {       CHPAFSR_TSCE,   CHPAFSR_TSCE_msg        },
697         {       CHPAFSR_TUE,    CHPAFSR_TUE_msg         },
698         {       CHPAFSR_DUE,    CHPAFSR_DUE_msg         },
699         /* These two do not update the AFAR. */
700         {       CHAFSR_IVC,     CHAFSR_IVC_msg          },
701         {       CHAFSR_IVU,     CHAFSR_IVU_msg          },
702         {       0,              NULL                    },
703 };
704 static const char JPAFSR_JETO_msg[] =
705         "System interface protocol error, hw timeout caused";
706 static const char JPAFSR_SCE_msg[] =
707         "Parity error on system snoop results";
708 static const char JPAFSR_JEIC_msg[] =
709         "System interface protocol error, illegal command detected";
710 static const char JPAFSR_JEIT_msg[] =
711         "System interface protocol error, illegal ADTYPE detected";
712 static const char JPAFSR_OM_msg[] =
713         "Out of range memory error has occurred";
714 static const char JPAFSR_ETP_msg[] =
715         "Parity error on L2 cache tag SRAM";
716 static const char JPAFSR_UMS_msg[] =
717         "Error due to unsupported store";
718 static const char JPAFSR_RUE_msg[] =
719         "Uncorrectable ECC error from remote cache/memory";
720 static const char JPAFSR_RCE_msg[] =
721         "Correctable ECC error from remote cache/memory";
722 static const char JPAFSR_BP_msg[] =
723         "JBUS parity error on returned read data";
724 static const char JPAFSR_WBP_msg[] =
725         "JBUS parity error on data for writeback or block store";
726 static const char JPAFSR_FRC_msg[] =
727         "Foreign read to DRAM incurring correctable ECC error";
728 static const char JPAFSR_FRU_msg[] =
729         "Foreign read to DRAM incurring uncorrectable ECC error";
730 static struct afsr_error_table __jalapeno_error_table[] = {
731         {       JPAFSR_JETO,    JPAFSR_JETO_msg         },
732         {       JPAFSR_SCE,     JPAFSR_SCE_msg          },
733         {       JPAFSR_JEIC,    JPAFSR_JEIC_msg         },
734         {       JPAFSR_JEIT,    JPAFSR_JEIT_msg         },
735         {       CHAFSR_PERR,    CHAFSR_PERR_msg         },
736         {       CHAFSR_IERR,    CHAFSR_IERR_msg         },
737         {       CHAFSR_ISAP,    CHAFSR_ISAP_msg         },
738         {       CHAFSR_UCU,     CHAFSR_UCU_msg          },
739         {       CHAFSR_UCC,     CHAFSR_UCC_msg          },
740         {       CHAFSR_UE,      CHAFSR_UE_msg           },
741         {       CHAFSR_EDU,     CHAFSR_EDU_msg          },
742         {       JPAFSR_OM,      JPAFSR_OM_msg           },
743         {       CHAFSR_WDU,     CHAFSR_WDU_msg          },
744         {       CHAFSR_CPU,     CHAFSR_CPU_msg          },
745         {       CHAFSR_CE,      CHAFSR_CE_msg           },
746         {       CHAFSR_EDC,     CHAFSR_EDC_msg          },
747         {       JPAFSR_ETP,     JPAFSR_ETP_msg          },
748         {       CHAFSR_WDC,     CHAFSR_WDC_msg          },
749         {       CHAFSR_CPC,     CHAFSR_CPC_msg          },
750         {       CHAFSR_TO,      CHAFSR_TO_msg           },
751         {       CHAFSR_BERR,    CHAFSR_BERR_msg         },
752         {       JPAFSR_UMS,     JPAFSR_UMS_msg          },
753         {       JPAFSR_RUE,     JPAFSR_RUE_msg          },
754         {       JPAFSR_RCE,     JPAFSR_RCE_msg          },
755         {       JPAFSR_BP,      JPAFSR_BP_msg           },
756         {       JPAFSR_WBP,     JPAFSR_WBP_msg          },
757         {       JPAFSR_FRC,     JPAFSR_FRC_msg          },
758         {       JPAFSR_FRU,     JPAFSR_FRU_msg          },
759         /* These two do not update the AFAR. */
760         {       CHAFSR_IVU,     CHAFSR_IVU_msg          },
761         {       0,              NULL                    },
762 };
763 static struct afsr_error_table *cheetah_error_table;
764 static unsigned long cheetah_afsr_errors;
765
766 struct cheetah_err_info *cheetah_error_log;
767
768 static inline struct cheetah_err_info *cheetah_get_error_log(unsigned long afsr)
769 {
770         struct cheetah_err_info *p;
771         int cpu = smp_processor_id();
772
773         if (!cheetah_error_log)
774                 return NULL;
775
776         p = cheetah_error_log + (cpu * 2);
777         if ((afsr & CHAFSR_TL1) != 0UL)
778                 p++;
779
780         return p;
781 }
782
783 extern unsigned int tl0_icpe[], tl1_icpe[];
784 extern unsigned int tl0_dcpe[], tl1_dcpe[];
785 extern unsigned int tl0_fecc[], tl1_fecc[];
786 extern unsigned int tl0_cee[], tl1_cee[];
787 extern unsigned int tl0_iae[], tl1_iae[];
788 extern unsigned int tl0_dae[], tl1_dae[];
789 extern unsigned int cheetah_plus_icpe_trap_vector[], cheetah_plus_icpe_trap_vector_tl1[];
790 extern unsigned int cheetah_plus_dcpe_trap_vector[], cheetah_plus_dcpe_trap_vector_tl1[];
791 extern unsigned int cheetah_fecc_trap_vector[], cheetah_fecc_trap_vector_tl1[];
792 extern unsigned int cheetah_cee_trap_vector[], cheetah_cee_trap_vector_tl1[];
793 extern unsigned int cheetah_deferred_trap_vector[], cheetah_deferred_trap_vector_tl1[];
794
795 void __init cheetah_ecache_flush_init(void)
796 {
797         unsigned long largest_size, smallest_linesize, order, ver;
798         int i, sz;
799
800         /* Scan all cpu device tree nodes, note two values:
801          * 1) largest E-cache size
802          * 2) smallest E-cache line size
803          */
804         largest_size = 0UL;
805         smallest_linesize = ~0UL;
806
807         for (i = 0; i < NR_CPUS; i++) {
808                 unsigned long val;
809
810                 val = cpu_data(i).ecache_size;
811                 if (!val)
812                         continue;
813
814                 if (val > largest_size)
815                         largest_size = val;
816
817                 val = cpu_data(i).ecache_line_size;
818                 if (val < smallest_linesize)
819                         smallest_linesize = val;
820
821         }
822
823         if (largest_size == 0UL || smallest_linesize == ~0UL) {
824                 prom_printf("cheetah_ecache_flush_init: Cannot probe cpu E-cache "
825                             "parameters.\n");
826                 prom_halt();
827         }
828
829         ecache_flush_size = (2 * largest_size);
830         ecache_flush_linesize = smallest_linesize;
831
832         ecache_flush_physbase = find_ecache_flush_span(ecache_flush_size);
833
834         if (ecache_flush_physbase == ~0UL) {
835                 prom_printf("cheetah_ecache_flush_init: Cannot find %d byte "
836                             "contiguous physical memory.\n",
837                             ecache_flush_size);
838                 prom_halt();
839         }
840
841         /* Now allocate error trap reporting scoreboard. */
842         sz = NR_CPUS * (2 * sizeof(struct cheetah_err_info));
843         for (order = 0; order < MAX_ORDER; order++) {
844                 if ((PAGE_SIZE << order) >= sz)
845                         break;
846         }
847         cheetah_error_log = (struct cheetah_err_info *)
848                 __get_free_pages(GFP_KERNEL, order);
849         if (!cheetah_error_log) {
850                 prom_printf("cheetah_ecache_flush_init: Failed to allocate "
851                             "error logging scoreboard (%d bytes).\n", sz);
852                 prom_halt();
853         }
854         memset(cheetah_error_log, 0, PAGE_SIZE << order);
855
856         /* Mark all AFSRs as invalid so that the trap handler will
857          * log new new information there.
858          */
859         for (i = 0; i < 2 * NR_CPUS; i++)
860                 cheetah_error_log[i].afsr = CHAFSR_INVALID;
861
862         __asm__ ("rdpr %%ver, %0" : "=r" (ver));
863         if ((ver >> 32) == __JALAPENO_ID ||
864             (ver >> 32) == __SERRANO_ID) {
865                 cheetah_error_table = &__jalapeno_error_table[0];
866                 cheetah_afsr_errors = JPAFSR_ERRORS;
867         } else if ((ver >> 32) == 0x003e0015) {
868                 cheetah_error_table = &__cheetah_plus_error_table[0];
869                 cheetah_afsr_errors = CHPAFSR_ERRORS;
870         } else {
871                 cheetah_error_table = &__cheetah_error_table[0];
872                 cheetah_afsr_errors = CHAFSR_ERRORS;
873         }
874
875         /* Now patch trap tables. */
876         memcpy(tl0_fecc, cheetah_fecc_trap_vector, (8 * 4));
877         memcpy(tl1_fecc, cheetah_fecc_trap_vector_tl1, (8 * 4));
878         memcpy(tl0_cee, cheetah_cee_trap_vector, (8 * 4));
879         memcpy(tl1_cee, cheetah_cee_trap_vector_tl1, (8 * 4));
880         memcpy(tl0_iae, cheetah_deferred_trap_vector, (8 * 4));
881         memcpy(tl1_iae, cheetah_deferred_trap_vector_tl1, (8 * 4));
882         memcpy(tl0_dae, cheetah_deferred_trap_vector, (8 * 4));
883         memcpy(tl1_dae, cheetah_deferred_trap_vector_tl1, (8 * 4));
884         if (tlb_type == cheetah_plus) {
885                 memcpy(tl0_dcpe, cheetah_plus_dcpe_trap_vector, (8 * 4));
886                 memcpy(tl1_dcpe, cheetah_plus_dcpe_trap_vector_tl1, (8 * 4));
887                 memcpy(tl0_icpe, cheetah_plus_icpe_trap_vector, (8 * 4));
888                 memcpy(tl1_icpe, cheetah_plus_icpe_trap_vector_tl1, (8 * 4));
889         }
890         flushi(PAGE_OFFSET);
891 }
892
893 static void cheetah_flush_ecache(void)
894 {
895         unsigned long flush_base = ecache_flush_physbase;
896         unsigned long flush_linesize = ecache_flush_linesize;
897         unsigned long flush_size = ecache_flush_size;
898
899         __asm__ __volatile__("1: subcc  %0, %4, %0\n\t"
900                              "   bne,pt %%xcc, 1b\n\t"
901                              "    ldxa  [%2 + %0] %3, %%g0\n\t"
902                              : "=&r" (flush_size)
903                              : "0" (flush_size), "r" (flush_base),
904                                "i" (ASI_PHYS_USE_EC), "r" (flush_linesize));
905 }
906
907 static void cheetah_flush_ecache_line(unsigned long physaddr)
908 {
909         unsigned long alias;
910
911         physaddr &= ~(8UL - 1UL);
912         physaddr = (ecache_flush_physbase +
913                     (physaddr & ((ecache_flush_size>>1UL) - 1UL)));
914         alias = physaddr + (ecache_flush_size >> 1UL);
915         __asm__ __volatile__("ldxa [%0] %2, %%g0\n\t"
916                              "ldxa [%1] %2, %%g0\n\t"
917                              "membar #Sync"
918                              : /* no outputs */
919                              : "r" (physaddr), "r" (alias),
920                                "i" (ASI_PHYS_USE_EC));
921 }
922
923 /* Unfortunately, the diagnostic access to the I-cache tags we need to
924  * use to clear the thing interferes with I-cache coherency transactions.
925  *
926  * So we must only flush the I-cache when it is disabled.
927  */
928 static void __cheetah_flush_icache(void)
929 {
930         unsigned int icache_size, icache_line_size;
931         unsigned long addr;
932
933         icache_size = local_cpu_data().icache_size;
934         icache_line_size = local_cpu_data().icache_line_size;
935
936         /* Clear the valid bits in all the tags. */
937         for (addr = 0; addr < icache_size; addr += icache_line_size) {
938                 __asm__ __volatile__("stxa %%g0, [%0] %1\n\t"
939                                      "membar #Sync"
940                                      : /* no outputs */
941                                      : "r" (addr | (2 << 3)),
942                                        "i" (ASI_IC_TAG));
943         }
944 }
945
946 static void cheetah_flush_icache(void)
947 {
948         unsigned long dcu_save;
949
950         /* Save current DCU, disable I-cache. */
951         __asm__ __volatile__("ldxa [%%g0] %1, %0\n\t"
952                              "or %0, %2, %%g1\n\t"
953                              "stxa %%g1, [%%g0] %1\n\t"
954                              "membar #Sync"
955                              : "=r" (dcu_save)
956                              : "i" (ASI_DCU_CONTROL_REG), "i" (DCU_IC)
957                              : "g1");
958
959         __cheetah_flush_icache();
960
961         /* Restore DCU register */
962         __asm__ __volatile__("stxa %0, [%%g0] %1\n\t"
963                              "membar #Sync"
964                              : /* no outputs */
965                              : "r" (dcu_save), "i" (ASI_DCU_CONTROL_REG));
966 }
967
968 static void cheetah_flush_dcache(void)
969 {
970         unsigned int dcache_size, dcache_line_size;
971         unsigned long addr;
972
973         dcache_size = local_cpu_data().dcache_size;
974         dcache_line_size = local_cpu_data().dcache_line_size;
975
976         for (addr = 0; addr < dcache_size; addr += dcache_line_size) {
977                 __asm__ __volatile__("stxa %%g0, [%0] %1\n\t"
978                                      "membar #Sync"
979                                      : /* no outputs */
980                                      : "r" (addr), "i" (ASI_DCACHE_TAG));
981         }
982 }
983
984 /* In order to make the even parity correct we must do two things.
985  * First, we clear DC_data_parity and set DC_utag to an appropriate value.
986  * Next, we clear out all 32-bytes of data for that line.  Data of
987  * all-zero + tag parity value of zero == correct parity.
988  */
989 static void cheetah_plus_zap_dcache_parity(void)
990 {
991         unsigned int dcache_size, dcache_line_size;
992         unsigned long addr;
993
994         dcache_size = local_cpu_data().dcache_size;
995         dcache_line_size = local_cpu_data().dcache_line_size;
996
997         for (addr = 0; addr < dcache_size; addr += dcache_line_size) {
998                 unsigned long tag = (addr >> 14);
999                 unsigned long line;
1000
1001                 __asm__ __volatile__("membar    #Sync\n\t"
1002                                      "stxa      %0, [%1] %2\n\t"
1003                                      "membar    #Sync"
1004                                      : /* no outputs */
1005                                      : "r" (tag), "r" (addr),
1006                                        "i" (ASI_DCACHE_UTAG));
1007                 for (line = addr; line < addr + dcache_line_size; line += 8)
1008                         __asm__ __volatile__("membar    #Sync\n\t"
1009                                              "stxa      %%g0, [%0] %1\n\t"
1010                                              "membar    #Sync"
1011                                              : /* no outputs */
1012                                              : "r" (line),
1013                                                "i" (ASI_DCACHE_DATA));
1014         }
1015 }
1016
1017 /* Conversion tables used to frob Cheetah AFSR syndrome values into
1018  * something palatable to the memory controller driver get_unumber
1019  * routine.
1020  */
1021 #define MT0     137
1022 #define MT1     138
1023 #define MT2     139
1024 #define NONE    254
1025 #define MTC0    140
1026 #define MTC1    141
1027 #define MTC2    142
1028 #define MTC3    143
1029 #define C0      128
1030 #define C1      129
1031 #define C2      130
1032 #define C3      131
1033 #define C4      132
1034 #define C5      133
1035 #define C6      134
1036 #define C7      135
1037 #define C8      136
1038 #define M2      144
1039 #define M3      145
1040 #define M4      146
1041 #define M       147
1042 static unsigned char cheetah_ecc_syntab[] = {
1043 /*00*/NONE, C0, C1, M2, C2, M2, M3, 47, C3, M2, M2, 53, M2, 41, 29, M,
1044 /*01*/C4, M, M, 50, M2, 38, 25, M2, M2, 33, 24, M2, 11, M, M2, 16,
1045 /*02*/C5, M, M, 46, M2, 37, 19, M2, M, 31, 32, M, 7, M2, M2, 10,
1046 /*03*/M2, 40, 13, M2, 59, M, M2, 66, M, M2, M2, 0, M2, 67, 71, M,
1047 /*04*/C6, M, M, 43, M, 36, 18, M, M2, 49, 15, M, 63, M2, M2, 6,
1048 /*05*/M2, 44, 28, M2, M, M2, M2, 52, 68, M2, M2, 62, M2, M3, M3, M4,
1049 /*06*/M2, 26, 106, M2, 64, M, M2, 2, 120, M, M2, M3, M, M3, M3, M4,
1050 /*07*/116, M2, M2, M3, M2, M3, M, M4, M2, 58, 54, M2, M, M4, M4, M3,
1051 /*08*/C7, M2, M, 42, M, 35, 17, M2, M, 45, 14, M2, 21, M2, M2, 5,
1052 /*09*/M, 27, M, M, 99, M, M, 3, 114, M2, M2, 20, M2, M3, M3, M,
1053 /*0a*/M2, 23, 113, M2, 112, M2, M, 51, 95, M, M2, M3, M2, M3, M3, M2,
1054 /*0b*/103, M, M2, M3, M2, M3, M3, M4, M2, 48, M, M, 73, M2, M, M3,
1055 /*0c*/M2, 22, 110, M2, 109, M2, M, 9, 108, M2, M, M3, M2, M3, M3, M,
1056 /*0d*/102, M2, M, M, M2, M3, M3, M, M2, M3, M3, M2, M, M4, M, M3,
1057 /*0e*/98, M, M2, M3, M2, M, M3, M4, M2, M3, M3, M4, M3, M, M, M,
1058 /*0f*/M2, M3, M3, M, M3, M, M, M, 56, M4, M, M3, M4, M, M, M,
1059 /*10*/C8, M, M2, 39, M, 34, 105, M2, M, 30, 104, M, 101, M, M, 4,
1060 /*11*/M, M, 100, M, 83, M, M2, 12, 87, M, M, 57, M2, M, M3, M,
1061 /*12*/M2, 97, 82, M2, 78, M2, M2, 1, 96, M, M, M, M, M, M3, M2,
1062 /*13*/94, M, M2, M3, M2, M, M3, M, M2, M, 79, M, 69, M, M4, M,
1063 /*14*/M2, 93, 92, M, 91, M, M2, 8, 90, M2, M2, M, M, M, M, M4,
1064 /*15*/89, M, M, M3, M2, M3, M3, M, M, M, M3, M2, M3, M2, M, M3,
1065 /*16*/86, M, M2, M3, M2, M, M3, M, M2, M, M3, M, M3, M, M, M3,
1066 /*17*/M, M, M3, M2, M3, M2, M4, M, 60, M, M2, M3, M4, M, M, M2,
1067 /*18*/M2, 88, 85, M2, 84, M, M2, 55, 81, M2, M2, M3, M2, M3, M3, M4,
1068 /*19*/77, M, M, M, M2, M3, M, M, M2, M3, M3, M4, M3, M2, M, M,
1069 /*1a*/74, M, M2, M3, M, M, M3, M, M, M, M3, M, M3, M, M4, M3,
1070 /*1b*/M2, 70, 107, M4, 65, M2, M2, M, 127, M, M, M, M2, M3, M3, M,
1071 /*1c*/80, M2, M2, 72, M, 119, 118, M, M2, 126, 76, M, 125, M, M4, M3,
1072 /*1d*/M2, 115, 124, M, 75, M, M, M3, 61, M, M4, M, M4, M, M, M,
1073 /*1e*/M, 123, 122, M4, 121, M4, M, M3, 117, M2, M2, M3, M4, M3, M, M,
1074 /*1f*/111, M, M, M, M4, M3, M3, M, M, M, M3, M, M3, M2, M, M
1075 };
1076 static unsigned char cheetah_mtag_syntab[] = {
1077        NONE, MTC0,
1078        MTC1, NONE,
1079        MTC2, NONE,
1080        NONE, MT0,
1081        MTC3, NONE,
1082        NONE, MT1,
1083        NONE, MT2,
1084        NONE, NONE
1085 };
1086
1087 /* Return the highest priority error conditon mentioned. */
1088 static inline unsigned long cheetah_get_hipri(unsigned long afsr)
1089 {
1090         unsigned long tmp = 0;
1091         int i;
1092
1093         for (i = 0; cheetah_error_table[i].mask; i++) {
1094                 if ((tmp = (afsr & cheetah_error_table[i].mask)) != 0UL)
1095                         return tmp;
1096         }
1097         return tmp;
1098 }
1099
1100 static const char *cheetah_get_string(unsigned long bit)
1101 {
1102         int i;
1103
1104         for (i = 0; cheetah_error_table[i].mask; i++) {
1105                 if ((bit & cheetah_error_table[i].mask) != 0UL)
1106                         return cheetah_error_table[i].name;
1107         }
1108         return "???";
1109 }
1110
1111 static void cheetah_log_errors(struct pt_regs *regs, struct cheetah_err_info *info,
1112                                unsigned long afsr, unsigned long afar, int recoverable)
1113 {
1114         unsigned long hipri;
1115         char unum[256];
1116
1117         printk("%s" "ERROR(%d): Cheetah error trap taken afsr[%016lx] afar[%016lx] TL1(%d)\n",
1118                (recoverable ? KERN_WARNING : KERN_CRIT), smp_processor_id(),
1119                afsr, afar,
1120                (afsr & CHAFSR_TL1) ? 1 : 0);
1121         printk("%s" "ERROR(%d): TPC[%lx] TNPC[%lx] O7[%lx] TSTATE[%lx]\n",
1122                (recoverable ? KERN_WARNING : KERN_CRIT), smp_processor_id(),
1123                regs->tpc, regs->tnpc, regs->u_regs[UREG_I7], regs->tstate);
1124         printk("%s" "ERROR(%d): ",
1125                (recoverable ? KERN_WARNING : KERN_CRIT), smp_processor_id());
1126         printk("TPC<%pS>\n", (void *) regs->tpc);
1127         printk("%s" "ERROR(%d): M_SYND(%lx),  E_SYND(%lx)%s%s\n",
1128                (recoverable ? KERN_WARNING : KERN_CRIT), smp_processor_id(),
1129                (afsr & CHAFSR_M_SYNDROME) >> CHAFSR_M_SYNDROME_SHIFT,
1130                (afsr & CHAFSR_E_SYNDROME) >> CHAFSR_E_SYNDROME_SHIFT,
1131                (afsr & CHAFSR_ME) ? ", Multiple Errors" : "",
1132                (afsr & CHAFSR_PRIV) ? ", Privileged" : "");
1133         hipri = cheetah_get_hipri(afsr);
1134         printk("%s" "ERROR(%d): Highest priority error (%016lx) \"%s\"\n",
1135                (recoverable ? KERN_WARNING : KERN_CRIT), smp_processor_id(),
1136                hipri, cheetah_get_string(hipri));
1137
1138         /* Try to get unumber if relevant. */
1139 #define ESYND_ERRORS    (CHAFSR_IVC | CHAFSR_IVU | \
1140                          CHAFSR_CPC | CHAFSR_CPU | \
1141                          CHAFSR_UE  | CHAFSR_CE  | \
1142                          CHAFSR_EDC | CHAFSR_EDU  | \
1143                          CHAFSR_UCC | CHAFSR_UCU  | \
1144                          CHAFSR_WDU | CHAFSR_WDC)
1145 #define MSYND_ERRORS    (CHAFSR_EMC | CHAFSR_EMU)
1146         if (afsr & ESYND_ERRORS) {
1147                 int syndrome;
1148                 int ret;
1149
1150                 syndrome = (afsr & CHAFSR_E_SYNDROME) >> CHAFSR_E_SYNDROME_SHIFT;
1151                 syndrome = cheetah_ecc_syntab[syndrome];
1152                 ret = sprintf_dimm(syndrome, afar, unum, sizeof(unum));
1153                 if (ret != -1)
1154                         printk("%s" "ERROR(%d): AFAR E-syndrome [%s]\n",
1155                                (recoverable ? KERN_WARNING : KERN_CRIT),
1156                                smp_processor_id(), unum);
1157         } else if (afsr & MSYND_ERRORS) {
1158                 int syndrome;
1159                 int ret;
1160
1161                 syndrome = (afsr & CHAFSR_M_SYNDROME) >> CHAFSR_M_SYNDROME_SHIFT;
1162                 syndrome = cheetah_mtag_syntab[syndrome];
1163                 ret = sprintf_dimm(syndrome, afar, unum, sizeof(unum));
1164                 if (ret != -1)
1165                         printk("%s" "ERROR(%d): AFAR M-syndrome [%s]\n",
1166                                (recoverable ? KERN_WARNING : KERN_CRIT),
1167                                smp_processor_id(), unum);
1168         }
1169
1170         /* Now dump the cache snapshots. */
1171         printk("%s" "ERROR(%d): D-cache idx[%x] tag[%016lx] utag[%016lx] stag[%016lx]\n",
1172                (recoverable ? KERN_WARNING : KERN_CRIT), smp_processor_id(),
1173                (int) info->dcache_index,
1174                info->dcache_tag,
1175                info->dcache_utag,
1176                info->dcache_stag);
1177         printk("%s" "ERROR(%d): D-cache data0[%016lx] data1[%016lx] data2[%016lx] data3[%016lx]\n",
1178                (recoverable ? KERN_WARNING : KERN_CRIT), smp_processor_id(),
1179                info->dcache_data[0],
1180                info->dcache_data[1],
1181                info->dcache_data[2],
1182                info->dcache_data[3]);
1183         printk("%s" "ERROR(%d): I-cache idx[%x] tag[%016lx] utag[%016lx] stag[%016lx] "
1184                "u[%016lx] l[%016lx]\n",
1185                (recoverable ? KERN_WARNING : KERN_CRIT), smp_processor_id(),
1186                (int) info->icache_index,
1187                info->icache_tag,
1188                info->icache_utag,
1189                info->icache_stag,
1190                info->icache_upper,
1191                info->icache_lower);
1192         printk("%s" "ERROR(%d): I-cache INSN0[%016lx] INSN1[%016lx] INSN2[%016lx] INSN3[%016lx]\n",
1193                (recoverable ? KERN_WARNING : KERN_CRIT), smp_processor_id(),
1194                info->icache_data[0],
1195                info->icache_data[1],
1196                info->icache_data[2],
1197                info->icache_data[3]);
1198         printk("%s" "ERROR(%d): I-cache INSN4[%016lx] INSN5[%016lx] INSN6[%016lx] INSN7[%016lx]\n",
1199                (recoverable ? KERN_WARNING : KERN_CRIT), smp_processor_id(),
1200                info->icache_data[4],
1201                info->icache_data[5],
1202                info->icache_data[6],
1203                info->icache_data[7]);
1204         printk("%s" "ERROR(%d): E-cache idx[%x] tag[%016lx]\n",
1205                (recoverable ? KERN_WARNING : KERN_CRIT), smp_processor_id(),
1206                (int) info->ecache_index, info->ecache_tag);
1207         printk("%s" "ERROR(%d): E-cache data0[%016lx] data1[%016lx] data2[%016lx] data3[%016lx]\n",
1208                (recoverable ? KERN_WARNING : KERN_CRIT), smp_processor_id(),
1209                info->ecache_data[0],
1210                info->ecache_data[1],
1211                info->ecache_data[2],
1212                info->ecache_data[3]);
1213
1214         afsr = (afsr & ~hipri) & cheetah_afsr_errors;
1215         while (afsr != 0UL) {
1216                 unsigned long bit = cheetah_get_hipri(afsr);
1217
1218                 printk("%s" "ERROR: Multiple-error (%016lx) \"%s\"\n",
1219                        (recoverable ? KERN_WARNING : KERN_CRIT),
1220                        bit, cheetah_get_string(bit));
1221
1222                 afsr &= ~bit;
1223         }
1224
1225         if (!recoverable)
1226                 printk(KERN_CRIT "ERROR: This condition is not recoverable.\n");
1227 }
1228
1229 static int cheetah_recheck_errors(struct cheetah_err_info *logp)
1230 {
1231         unsigned long afsr, afar;
1232         int ret = 0;
1233
1234         __asm__ __volatile__("ldxa [%%g0] %1, %0\n\t"
1235                              : "=r" (afsr)
1236                              : "i" (ASI_AFSR));
1237         if ((afsr & cheetah_afsr_errors) != 0) {
1238                 if (logp != NULL) {
1239                         __asm__ __volatile__("ldxa [%%g0] %1, %0\n\t"
1240                                              : "=r" (afar)
1241                                              : "i" (ASI_AFAR));
1242                         logp->afsr = afsr;
1243                         logp->afar = afar;
1244                 }
1245                 ret = 1;
1246         }
1247         __asm__ __volatile__("stxa %0, [%%g0] %1\n\t"
1248                              "membar #Sync\n\t"
1249                              : : "r" (afsr), "i" (ASI_AFSR));
1250
1251         return ret;
1252 }
1253
1254 void cheetah_fecc_handler(struct pt_regs *regs, unsigned long afsr, unsigned long afar)
1255 {
1256         struct cheetah_err_info local_snapshot, *p;
1257         int recoverable;
1258
1259         /* Flush E-cache */
1260         cheetah_flush_ecache();
1261
1262         p = cheetah_get_error_log(afsr);
1263         if (!p) {
1264                 prom_printf("ERROR: Early Fast-ECC error afsr[%016lx] afar[%016lx]\n",
1265                             afsr, afar);
1266                 prom_printf("ERROR: CPU(%d) TPC[%016lx] TNPC[%016lx] TSTATE[%016lx]\n",
1267                             smp_processor_id(), regs->tpc, regs->tnpc, regs->tstate);
1268                 prom_halt();
1269         }
1270
1271         /* Grab snapshot of logged error. */
1272         memcpy(&local_snapshot, p, sizeof(local_snapshot));
1273
1274         /* If the current trap snapshot does not match what the
1275          * trap handler passed along into our args, big trouble.
1276          * In such a case, mark the local copy as invalid.
1277          *
1278          * Else, it matches and we mark the afsr in the non-local
1279          * copy as invalid so we may log new error traps there.
1280          */
1281         if (p->afsr != afsr || p->afar != afar)
1282                 local_snapshot.afsr = CHAFSR_INVALID;
1283         else
1284                 p->afsr = CHAFSR_INVALID;
1285
1286         cheetah_flush_icache();
1287         cheetah_flush_dcache();
1288
1289         /* Re-enable I-cache/D-cache */
1290         __asm__ __volatile__("ldxa [%%g0] %0, %%g1\n\t"
1291                              "or %%g1, %1, %%g1\n\t"
1292                              "stxa %%g1, [%%g0] %0\n\t"
1293                              "membar #Sync"
1294                              : /* no outputs */
1295                              : "i" (ASI_DCU_CONTROL_REG),
1296                                "i" (DCU_DC | DCU_IC)
1297                              : "g1");
1298
1299         /* Re-enable error reporting */
1300         __asm__ __volatile__("ldxa [%%g0] %0, %%g1\n\t"
1301                              "or %%g1, %1, %%g1\n\t"
1302                              "stxa %%g1, [%%g0] %0\n\t"
1303                              "membar #Sync"
1304                              : /* no outputs */
1305                              : "i" (ASI_ESTATE_ERROR_EN),
1306                                "i" (ESTATE_ERROR_NCEEN | ESTATE_ERROR_CEEN)
1307                              : "g1");
1308
1309         /* Decide if we can continue after handling this trap and
1310          * logging the error.
1311          */
1312         recoverable = 1;
1313         if (afsr & (CHAFSR_PERR | CHAFSR_IERR | CHAFSR_ISAP))
1314                 recoverable = 0;
1315
1316         /* Re-check AFSR/AFAR.  What we are looking for here is whether a new
1317          * error was logged while we had error reporting traps disabled.
1318          */
1319         if (cheetah_recheck_errors(&local_snapshot)) {
1320                 unsigned long new_afsr = local_snapshot.afsr;
1321
1322                 /* If we got a new asynchronous error, die... */
1323                 if (new_afsr & (CHAFSR_EMU | CHAFSR_EDU |
1324                                 CHAFSR_WDU | CHAFSR_CPU |
1325                                 CHAFSR_IVU | CHAFSR_UE |
1326                                 CHAFSR_BERR | CHAFSR_TO))
1327                         recoverable = 0;
1328         }
1329
1330         /* Log errors. */
1331         cheetah_log_errors(regs, &local_snapshot, afsr, afar, recoverable);
1332
1333         if (!recoverable)
1334                 panic("Irrecoverable Fast-ECC error trap.\n");
1335
1336         /* Flush E-cache to kick the error trap handlers out. */
1337         cheetah_flush_ecache();
1338 }
1339
1340 /* Try to fix a correctable error by pushing the line out from
1341  * the E-cache.  Recheck error reporting registers to see if the
1342  * problem is intermittent.
1343  */
1344 static int cheetah_fix_ce(unsigned long physaddr)
1345 {
1346         unsigned long orig_estate;
1347         unsigned long alias1, alias2;
1348         int ret;
1349
1350         /* Make sure correctable error traps are disabled. */
1351         __asm__ __volatile__("ldxa      [%%g0] %2, %0\n\t"
1352                              "andn      %0, %1, %%g1\n\t"
1353                              "stxa      %%g1, [%%g0] %2\n\t"
1354                              "membar    #Sync"
1355                              : "=&r" (orig_estate)
1356                              : "i" (ESTATE_ERROR_CEEN),
1357                                "i" (ASI_ESTATE_ERROR_EN)
1358                              : "g1");
1359
1360         /* We calculate alias addresses that will force the
1361          * cache line in question out of the E-cache.  Then
1362          * we bring it back in with an atomic instruction so
1363          * that we get it in some modified/exclusive state,
1364          * then we displace it again to try and get proper ECC
1365          * pushed back into the system.
1366          */
1367         physaddr &= ~(8UL - 1UL);
1368         alias1 = (ecache_flush_physbase +
1369                   (physaddr & ((ecache_flush_size >> 1) - 1)));
1370         alias2 = alias1 + (ecache_flush_size >> 1);
1371         __asm__ __volatile__("ldxa      [%0] %3, %%g0\n\t"
1372                              "ldxa      [%1] %3, %%g0\n\t"
1373                              "casxa     [%2] %3, %%g0, %%g0\n\t"
1374                              "membar    #StoreLoad | #StoreStore\n\t"
1375                              "ldxa      [%0] %3, %%g0\n\t"
1376                              "ldxa      [%1] %3, %%g0\n\t"
1377                              "membar    #Sync"
1378                              : /* no outputs */
1379                              : "r" (alias1), "r" (alias2),
1380                                "r" (physaddr), "i" (ASI_PHYS_USE_EC));
1381
1382         /* Did that trigger another error? */
1383         if (cheetah_recheck_errors(NULL)) {
1384                 /* Try one more time. */
1385                 __asm__ __volatile__("ldxa [%0] %1, %%g0\n\t"
1386                                      "membar #Sync"
1387                                      : : "r" (physaddr), "i" (ASI_PHYS_USE_EC));
1388                 if (cheetah_recheck_errors(NULL))
1389                         ret = 2;
1390                 else
1391                         ret = 1;
1392         } else {
1393                 /* No new error, intermittent problem. */
1394                 ret = 0;
1395         }
1396
1397         /* Restore error enables. */
1398         __asm__ __volatile__("stxa      %0, [%%g0] %1\n\t"
1399                              "membar    #Sync"
1400                              : : "r" (orig_estate), "i" (ASI_ESTATE_ERROR_EN));
1401
1402         return ret;
1403 }
1404
1405 /* Return non-zero if PADDR is a valid physical memory address. */
1406 static int cheetah_check_main_memory(unsigned long paddr)
1407 {
1408         unsigned long vaddr = PAGE_OFFSET + paddr;
1409
1410         if (vaddr > (unsigned long) high_memory)
1411                 return 0;
1412
1413         return kern_addr_valid(vaddr);
1414 }
1415
1416 void cheetah_cee_handler(struct pt_regs *regs, unsigned long afsr, unsigned long afar)
1417 {
1418         struct cheetah_err_info local_snapshot, *p;
1419         int recoverable, is_memory;
1420
1421         p = cheetah_get_error_log(afsr);
1422         if (!p) {
1423                 prom_printf("ERROR: Early CEE error afsr[%016lx] afar[%016lx]\n",
1424                             afsr, afar);
1425                 prom_printf("ERROR: CPU(%d) TPC[%016lx] TNPC[%016lx] TSTATE[%016lx]\n",
1426                             smp_processor_id(), regs->tpc, regs->tnpc, regs->tstate);
1427                 prom_halt();
1428         }
1429
1430         /* Grab snapshot of logged error. */
1431         memcpy(&local_snapshot, p, sizeof(local_snapshot));
1432
1433         /* If the current trap snapshot does not match what the
1434          * trap handler passed along into our args, big trouble.
1435          * In such a case, mark the local copy as invalid.
1436          *
1437          * Else, it matches and we mark the afsr in the non-local
1438          * copy as invalid so we may log new error traps there.
1439          */
1440         if (p->afsr != afsr || p->afar != afar)
1441                 local_snapshot.afsr = CHAFSR_INVALID;
1442         else
1443                 p->afsr = CHAFSR_INVALID;
1444
1445         is_memory = cheetah_check_main_memory(afar);
1446
1447         if (is_memory && (afsr & CHAFSR_CE) != 0UL) {
1448                 /* XXX Might want to log the results of this operation
1449                  * XXX somewhere... -DaveM
1450                  */
1451                 cheetah_fix_ce(afar);
1452         }
1453
1454         {
1455                 int flush_all, flush_line;
1456
1457                 flush_all = flush_line = 0;
1458                 if ((afsr & CHAFSR_EDC) != 0UL) {
1459                         if ((afsr & cheetah_afsr_errors) == CHAFSR_EDC)
1460                                 flush_line = 1;
1461                         else
1462                                 flush_all = 1;
1463                 } else if ((afsr & CHAFSR_CPC) != 0UL) {
1464                         if ((afsr & cheetah_afsr_errors) == CHAFSR_CPC)
1465                                 flush_line = 1;
1466                         else
1467                                 flush_all = 1;
1468                 }
1469
1470                 /* Trap handler only disabled I-cache, flush it. */
1471                 cheetah_flush_icache();
1472
1473                 /* Re-enable I-cache */
1474                 __asm__ __volatile__("ldxa [%%g0] %0, %%g1\n\t"
1475                                      "or %%g1, %1, %%g1\n\t"
1476                                      "stxa %%g1, [%%g0] %0\n\t"
1477                                      "membar #Sync"
1478                                      : /* no outputs */
1479                                      : "i" (ASI_DCU_CONTROL_REG),
1480                                      "i" (DCU_IC)
1481                                      : "g1");
1482
1483                 if (flush_all)
1484                         cheetah_flush_ecache();
1485                 else if (flush_line)
1486                         cheetah_flush_ecache_line(afar);
1487         }
1488
1489         /* Re-enable error reporting */
1490         __asm__ __volatile__("ldxa [%%g0] %0, %%g1\n\t"
1491                              "or %%g1, %1, %%g1\n\t"
1492                              "stxa %%g1, [%%g0] %0\n\t"
1493                              "membar #Sync"
1494                              : /* no outputs */
1495                              : "i" (ASI_ESTATE_ERROR_EN),
1496                                "i" (ESTATE_ERROR_CEEN)
1497                              : "g1");
1498
1499         /* Decide if we can continue after handling this trap and
1500          * logging the error.
1501          */
1502         recoverable = 1;
1503         if (afsr & (CHAFSR_PERR | CHAFSR_IERR | CHAFSR_ISAP))
1504                 recoverable = 0;
1505
1506         /* Re-check AFSR/AFAR */
1507         (void) cheetah_recheck_errors(&local_snapshot);
1508
1509         /* Log errors. */
1510         cheetah_log_errors(regs, &local_snapshot, afsr, afar, recoverable);
1511
1512         if (!recoverable)
1513                 panic("Irrecoverable Correctable-ECC error trap.\n");
1514 }
1515
1516 void cheetah_deferred_handler(struct pt_regs *regs, unsigned long afsr, unsigned long afar)
1517 {
1518         struct cheetah_err_info local_snapshot, *p;
1519         int recoverable, is_memory;
1520
1521 #ifdef CONFIG_PCI
1522         /* Check for the special PCI poke sequence. */
1523         if (pci_poke_in_progress && pci_poke_cpu == smp_processor_id()) {
1524                 cheetah_flush_icache();
1525                 cheetah_flush_dcache();
1526
1527                 /* Re-enable I-cache/D-cache */
1528                 __asm__ __volatile__("ldxa [%%g0] %0, %%g1\n\t"
1529                                      "or %%g1, %1, %%g1\n\t"
1530                                      "stxa %%g1, [%%g0] %0\n\t"
1531                                      "membar #Sync"
1532                                      : /* no outputs */
1533                                      : "i" (ASI_DCU_CONTROL_REG),
1534                                        "i" (DCU_DC | DCU_IC)
1535                                      : "g1");
1536
1537                 /* Re-enable error reporting */
1538                 __asm__ __volatile__("ldxa [%%g0] %0, %%g1\n\t"
1539                                      "or %%g1, %1, %%g1\n\t"
1540                                      "stxa %%g1, [%%g0] %0\n\t"
1541                                      "membar #Sync"
1542                                      : /* no outputs */
1543                                      : "i" (ASI_ESTATE_ERROR_EN),
1544                                        "i" (ESTATE_ERROR_NCEEN | ESTATE_ERROR_CEEN)
1545                                      : "g1");
1546
1547                 (void) cheetah_recheck_errors(NULL);
1548
1549                 pci_poke_faulted = 1;
1550                 regs->tpc += 4;
1551                 regs->tnpc = regs->tpc + 4;
1552                 return;
1553         }
1554 #endif
1555
1556         p = cheetah_get_error_log(afsr);
1557         if (!p) {
1558                 prom_printf("ERROR: Early deferred error afsr[%016lx] afar[%016lx]\n",
1559                             afsr, afar);
1560                 prom_printf("ERROR: CPU(%d) TPC[%016lx] TNPC[%016lx] TSTATE[%016lx]\n",
1561                             smp_processor_id(), regs->tpc, regs->tnpc, regs->tstate);
1562                 prom_halt();
1563         }
1564
1565         /* Grab snapshot of logged error. */
1566         memcpy(&local_snapshot, p, sizeof(local_snapshot));
1567
1568         /* If the current trap snapshot does not match what the
1569          * trap handler passed along into our args, big trouble.
1570          * In such a case, mark the local copy as invalid.
1571          *
1572          * Else, it matches and we mark the afsr in the non-local
1573          * copy as invalid so we may log new error traps there.
1574          */
1575         if (p->afsr != afsr || p->afar != afar)
1576                 local_snapshot.afsr = CHAFSR_INVALID;
1577         else
1578                 p->afsr = CHAFSR_INVALID;
1579
1580         is_memory = cheetah_check_main_memory(afar);
1581
1582         {
1583                 int flush_all, flush_line;
1584
1585                 flush_all = flush_line = 0;
1586                 if ((afsr & CHAFSR_EDU) != 0UL) {
1587                         if ((afsr & cheetah_afsr_errors) == CHAFSR_EDU)
1588                                 flush_line = 1;
1589                         else
1590                                 flush_all = 1;
1591                 } else if ((afsr & CHAFSR_BERR) != 0UL) {
1592                         if ((afsr & cheetah_afsr_errors) == CHAFSR_BERR)
1593                                 flush_line = 1;
1594                         else
1595                                 flush_all = 1;
1596                 }
1597
1598                 cheetah_flush_icache();
1599                 cheetah_flush_dcache();
1600
1601                 /* Re-enable I/D caches */
1602                 __asm__ __volatile__("ldxa [%%g0] %0, %%g1\n\t"
1603                                      "or %%g1, %1, %%g1\n\t"
1604                                      "stxa %%g1, [%%g0] %0\n\t"
1605                                      "membar #Sync"
1606                                      : /* no outputs */
1607                                      : "i" (ASI_DCU_CONTROL_REG),
1608                                      "i" (DCU_IC | DCU_DC)
1609                                      : "g1");
1610
1611                 if (flush_all)
1612                         cheetah_flush_ecache();
1613                 else if (flush_line)
1614                         cheetah_flush_ecache_line(afar);
1615         }
1616
1617         /* Re-enable error reporting */
1618         __asm__ __volatile__("ldxa [%%g0] %0, %%g1\n\t"
1619                              "or %%g1, %1, %%g1\n\t"
1620                              "stxa %%g1, [%%g0] %0\n\t"
1621                              "membar #Sync"
1622                              : /* no outputs */
1623                              : "i" (ASI_ESTATE_ERROR_EN),
1624                              "i" (ESTATE_ERROR_NCEEN | ESTATE_ERROR_CEEN)
1625                              : "g1");
1626
1627         /* Decide if we can continue after handling this trap and
1628          * logging the error.
1629          */
1630         recoverable = 1;
1631         if (afsr & (CHAFSR_PERR | CHAFSR_IERR | CHAFSR_ISAP))
1632                 recoverable = 0;
1633
1634         /* Re-check AFSR/AFAR.  What we are looking for here is whether a new
1635          * error was logged while we had error reporting traps disabled.
1636          */
1637         if (cheetah_recheck_errors(&local_snapshot)) {
1638                 unsigned long new_afsr = local_snapshot.afsr;
1639
1640                 /* If we got a new asynchronous error, die... */
1641                 if (new_afsr & (CHAFSR_EMU | CHAFSR_EDU |
1642                                 CHAFSR_WDU | CHAFSR_CPU |
1643                                 CHAFSR_IVU | CHAFSR_UE |
1644                                 CHAFSR_BERR | CHAFSR_TO))
1645                         recoverable = 0;
1646         }
1647
1648         /* Log errors. */
1649         cheetah_log_errors(regs, &local_snapshot, afsr, afar, recoverable);
1650
1651         /* "Recoverable" here means we try to yank the page from ever
1652          * being newly used again.  This depends upon a few things:
1653          * 1) Must be main memory, and AFAR must be valid.
1654          * 2) If we trapped from user, OK.
1655          * 3) Else, if we trapped from kernel we must find exception
1656          *    table entry (ie. we have to have been accessing user
1657          *    space).
1658          *
1659          * If AFAR is not in main memory, or we trapped from kernel
1660          * and cannot find an exception table entry, it is unacceptable
1661          * to try and continue.
1662          */
1663         if (recoverable && is_memory) {
1664                 if ((regs->tstate & TSTATE_PRIV) == 0UL) {
1665                         /* OK, usermode access. */
1666                         recoverable = 1;
1667                 } else {
1668                         const struct exception_table_entry *entry;
1669
1670                         entry = search_exception_tables(regs->tpc);
1671                         if (entry) {
1672                                 /* OK, kernel access to userspace. */
1673                                 recoverable = 1;
1674
1675                         } else {
1676                                 /* BAD, privileged state is corrupted. */
1677                                 recoverable = 0;
1678                         }
1679
1680                         if (recoverable) {
1681                                 if (pfn_valid(afar >> PAGE_SHIFT))
1682                                         get_page(pfn_to_page(afar >> PAGE_SHIFT));
1683                                 else
1684                                         recoverable = 0;
1685
1686                                 /* Only perform fixup if we still have a
1687                                  * recoverable condition.
1688                                  */
1689                                 if (recoverable) {
1690                                         regs->tpc = entry->fixup;
1691                                         regs->tnpc = regs->tpc + 4;
1692                                 }
1693                         }
1694                 }
1695         } else {
1696                 recoverable = 0;
1697         }
1698
1699         if (!recoverable)
1700                 panic("Irrecoverable deferred error trap.\n");
1701 }
1702
1703 /* Handle a D/I cache parity error trap.  TYPE is encoded as:
1704  *
1705  * Bit0:        0=dcache,1=icache
1706  * Bit1:        0=recoverable,1=unrecoverable
1707  *
1708  * The hardware has disabled both the I-cache and D-cache in
1709  * the %dcr register.  
1710  */
1711 void cheetah_plus_parity_error(int type, struct pt_regs *regs)
1712 {
1713         if (type & 0x1)
1714                 __cheetah_flush_icache();
1715         else
1716                 cheetah_plus_zap_dcache_parity();
1717         cheetah_flush_dcache();
1718
1719         /* Re-enable I-cache/D-cache */
1720         __asm__ __volatile__("ldxa [%%g0] %0, %%g1\n\t"
1721                              "or %%g1, %1, %%g1\n\t"
1722                              "stxa %%g1, [%%g0] %0\n\t"
1723                              "membar #Sync"
1724                              : /* no outputs */
1725                              : "i" (ASI_DCU_CONTROL_REG),
1726                                "i" (DCU_DC | DCU_IC)
1727                              : "g1");
1728
1729         if (type & 0x2) {
1730                 printk(KERN_EMERG "CPU[%d]: Cheetah+ %c-cache parity error at TPC[%016lx]\n",
1731                        smp_processor_id(),
1732                        (type & 0x1) ? 'I' : 'D',
1733                        regs->tpc);
1734                 printk(KERN_EMERG "TPC<%pS>\n", (void *) regs->tpc);
1735                 panic("Irrecoverable Cheetah+ parity error.");
1736         }
1737
1738         printk(KERN_WARNING "CPU[%d]: Cheetah+ %c-cache parity error at TPC[%016lx]\n",
1739                smp_processor_id(),
1740                (type & 0x1) ? 'I' : 'D',
1741                regs->tpc);
1742         printk(KERN_WARNING "TPC<%pS>\n", (void *) regs->tpc);
1743 }
1744
1745 struct sun4v_error_entry {
1746         u64             err_handle;
1747         u64             err_stick;
1748
1749         u32             err_type;
1750 #define SUN4V_ERR_TYPE_UNDEFINED        0
1751 #define SUN4V_ERR_TYPE_UNCORRECTED_RES  1
1752 #define SUN4V_ERR_TYPE_PRECISE_NONRES   2
1753 #define SUN4V_ERR_TYPE_DEFERRED_NONRES  3
1754 #define SUN4V_ERR_TYPE_WARNING_RES      4
1755
1756         u32             err_attrs;
1757 #define SUN4V_ERR_ATTRS_PROCESSOR       0x00000001
1758 #define SUN4V_ERR_ATTRS_MEMORY          0x00000002
1759 #define SUN4V_ERR_ATTRS_PIO             0x00000004
1760 #define SUN4V_ERR_ATTRS_INT_REGISTERS   0x00000008
1761 #define SUN4V_ERR_ATTRS_FPU_REGISTERS   0x00000010
1762 #define SUN4V_ERR_ATTRS_USER_MODE       0x01000000
1763 #define SUN4V_ERR_ATTRS_PRIV_MODE       0x02000000
1764 #define SUN4V_ERR_ATTRS_RES_QUEUE_FULL  0x80000000
1765
1766         u64             err_raddr;
1767         u32             err_size;
1768         u16             err_cpu;
1769         u16             err_pad;
1770 };
1771
1772 static atomic_t sun4v_resum_oflow_cnt = ATOMIC_INIT(0);
1773 static atomic_t sun4v_nonresum_oflow_cnt = ATOMIC_INIT(0);
1774
1775 static const char *sun4v_err_type_to_str(u32 type)
1776 {
1777         switch (type) {
1778         case SUN4V_ERR_TYPE_UNDEFINED:
1779                 return "undefined";
1780         case SUN4V_ERR_TYPE_UNCORRECTED_RES:
1781                 return "uncorrected resumable";
1782         case SUN4V_ERR_TYPE_PRECISE_NONRES:
1783                 return "precise nonresumable";
1784         case SUN4V_ERR_TYPE_DEFERRED_NONRES:
1785                 return "deferred nonresumable";
1786         case SUN4V_ERR_TYPE_WARNING_RES:
1787                 return "warning resumable";
1788         default:
1789                 return "unknown";
1790         };
1791 }
1792
1793 static void sun4v_log_error(struct pt_regs *regs, struct sun4v_error_entry *ent, int cpu, const char *pfx, atomic_t *ocnt)
1794 {
1795         int cnt;
1796
1797         printk("%s: Reporting on cpu %d\n", pfx, cpu);
1798         printk("%s: err_handle[%lx] err_stick[%lx] err_type[%08x:%s]\n",
1799                pfx,
1800                ent->err_handle, ent->err_stick,
1801                ent->err_type,
1802                sun4v_err_type_to_str(ent->err_type));
1803         printk("%s: err_attrs[%08x:%s %s %s %s %s %s %s %s]\n",
1804                pfx,
1805                ent->err_attrs,
1806                ((ent->err_attrs & SUN4V_ERR_ATTRS_PROCESSOR) ?
1807                 "processor" : ""),
1808                ((ent->err_attrs & SUN4V_ERR_ATTRS_MEMORY) ?
1809                 "memory" : ""),
1810                ((ent->err_attrs & SUN4V_ERR_ATTRS_PIO) ?
1811                 "pio" : ""),
1812                ((ent->err_attrs & SUN4V_ERR_ATTRS_INT_REGISTERS) ?
1813                 "integer-regs" : ""),
1814                ((ent->err_attrs & SUN4V_ERR_ATTRS_FPU_REGISTERS) ?
1815                 "fpu-regs" : ""),
1816                ((ent->err_attrs & SUN4V_ERR_ATTRS_USER_MODE) ?
1817                 "user" : ""),
1818                ((ent->err_attrs & SUN4V_ERR_ATTRS_PRIV_MODE) ?
1819                 "privileged" : ""),
1820                ((ent->err_attrs & SUN4V_ERR_ATTRS_RES_QUEUE_FULL) ?
1821                 "queue-full" : ""));
1822         printk("%s: err_raddr[%016lx] err_size[%u] err_cpu[%u]\n",
1823                pfx,
1824                ent->err_raddr, ent->err_size, ent->err_cpu);
1825
1826         show_regs(regs);
1827
1828         if ((cnt = atomic_read(ocnt)) != 0) {
1829                 atomic_set(ocnt, 0);
1830                 wmb();
1831                 printk("%s: Queue overflowed %d times.\n",
1832                        pfx, cnt);
1833         }
1834 }
1835
1836 /* We run with %pil set to 15 and PSTATE_IE enabled in %pstate.
1837  * Log the event and clear the first word of the entry.
1838  */
1839 void sun4v_resum_error(struct pt_regs *regs, unsigned long offset)
1840 {
1841         struct sun4v_error_entry *ent, local_copy;
1842         struct trap_per_cpu *tb;
1843         unsigned long paddr;
1844         int cpu;
1845
1846         cpu = get_cpu();
1847
1848         tb = &trap_block[cpu];
1849         paddr = tb->resum_kernel_buf_pa + offset;
1850         ent = __va(paddr);
1851
1852         memcpy(&local_copy, ent, sizeof(struct sun4v_error_entry));
1853
1854         /* We have a local copy now, so release the entry.  */
1855         ent->err_handle = 0;
1856         wmb();
1857
1858         put_cpu();
1859
1860         if (ent->err_type == SUN4V_ERR_TYPE_WARNING_RES) {
1861                 /* If err_type is 0x4, it's a powerdown request.  Do
1862                  * not do the usual resumable error log because that
1863                  * makes it look like some abnormal error.
1864                  */
1865                 printk(KERN_INFO "Power down request...\n");
1866                 kill_cad_pid(SIGINT, 1);
1867                 return;
1868         }
1869
1870         sun4v_log_error(regs, &local_copy, cpu,
1871                         KERN_ERR "RESUMABLE ERROR",
1872                         &sun4v_resum_oflow_cnt);
1873 }
1874
1875 /* If we try to printk() we'll probably make matters worse, by trying
1876  * to retake locks this cpu already holds or causing more errors. So
1877  * just bump a counter, and we'll report these counter bumps above.
1878  */
1879 void sun4v_resum_overflow(struct pt_regs *regs)
1880 {
1881         atomic_inc(&sun4v_resum_oflow_cnt);
1882 }
1883
1884 /* We run with %pil set to 15 and PSTATE_IE enabled in %pstate.
1885  * Log the event, clear the first word of the entry, and die.
1886  */
1887 void sun4v_nonresum_error(struct pt_regs *regs, unsigned long offset)
1888 {
1889         struct sun4v_error_entry *ent, local_copy;
1890         struct trap_per_cpu *tb;
1891         unsigned long paddr;
1892         int cpu;
1893
1894         cpu = get_cpu();
1895
1896         tb = &trap_block[cpu];
1897         paddr = tb->nonresum_kernel_buf_pa + offset;
1898         ent = __va(paddr);
1899
1900         memcpy(&local_copy, ent, sizeof(struct sun4v_error_entry));
1901
1902         /* We have a local copy now, so release the entry.  */
1903         ent->err_handle = 0;
1904         wmb();
1905
1906         put_cpu();
1907
1908 #ifdef CONFIG_PCI
1909         /* Check for the special PCI poke sequence. */
1910         if (pci_poke_in_progress && pci_poke_cpu == cpu) {
1911                 pci_poke_faulted = 1;
1912                 regs->tpc += 4;
1913                 regs->tnpc = regs->tpc + 4;
1914                 return;
1915         }
1916 #endif
1917
1918         sun4v_log_error(regs, &local_copy, cpu,
1919                         KERN_EMERG "NON-RESUMABLE ERROR",
1920                         &sun4v_nonresum_oflow_cnt);
1921
1922         panic("Non-resumable error.");
1923 }
1924
1925 /* If we try to printk() we'll probably make matters worse, by trying
1926  * to retake locks this cpu already holds or causing more errors. So
1927  * just bump a counter, and we'll report these counter bumps above.
1928  */
1929 void sun4v_nonresum_overflow(struct pt_regs *regs)
1930 {
1931         /* XXX Actually even this can make not that much sense.  Perhaps
1932          * XXX we should just pull the plug and panic directly from here?
1933          */
1934         atomic_inc(&sun4v_nonresum_oflow_cnt);
1935 }
1936
1937 unsigned long sun4v_err_itlb_vaddr;
1938 unsigned long sun4v_err_itlb_ctx;
1939 unsigned long sun4v_err_itlb_pte;
1940 unsigned long sun4v_err_itlb_error;
1941
1942 void sun4v_itlb_error_report(struct pt_regs *regs, int tl)
1943 {
1944         if (tl > 1)
1945                 dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
1946
1947         printk(KERN_EMERG "SUN4V-ITLB: Error at TPC[%lx], tl %d\n",
1948                regs->tpc, tl);
1949         printk(KERN_EMERG "SUN4V-ITLB: TPC<%pS>\n", (void *) regs->tpc);
1950         printk(KERN_EMERG "SUN4V-ITLB: O7[%lx]\n", regs->u_regs[UREG_I7]);
1951         printk(KERN_EMERG "SUN4V-ITLB: O7<%pS>\n",
1952                (void *) regs->u_regs[UREG_I7]);
1953         printk(KERN_EMERG "SUN4V-ITLB: vaddr[%lx] ctx[%lx] "
1954                "pte[%lx] error[%lx]\n",
1955                sun4v_err_itlb_vaddr, sun4v_err_itlb_ctx,
1956                sun4v_err_itlb_pte, sun4v_err_itlb_error);
1957
1958         prom_halt();
1959 }
1960
1961 unsigned long sun4v_err_dtlb_vaddr;
1962 unsigned long sun4v_err_dtlb_ctx;
1963 unsigned long sun4v_err_dtlb_pte;
1964 unsigned long sun4v_err_dtlb_error;
1965
1966 void sun4v_dtlb_error_report(struct pt_regs *regs, int tl)
1967 {
1968         if (tl > 1)
1969                 dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
1970
1971         printk(KERN_EMERG "SUN4V-DTLB: Error at TPC[%lx], tl %d\n",
1972                regs->tpc, tl);
1973         printk(KERN_EMERG "SUN4V-DTLB: TPC<%pS>\n", (void *) regs->tpc);
1974         printk(KERN_EMERG "SUN4V-DTLB: O7[%lx]\n", regs->u_regs[UREG_I7]);
1975         printk(KERN_EMERG "SUN4V-DTLB: O7<%pS>\n",
1976                (void *) regs->u_regs[UREG_I7]);
1977         printk(KERN_EMERG "SUN4V-DTLB: vaddr[%lx] ctx[%lx] "
1978                "pte[%lx] error[%lx]\n",
1979                sun4v_err_dtlb_vaddr, sun4v_err_dtlb_ctx,
1980                sun4v_err_dtlb_pte, sun4v_err_dtlb_error);
1981
1982         prom_halt();
1983 }
1984
1985 void hypervisor_tlbop_error(unsigned long err, unsigned long op)
1986 {
1987         printk(KERN_CRIT "SUN4V: TLB hv call error %lu for op %lu\n",
1988                err, op);
1989 }
1990
1991 void hypervisor_tlbop_error_xcall(unsigned long err, unsigned long op)
1992 {
1993         printk(KERN_CRIT "SUN4V: XCALL TLB hv call error %lu for op %lu\n",
1994                err, op);
1995 }
1996
1997 void do_fpe_common(struct pt_regs *regs)
1998 {
1999         if (regs->tstate & TSTATE_PRIV) {
2000                 regs->tpc = regs->tnpc;
2001                 regs->tnpc += 4;
2002         } else {
2003                 unsigned long fsr = current_thread_info()->xfsr[0];
2004                 siginfo_t info;
2005
2006                 if (test_thread_flag(TIF_32BIT)) {
2007                         regs->tpc &= 0xffffffff;
2008                         regs->tnpc &= 0xffffffff;
2009                 }
2010                 info.si_signo = SIGFPE;
2011                 info.si_errno = 0;
2012                 info.si_addr = (void __user *)regs->tpc;
2013                 info.si_trapno = 0;
2014                 info.si_code = __SI_FAULT;
2015                 if ((fsr & 0x1c000) == (1 << 14)) {
2016                         if (fsr & 0x10)
2017                                 info.si_code = FPE_FLTINV;
2018                         else if (fsr & 0x08)
2019                                 info.si_code = FPE_FLTOVF;
2020                         else if (fsr & 0x04)
2021                                 info.si_code = FPE_FLTUND;
2022                         else if (fsr & 0x02)
2023                                 info.si_code = FPE_FLTDIV;
2024                         else if (fsr & 0x01)
2025                                 info.si_code = FPE_FLTRES;
2026                 }
2027                 force_sig_info(SIGFPE, &info, current);
2028         }
2029 }
2030
2031 void do_fpieee(struct pt_regs *regs)
2032 {
2033         if (notify_die(DIE_TRAP, "fpu exception ieee", regs,
2034                        0, 0x24, SIGFPE) == NOTIFY_STOP)
2035                 return;
2036
2037         do_fpe_common(regs);
2038 }
2039
2040 extern int do_mathemu(struct pt_regs *, struct fpustate *);
2041
2042 void do_fpother(struct pt_regs *regs)
2043 {
2044         struct fpustate *f = FPUSTATE;
2045         int ret = 0;
2046
2047         if (notify_die(DIE_TRAP, "fpu exception other", regs,
2048                        0, 0x25, SIGFPE) == NOTIFY_STOP)
2049                 return;
2050
2051         switch ((current_thread_info()->xfsr[0] & 0x1c000)) {
2052         case (2 << 14): /* unfinished_FPop */
2053         case (3 << 14): /* unimplemented_FPop */
2054                 ret = do_mathemu(regs, f);
2055                 break;
2056         }
2057         if (ret)
2058                 return;
2059         do_fpe_common(regs);
2060 }
2061
2062 void do_tof(struct pt_regs *regs)
2063 {
2064         siginfo_t info;
2065
2066         if (notify_die(DIE_TRAP, "tagged arithmetic overflow", regs,
2067                        0, 0x26, SIGEMT) == NOTIFY_STOP)
2068                 return;
2069
2070         if (regs->tstate & TSTATE_PRIV)
2071                 die_if_kernel("Penguin overflow trap from kernel mode", regs);
2072         if (test_thread_flag(TIF_32BIT)) {
2073                 regs->tpc &= 0xffffffff;
2074                 regs->tnpc &= 0xffffffff;
2075         }
2076         info.si_signo = SIGEMT;
2077         info.si_errno = 0;
2078         info.si_code = EMT_TAGOVF;
2079         info.si_addr = (void __user *)regs->tpc;
2080         info.si_trapno = 0;
2081         force_sig_info(SIGEMT, &info, current);
2082 }
2083
2084 void do_div0(struct pt_regs *regs)
2085 {
2086         siginfo_t info;
2087
2088         if (notify_die(DIE_TRAP, "integer division by zero", regs,
2089                        0, 0x28, SIGFPE) == NOTIFY_STOP)
2090                 return;
2091
2092         if (regs->tstate & TSTATE_PRIV)
2093                 die_if_kernel("TL0: Kernel divide by zero.", regs);
2094         if (test_thread_flag(TIF_32BIT)) {
2095                 regs->tpc &= 0xffffffff;
2096                 regs->tnpc &= 0xffffffff;
2097         }
2098         info.si_signo = SIGFPE;
2099         info.si_errno = 0;
2100         info.si_code = FPE_INTDIV;
2101         info.si_addr = (void __user *)regs->tpc;
2102         info.si_trapno = 0;
2103         force_sig_info(SIGFPE, &info, current);
2104 }
2105
2106 static void instruction_dump(unsigned int *pc)
2107 {
2108         int i;
2109
2110         if ((((unsigned long) pc) & 3))
2111                 return;
2112
2113         printk("Instruction DUMP:");
2114         for (i = -3; i < 6; i++)
2115                 printk("%c%08x%c",i?' ':'<',pc[i],i?' ':'>');
2116         printk("\n");
2117 }
2118
2119 static void user_instruction_dump(unsigned int __user *pc)
2120 {
2121         int i;
2122         unsigned int buf[9];
2123         
2124         if ((((unsigned long) pc) & 3))
2125                 return;
2126                 
2127         if (copy_from_user(buf, pc - 3, sizeof(buf)))
2128                 return;
2129
2130         printk("Instruction DUMP:");
2131         for (i = 0; i < 9; i++)
2132                 printk("%c%08x%c",i==3?' ':'<',buf[i],i==3?' ':'>');
2133         printk("\n");
2134 }
2135
2136 void show_stack(struct task_struct *tsk, unsigned long *_ksp)
2137 {
2138         unsigned long fp, thread_base, ksp;
2139         struct thread_info *tp;
2140         int count = 0;
2141
2142         ksp = (unsigned long) _ksp;
2143         if (!tsk)
2144                 tsk = current;
2145         tp = task_thread_info(tsk);
2146         if (ksp == 0UL) {
2147                 if (tsk == current)
2148                         asm("mov %%fp, %0" : "=r" (ksp));
2149                 else
2150                         ksp = tp->ksp;
2151         }
2152         if (tp == current_thread_info())
2153                 flushw_all();
2154
2155         fp = ksp + STACK_BIAS;
2156         thread_base = (unsigned long) tp;
2157
2158         printk("Call Trace:\n");
2159         do {
2160                 struct sparc_stackf *sf;
2161                 struct pt_regs *regs;
2162                 unsigned long pc;
2163
2164                 if (!kstack_valid(tp, fp))
2165                         break;
2166                 sf = (struct sparc_stackf *) fp;
2167                 regs = (struct pt_regs *) (sf + 1);
2168
2169                 if (kstack_is_trap_frame(tp, regs)) {
2170                         if (!(regs->tstate & TSTATE_PRIV))
2171                                 break;
2172                         pc = regs->tpc;
2173                         fp = regs->u_regs[UREG_I6] + STACK_BIAS;
2174                 } else {
2175                         pc = sf->callers_pc;
2176                         fp = (unsigned long)sf->fp + STACK_BIAS;
2177                 }
2178
2179                 printk(" [%016lx] %pS\n", pc, (void *) pc);
2180         } while (++count < 16);
2181 }
2182
2183 void dump_stack(void)
2184 {
2185         show_stack(current, NULL);
2186 }
2187
2188 EXPORT_SYMBOL(dump_stack);
2189
2190 static inline int is_kernel_stack(struct task_struct *task,
2191                                   struct reg_window *rw)
2192 {
2193         unsigned long rw_addr = (unsigned long) rw;
2194         unsigned long thread_base, thread_end;
2195
2196         if (rw_addr < PAGE_OFFSET) {
2197                 if (task != &init_task)
2198                         return 0;
2199         }
2200
2201         thread_base = (unsigned long) task_stack_page(task);
2202         thread_end = thread_base + sizeof(union thread_union);
2203         if (rw_addr >= thread_base &&
2204             rw_addr < thread_end &&
2205             !(rw_addr & 0x7UL))
2206                 return 1;
2207
2208         return 0;
2209 }
2210
2211 static inline struct reg_window *kernel_stack_up(struct reg_window *rw)
2212 {
2213         unsigned long fp = rw->ins[6];
2214
2215         if (!fp)
2216                 return NULL;
2217
2218         return (struct reg_window *) (fp + STACK_BIAS);
2219 }
2220
2221 void die_if_kernel(char *str, struct pt_regs *regs)
2222 {
2223         static int die_counter;
2224         int count = 0;
2225         
2226         /* Amuse the user. */
2227         printk(
2228 "              \\|/ ____ \\|/\n"
2229 "              \"@'/ .. \\`@\"\n"
2230 "              /_| \\__/ |_\\\n"
2231 "                 \\__U_/\n");
2232
2233         printk("%s(%d): %s [#%d]\n", current->comm, task_pid_nr(current), str, ++die_counter);
2234         notify_die(DIE_OOPS, str, regs, 0, 255, SIGSEGV);
2235         __asm__ __volatile__("flushw");
2236         show_regs(regs);
2237         add_taint(TAINT_DIE);
2238         if (regs->tstate & TSTATE_PRIV) {
2239                 struct reg_window *rw = (struct reg_window *)
2240                         (regs->u_regs[UREG_FP] + STACK_BIAS);
2241
2242                 /* Stop the back trace when we hit userland or we
2243                  * find some badly aligned kernel stack.
2244                  */
2245                 while (rw &&
2246                        count++ < 30&&
2247                        is_kernel_stack(current, rw)) {
2248                         printk("Caller[%016lx]: %pS\n", rw->ins[7],
2249                                (void *) rw->ins[7]);
2250
2251                         rw = kernel_stack_up(rw);
2252                 }
2253                 instruction_dump ((unsigned int *) regs->tpc);
2254         } else {
2255                 if (test_thread_flag(TIF_32BIT)) {
2256                         regs->tpc &= 0xffffffff;
2257                         regs->tnpc &= 0xffffffff;
2258                 }
2259                 user_instruction_dump ((unsigned int __user *) regs->tpc);
2260         }
2261         if (regs->tstate & TSTATE_PRIV)
2262                 do_exit(SIGKILL);
2263         do_exit(SIGSEGV);
2264 }
2265
2266 #define VIS_OPCODE_MASK ((0x3 << 30) | (0x3f << 19))
2267 #define VIS_OPCODE_VAL  ((0x2 << 30) | (0x36 << 19))
2268
2269 extern int handle_popc(u32 insn, struct pt_regs *regs);
2270 extern int handle_ldf_stq(u32 insn, struct pt_regs *regs);
2271
2272 void do_illegal_instruction(struct pt_regs *regs)
2273 {
2274         unsigned long pc = regs->tpc;
2275         unsigned long tstate = regs->tstate;
2276         u32 insn;
2277         siginfo_t info;
2278
2279         if (notify_die(DIE_TRAP, "illegal instruction", regs,
2280                        0, 0x10, SIGILL) == NOTIFY_STOP)
2281                 return;
2282
2283         if (tstate & TSTATE_PRIV)
2284                 die_if_kernel("Kernel illegal instruction", regs);
2285         if (test_thread_flag(TIF_32BIT))
2286                 pc = (u32)pc;
2287         if (get_user(insn, (u32 __user *) pc) != -EFAULT) {
2288                 if ((insn & 0xc1ffc000) == 0x81700000) /* POPC */ {
2289                         if (handle_popc(insn, regs))
2290                                 return;
2291                 } else if ((insn & 0xc1580000) == 0xc1100000) /* LDQ/STQ */ {
2292                         if (handle_ldf_stq(insn, regs))
2293                                 return;
2294                 } else if (tlb_type == hypervisor) {
2295                         if ((insn & VIS_OPCODE_MASK) == VIS_OPCODE_VAL) {
2296                                 if (!vis_emul(regs, insn))
2297                                         return;
2298                         } else {
2299                                 struct fpustate *f = FPUSTATE;
2300
2301                                 /* XXX maybe verify XFSR bits like
2302                                  * XXX do_fpother() does?
2303                                  */
2304                                 if (do_mathemu(regs, f))
2305                                         return;
2306                         }
2307                 }
2308         }
2309         info.si_signo = SIGILL;
2310         info.si_errno = 0;
2311         info.si_code = ILL_ILLOPC;
2312         info.si_addr = (void __user *)pc;
2313         info.si_trapno = 0;
2314         force_sig_info(SIGILL, &info, current);
2315 }
2316
2317 extern void kernel_unaligned_trap(struct pt_regs *regs, unsigned int insn);
2318
2319 void mem_address_unaligned(struct pt_regs *regs, unsigned long sfar, unsigned long sfsr)
2320 {
2321         siginfo_t info;
2322
2323         if (notify_die(DIE_TRAP, "memory address unaligned", regs,
2324                        0, 0x34, SIGSEGV) == NOTIFY_STOP)
2325                 return;
2326
2327         if (regs->tstate & TSTATE_PRIV) {
2328                 kernel_unaligned_trap(regs, *((unsigned int *)regs->tpc));
2329                 return;
2330         }
2331         info.si_signo = SIGBUS;
2332         info.si_errno = 0;
2333         info.si_code = BUS_ADRALN;
2334         info.si_addr = (void __user *)sfar;
2335         info.si_trapno = 0;
2336         force_sig_info(SIGBUS, &info, current);
2337 }
2338
2339 void sun4v_do_mna(struct pt_regs *regs, unsigned long addr, unsigned long type_ctx)
2340 {
2341         siginfo_t info;
2342
2343         if (notify_die(DIE_TRAP, "memory address unaligned", regs,
2344                        0, 0x34, SIGSEGV) == NOTIFY_STOP)
2345                 return;
2346
2347         if (regs->tstate & TSTATE_PRIV) {
2348                 kernel_unaligned_trap(regs, *((unsigned int *)regs->tpc));
2349                 return;
2350         }
2351         info.si_signo = SIGBUS;
2352         info.si_errno = 0;
2353         info.si_code = BUS_ADRALN;
2354         info.si_addr = (void __user *) addr;
2355         info.si_trapno = 0;
2356         force_sig_info(SIGBUS, &info, current);
2357 }
2358
2359 void do_privop(struct pt_regs *regs)
2360 {
2361         siginfo_t info;
2362
2363         if (notify_die(DIE_TRAP, "privileged operation", regs,
2364                        0, 0x11, SIGILL) == NOTIFY_STOP)
2365                 return;
2366
2367         if (test_thread_flag(TIF_32BIT)) {
2368                 regs->tpc &= 0xffffffff;
2369                 regs->tnpc &= 0xffffffff;
2370         }
2371         info.si_signo = SIGILL;
2372         info.si_errno = 0;
2373         info.si_code = ILL_PRVOPC;
2374         info.si_addr = (void __user *)regs->tpc;
2375         info.si_trapno = 0;
2376         force_sig_info(SIGILL, &info, current);
2377 }
2378
2379 void do_privact(struct pt_regs *regs)
2380 {
2381         do_privop(regs);
2382 }
2383
2384 /* Trap level 1 stuff or other traps we should never see... */
2385 void do_cee(struct pt_regs *regs)
2386 {
2387         die_if_kernel("TL0: Cache Error Exception", regs);
2388 }
2389
2390 void do_cee_tl1(struct pt_regs *regs)
2391 {
2392         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
2393         die_if_kernel("TL1: Cache Error Exception", regs);
2394 }
2395
2396 void do_dae_tl1(struct pt_regs *regs)
2397 {
2398         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
2399         die_if_kernel("TL1: Data Access Exception", regs);
2400 }
2401
2402 void do_iae_tl1(struct pt_regs *regs)
2403 {
2404         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
2405         die_if_kernel("TL1: Instruction Access Exception", regs);
2406 }
2407
2408 void do_div0_tl1(struct pt_regs *regs)
2409 {
2410         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
2411         die_if_kernel("TL1: DIV0 Exception", regs);
2412 }
2413
2414 void do_fpdis_tl1(struct pt_regs *regs)
2415 {
2416         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
2417         die_if_kernel("TL1: FPU Disabled", regs);
2418 }
2419
2420 void do_fpieee_tl1(struct pt_regs *regs)
2421 {
2422         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
2423         die_if_kernel("TL1: FPU IEEE Exception", regs);
2424 }
2425
2426 void do_fpother_tl1(struct pt_regs *regs)
2427 {
2428         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
2429         die_if_kernel("TL1: FPU Other Exception", regs);
2430 }
2431
2432 void do_ill_tl1(struct pt_regs *regs)
2433 {
2434         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
2435         die_if_kernel("TL1: Illegal Instruction Exception", regs);
2436 }
2437
2438 void do_irq_tl1(struct pt_regs *regs)
2439 {
2440         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
2441         die_if_kernel("TL1: IRQ Exception", regs);
2442 }
2443
2444 void do_lddfmna_tl1(struct pt_regs *regs)
2445 {
2446         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
2447         die_if_kernel("TL1: LDDF Exception", regs);
2448 }
2449
2450 void do_stdfmna_tl1(struct pt_regs *regs)
2451 {
2452         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
2453         die_if_kernel("TL1: STDF Exception", regs);
2454 }
2455
2456 void do_paw(struct pt_regs *regs)
2457 {
2458         die_if_kernel("TL0: Phys Watchpoint Exception", regs);
2459 }
2460
2461 void do_paw_tl1(struct pt_regs *regs)
2462 {
2463         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
2464         die_if_kernel("TL1: Phys Watchpoint Exception", regs);
2465 }
2466
2467 void do_vaw(struct pt_regs *regs)
2468 {
2469         die_if_kernel("TL0: Virt Watchpoint Exception", regs);
2470 }
2471
2472 void do_vaw_tl1(struct pt_regs *regs)
2473 {
2474         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
2475         die_if_kernel("TL1: Virt Watchpoint Exception", regs);
2476 }
2477
2478 void do_tof_tl1(struct pt_regs *regs)
2479 {
2480         dump_tl1_traplog((struct tl1_traplog *)(regs + 1));
2481         die_if_kernel("TL1: Tag Overflow Exception", regs);
2482 }
2483
2484 void do_getpsr(struct pt_regs *regs)
2485 {
2486         regs->u_regs[UREG_I0] = tstate_to_psr(regs->tstate);
2487         regs->tpc   = regs->tnpc;
2488         regs->tnpc += 4;
2489         if (test_thread_flag(TIF_32BIT)) {
2490                 regs->tpc &= 0xffffffff;
2491                 regs->tnpc &= 0xffffffff;
2492         }
2493 }
2494
2495 struct trap_per_cpu trap_block[NR_CPUS];
2496
2497 /* This can get invoked before sched_init() so play it super safe
2498  * and use hard_smp_processor_id().
2499  */
2500 void notrace init_cur_cpu_trap(struct thread_info *t)
2501 {
2502         int cpu = hard_smp_processor_id();
2503         struct trap_per_cpu *p = &trap_block[cpu];
2504
2505         p->thread = t;
2506         p->pgd_paddr = 0;
2507 }
2508
2509 extern void thread_info_offsets_are_bolixed_dave(void);
2510 extern void trap_per_cpu_offsets_are_bolixed_dave(void);
2511 extern void tsb_config_offsets_are_bolixed_dave(void);
2512
2513 /* Only invoked on boot processor. */
2514 void __init trap_init(void)
2515 {
2516         /* Compile time sanity check. */
2517         if (TI_TASK != offsetof(struct thread_info, task) ||
2518             TI_FLAGS != offsetof(struct thread_info, flags) ||
2519             TI_CPU != offsetof(struct thread_info, cpu) ||
2520             TI_FPSAVED != offsetof(struct thread_info, fpsaved) ||
2521             TI_KSP != offsetof(struct thread_info, ksp) ||
2522             TI_FAULT_ADDR != offsetof(struct thread_info, fault_address) ||
2523             TI_KREGS != offsetof(struct thread_info, kregs) ||
2524             TI_UTRAPS != offsetof(struct thread_info, utraps) ||
2525             TI_EXEC_DOMAIN != offsetof(struct thread_info, exec_domain) ||
2526             TI_REG_WINDOW != offsetof(struct thread_info, reg_window) ||
2527             TI_RWIN_SPTRS != offsetof(struct thread_info, rwbuf_stkptrs) ||
2528             TI_GSR != offsetof(struct thread_info, gsr) ||
2529             TI_XFSR != offsetof(struct thread_info, xfsr) ||
2530             TI_USER_CNTD0 != offsetof(struct thread_info, user_cntd0) ||
2531             TI_USER_CNTD1 != offsetof(struct thread_info, user_cntd1) ||
2532             TI_KERN_CNTD0 != offsetof(struct thread_info, kernel_cntd0) ||
2533             TI_KERN_CNTD1 != offsetof(struct thread_info, kernel_cntd1) ||
2534             TI_PCR != offsetof(struct thread_info, pcr_reg) ||
2535             TI_PRE_COUNT != offsetof(struct thread_info, preempt_count) ||
2536             TI_NEW_CHILD != offsetof(struct thread_info, new_child) ||
2537             TI_SYS_NOERROR != offsetof(struct thread_info, syscall_noerror) ||
2538             TI_RESTART_BLOCK != offsetof(struct thread_info, restart_block) ||
2539             TI_KUNA_REGS != offsetof(struct thread_info, kern_una_regs) ||
2540             TI_KUNA_INSN != offsetof(struct thread_info, kern_una_insn) ||
2541             TI_FPREGS != offsetof(struct thread_info, fpregs) ||
2542             (TI_FPREGS & (64 - 1)))
2543                 thread_info_offsets_are_bolixed_dave();
2544
2545         if (TRAP_PER_CPU_THREAD != offsetof(struct trap_per_cpu, thread) ||
2546             (TRAP_PER_CPU_PGD_PADDR !=
2547              offsetof(struct trap_per_cpu, pgd_paddr)) ||
2548             (TRAP_PER_CPU_CPU_MONDO_PA !=
2549              offsetof(struct trap_per_cpu, cpu_mondo_pa)) ||
2550             (TRAP_PER_CPU_DEV_MONDO_PA !=
2551              offsetof(struct trap_per_cpu, dev_mondo_pa)) ||
2552             (TRAP_PER_CPU_RESUM_MONDO_PA !=
2553              offsetof(struct trap_per_cpu, resum_mondo_pa)) ||
2554             (TRAP_PER_CPU_RESUM_KBUF_PA !=
2555              offsetof(struct trap_per_cpu, resum_kernel_buf_pa)) ||
2556             (TRAP_PER_CPU_NONRESUM_MONDO_PA !=
2557              offsetof(struct trap_per_cpu, nonresum_mondo_pa)) ||
2558             (TRAP_PER_CPU_NONRESUM_KBUF_PA !=
2559              offsetof(struct trap_per_cpu, nonresum_kernel_buf_pa)) ||
2560             (TRAP_PER_CPU_FAULT_INFO !=
2561              offsetof(struct trap_per_cpu, fault_info)) ||
2562             (TRAP_PER_CPU_CPU_MONDO_BLOCK_PA !=
2563              offsetof(struct trap_per_cpu, cpu_mondo_block_pa)) ||
2564             (TRAP_PER_CPU_CPU_LIST_PA !=
2565              offsetof(struct trap_per_cpu, cpu_list_pa)) ||
2566             (TRAP_PER_CPU_TSB_HUGE !=
2567              offsetof(struct trap_per_cpu, tsb_huge)) ||
2568             (TRAP_PER_CPU_TSB_HUGE_TEMP !=
2569              offsetof(struct trap_per_cpu, tsb_huge_temp)) ||
2570             (TRAP_PER_CPU_IRQ_WORKLIST_PA !=
2571              offsetof(struct trap_per_cpu, irq_worklist_pa)) ||
2572             (TRAP_PER_CPU_CPU_MONDO_QMASK !=
2573              offsetof(struct trap_per_cpu, cpu_mondo_qmask)) ||
2574             (TRAP_PER_CPU_DEV_MONDO_QMASK !=
2575              offsetof(struct trap_per_cpu, dev_mondo_qmask)) ||
2576             (TRAP_PER_CPU_RESUM_QMASK !=
2577              offsetof(struct trap_per_cpu, resum_qmask)) ||
2578             (TRAP_PER_CPU_NONRESUM_QMASK !=
2579              offsetof(struct trap_per_cpu, nonresum_qmask)))
2580                 trap_per_cpu_offsets_are_bolixed_dave();
2581
2582         if ((TSB_CONFIG_TSB !=
2583              offsetof(struct tsb_config, tsb)) ||
2584             (TSB_CONFIG_RSS_LIMIT !=
2585              offsetof(struct tsb_config, tsb_rss_limit)) ||
2586             (TSB_CONFIG_NENTRIES !=
2587              offsetof(struct tsb_config, tsb_nentries)) ||
2588             (TSB_CONFIG_REG_VAL !=
2589              offsetof(struct tsb_config, tsb_reg_val)) ||
2590             (TSB_CONFIG_MAP_VADDR !=
2591              offsetof(struct tsb_config, tsb_map_vaddr)) ||
2592             (TSB_CONFIG_MAP_PTE !=
2593              offsetof(struct tsb_config, tsb_map_pte)))
2594                 tsb_config_offsets_are_bolixed_dave();
2595
2596         /* Attach to the address space of init_task.  On SMP we
2597          * do this in smp.c:smp_callin for other cpus.
2598          */
2599         atomic_inc(&init_mm.mm_count);
2600         current->active_mm = &init_mm;
2601 }