Merge master.kernel.org:/pub/scm/linux/kernel/git/davej/agpgart
[linux-2.6] / arch / alpha / kernel / sys_noritake.c
1 /*
2  *      linux/arch/alpha/kernel/sys_noritake.c
3  *
4  *      Copyright (C) 1995 David A Rusling
5  *      Copyright (C) 1996 Jay A Estabrook
6  *      Copyright (C) 1998, 1999 Richard Henderson
7  *
8  * Code supporting the NORITAKE (AlphaServer 1000A), 
9  * CORELLE (AlphaServer 800), and ALCOR Primo (AlphaStation 600A).
10  */
11
12 #include <linux/kernel.h>
13 #include <linux/types.h>
14 #include <linux/mm.h>
15 #include <linux/sched.h>
16 #include <linux/pci.h>
17 #include <linux/init.h>
18 #include <linux/bitops.h>
19
20 #include <asm/ptrace.h>
21 #include <asm/system.h>
22 #include <asm/dma.h>
23 #include <asm/irq.h>
24 #include <asm/mmu_context.h>
25 #include <asm/io.h>
26 #include <asm/pgtable.h>
27 #include <asm/core_apecs.h>
28 #include <asm/core_cia.h>
29 #include <asm/tlbflush.h>
30
31 #include "proto.h"
32 #include "irq_impl.h"
33 #include "pci_impl.h"
34 #include "machvec_impl.h"
35
36 /* Note mask bit is true for ENABLED irqs.  */
37 static int cached_irq_mask;
38
39 static inline void
40 noritake_update_irq_hw(int irq, int mask)
41 {
42         int port = 0x54a;
43         if (irq >= 32) {
44             mask >>= 16;
45             port = 0x54c;
46         }
47         outw(mask, port);
48 }
49
50 static void
51 noritake_enable_irq(unsigned int irq)
52 {
53         noritake_update_irq_hw(irq, cached_irq_mask |= 1 << (irq - 16));
54 }
55
56 static void
57 noritake_disable_irq(unsigned int irq)
58 {
59         noritake_update_irq_hw(irq, cached_irq_mask &= ~(1 << (irq - 16)));
60 }
61
62 static unsigned int
63 noritake_startup_irq(unsigned int irq)
64 {
65         noritake_enable_irq(irq);
66         return 0;
67 }
68
69 static struct hw_interrupt_type noritake_irq_type = {
70         .typename       = "NORITAKE",
71         .startup        = noritake_startup_irq,
72         .shutdown       = noritake_disable_irq,
73         .enable         = noritake_enable_irq,
74         .disable        = noritake_disable_irq,
75         .ack            = noritake_disable_irq,
76         .end            = noritake_enable_irq,
77 };
78
79 static void 
80 noritake_device_interrupt(unsigned long vector)
81 {
82         unsigned long pld;
83         unsigned int i;
84
85         /* Read the interrupt summary registers of NORITAKE */
86         pld = (((unsigned long) inw(0x54c) << 32)
87                | ((unsigned long) inw(0x54a) << 16)
88                | ((unsigned long) inb(0xa0) << 8)
89                | inb(0x20));
90
91         /*
92          * Now for every possible bit set, work through them and call
93          * the appropriate interrupt handler.
94          */
95         while (pld) {
96                 i = ffz(~pld);
97                 pld &= pld - 1; /* clear least bit set */
98                 if (i < 16) {
99                         isa_device_interrupt(vector);
100                 } else {
101                         handle_irq(i);
102                 }
103         }
104 }
105
106 static void 
107 noritake_srm_device_interrupt(unsigned long vector)
108 {
109         int irq;
110
111         irq = (vector - 0x800) >> 4;
112
113         /*
114          * I really hate to do this, too, but the NORITAKE SRM console also
115          * reports PCI vectors *lower* than I expected from the bit numbers
116          * in the documentation.
117          * But I really don't want to change the fixup code for allocation
118          * of IRQs, nor the alpha_irq_mask maintenance stuff, both of which
119          * look nice and clean now.
120          * So, here's this additional grotty hack... :-(
121          */
122         if (irq >= 16)
123                 irq = irq + 1;
124
125         handle_irq(irq);
126 }
127
128 static void __init
129 noritake_init_irq(void)
130 {
131         long i;
132
133         if (alpha_using_srm)
134                 alpha_mv.device_interrupt = noritake_srm_device_interrupt;
135
136         outw(0, 0x54a);
137         outw(0, 0x54c);
138
139         for (i = 16; i < 48; ++i) {
140                 irq_desc[i].status = IRQ_DISABLED | IRQ_LEVEL;
141                 irq_desc[i].chip = &noritake_irq_type;
142         }
143
144         init_i8259a_irqs();
145         common_init_isa_dma();
146 }
147
148
149 /*
150  * PCI Fixup configuration.
151  *
152  * Summary @ 0x542, summary register #1:
153  * Bit      Meaning
154  * 0        All valid ints from summary regs 2 & 3
155  * 1        QLOGIC ISP1020A SCSI
156  * 2        Interrupt Line A from slot 0
157  * 3        Interrupt Line B from slot 0
158  * 4        Interrupt Line A from slot 1
159  * 5        Interrupt line B from slot 1
160  * 6        Interrupt Line A from slot 2
161  * 7        Interrupt Line B from slot 2
162  * 8        Interrupt Line A from slot 3
163  * 9        Interrupt Line B from slot 3
164  *10        Interrupt Line A from slot 4
165  *11        Interrupt Line B from slot 4
166  *12        Interrupt Line A from slot 5
167  *13        Interrupt Line B from slot 5
168  *14        Interrupt Line A from slot 6
169  *15        Interrupt Line B from slot 6
170  *
171  * Summary @ 0x544, summary register #2:
172  * Bit      Meaning
173  * 0        OR of all unmasked ints in SR #2
174  * 1        OR of secondary bus ints
175  * 2        Interrupt Line C from slot 0
176  * 3        Interrupt Line D from slot 0
177  * 4        Interrupt Line C from slot 1
178  * 5        Interrupt line D from slot 1
179  * 6        Interrupt Line C from slot 2
180  * 7        Interrupt Line D from slot 2
181  * 8        Interrupt Line C from slot 3
182  * 9        Interrupt Line D from slot 3
183  *10        Interrupt Line C from slot 4
184  *11        Interrupt Line D from slot 4
185  *12        Interrupt Line C from slot 5
186  *13        Interrupt Line D from slot 5
187  *14        Interrupt Line C from slot 6
188  *15        Interrupt Line D from slot 6
189  *
190  * The device to slot mapping looks like:
191  *
192  * Slot     Device
193  *  7       Intel PCI-EISA bridge chip
194  *  8       DEC PCI-PCI bridge chip
195  * 11       PCI on board slot 0
196  * 12       PCI on board slot 1
197  * 13       PCI on board slot 2
198  *   
199  *
200  * This two layered interrupt approach means that we allocate IRQ 16 and 
201  * above for PCI interrupts.  The IRQ relates to which bit the interrupt
202  * comes in on.  This makes interrupt processing much easier.
203  */
204
205 static int __init
206 noritake_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
207 {
208         static char irq_tab[15][5] __initdata = {
209                 /*INT    INTA   INTB   INTC   INTD */
210                 /* note: IDSELs 16, 17, and 25 are CORELLE only */
211                 { 16+1,  16+1,  16+1,  16+1,  16+1},  /* IdSel 16,  QLOGIC */
212                 {   -1,    -1,    -1,    -1,    -1},  /* IdSel 17, S3 Trio64 */
213                 {   -1,    -1,    -1,    -1,    -1},  /* IdSel 18,  PCEB */
214                 {   -1,    -1,    -1,    -1,    -1},  /* IdSel 19,  PPB  */
215                 {   -1,    -1,    -1,    -1,    -1},  /* IdSel 20,  ???? */
216                 {   -1,    -1,    -1,    -1,    -1},  /* IdSel 21,  ???? */
217                 { 16+2,  16+2,  16+3,  32+2,  32+3},  /* IdSel 22,  slot 0 */
218                 { 16+4,  16+4,  16+5,  32+4,  32+5},  /* IdSel 23,  slot 1 */
219                 { 16+6,  16+6,  16+7,  32+6,  32+7},  /* IdSel 24,  slot 2 */
220                 { 16+8,  16+8,  16+9,  32+8,  32+9},  /* IdSel 25,  slot 3 */
221                 /* The following 5 are actually on PCI bus 1, which is 
222                    across the built-in bridge of the NORITAKE only.  */
223                 { 16+1,  16+1,  16+1,  16+1,  16+1},  /* IdSel 16,  QLOGIC */
224                 { 16+8,  16+8,  16+9,  32+8,  32+9},  /* IdSel 17,  slot 3 */
225                 {16+10, 16+10, 16+11, 32+10, 32+11},  /* IdSel 18,  slot 4 */
226                 {16+12, 16+12, 16+13, 32+12, 32+13},  /* IdSel 19,  slot 5 */
227                 {16+14, 16+14, 16+15, 32+14, 32+15},  /* IdSel 20,  slot 6 */
228         };
229         const long min_idsel = 5, max_idsel = 19, irqs_per_slot = 5;
230         return COMMON_TABLE_LOOKUP;
231 }
232
233 static u8 __init
234 noritake_swizzle(struct pci_dev *dev, u8 *pinp)
235 {
236         int slot, pin = *pinp;
237
238         if (dev->bus->number == 0) {
239                 slot = PCI_SLOT(dev->devfn);
240         }
241         /* Check for the built-in bridge */
242         else if (PCI_SLOT(dev->bus->self->devfn) == 8) {
243                 slot = PCI_SLOT(dev->devfn) + 15; /* WAG! */
244         }
245         else
246         {
247                 /* Must be a card-based bridge.  */
248                 do {
249                         if (PCI_SLOT(dev->bus->self->devfn) == 8) {
250                                 slot = PCI_SLOT(dev->devfn) + 15;
251                                 break;
252                         }
253                         pin = bridge_swizzle(pin, PCI_SLOT(dev->devfn)) ;
254
255                         /* Move up the chain of bridges.  */
256                         dev = dev->bus->self;
257                         /* Slot of the next bridge.  */
258                         slot = PCI_SLOT(dev->devfn);
259                 } while (dev->bus->self);
260         }
261         *pinp = pin;
262         return slot;
263 }
264
265 #if defined(CONFIG_ALPHA_GENERIC) || !defined(CONFIG_ALPHA_PRIMO)
266 static void
267 noritake_apecs_machine_check(unsigned long vector, unsigned long la_ptr)
268 {
269 #define MCHK_NO_DEVSEL 0x205U
270 #define MCHK_NO_TABT 0x204U
271
272         struct el_common *mchk_header;
273         unsigned int code;
274
275         mchk_header = (struct el_common *)la_ptr;
276
277         /* Clear the error before any reporting.  */
278         mb();
279         mb(); /* magic */
280         draina();
281         apecs_pci_clr_err();
282         wrmces(0x7);
283         mb();
284
285         code = mchk_header->code;
286         process_mcheck_info(vector, la_ptr, "NORITAKE APECS",
287                             (mcheck_expected(0)
288                              && (code == MCHK_NO_DEVSEL
289                                  || code == MCHK_NO_TABT)));
290 }
291 #endif
292
293
294 /*
295  * The System Vectors
296  */
297
298 #if defined(CONFIG_ALPHA_GENERIC) || !defined(CONFIG_ALPHA_PRIMO)
299 struct alpha_machine_vector noritake_mv __initmv = {
300         .vector_name            = "Noritake",
301         DO_EV4_MMU,
302         DO_DEFAULT_RTC,
303         DO_APECS_IO,
304         .machine_check          = noritake_apecs_machine_check,
305         .max_isa_dma_address    = ALPHA_MAX_ISA_DMA_ADDRESS,
306         .min_io_address         = EISA_DEFAULT_IO_BASE,
307         .min_mem_address        = APECS_AND_LCA_DEFAULT_MEM_BASE,
308
309         .nr_irqs                = 48,
310         .device_interrupt       = noritake_device_interrupt,
311
312         .init_arch              = apecs_init_arch,
313         .init_irq               = noritake_init_irq,
314         .init_rtc               = common_init_rtc,
315         .init_pci               = common_init_pci,
316         .pci_map_irq            = noritake_map_irq,
317         .pci_swizzle            = noritake_swizzle,
318 };
319 ALIAS_MV(noritake)
320 #endif
321
322 #if defined(CONFIG_ALPHA_GENERIC) || defined(CONFIG_ALPHA_PRIMO)
323 struct alpha_machine_vector noritake_primo_mv __initmv = {
324         .vector_name            = "Noritake-Primo",
325         DO_EV5_MMU,
326         DO_DEFAULT_RTC,
327         DO_CIA_IO,
328         .machine_check          = cia_machine_check,
329         .max_isa_dma_address    = ALPHA_MAX_ISA_DMA_ADDRESS,
330         .min_io_address         = EISA_DEFAULT_IO_BASE,
331         .min_mem_address        = CIA_DEFAULT_MEM_BASE,
332
333         .nr_irqs                = 48,
334         .device_interrupt       = noritake_device_interrupt,
335
336         .init_arch              = cia_init_arch,
337         .init_irq               = noritake_init_irq,
338         .init_rtc               = common_init_rtc,
339         .init_pci               = cia_init_pci,
340         .kill_arch              = cia_kill_arch,
341         .pci_map_irq            = noritake_map_irq,
342         .pci_swizzle            = noritake_swizzle,
343 };
344 ALIAS_MV(noritake_primo)
345 #endif