git.oblomov.eu Git - linux-2.6/blob - arch/mips/jmr3927/rbhma3100/setup.c

   1 /***********************************************************************
   2  *
   3  * Copyright 2001 MontaVista Software Inc.
   4  * Author: MontaVista Software, Inc.
   5  *              ahennessy@mvista.com
   6  *
   7  * Based on arch/mips/ddb5xxx/ddb5477/setup.c
   8  *
   9  *     Setup file for JMR3927.
  10  *
  11  * Copyright (C) 2000-2001 Toshiba Corporation
  12  *
  13  *  This program is free software; you can redistribute  it and/or modify it
  14  *  under  the terms of  the GNU General  Public License as published by the
  15  *  Free Software Foundation;  either version 2 of the  License, or (at your
  16  *  option) any later version.
  17  *
  18  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
  19  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
  20  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  21  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
  22  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  23  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
  24  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  25  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
  26  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  27  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  28  *
  29  *  You should have received a copy of the  GNU General Public License along
  30  *  with this program; if not, write  to the Free Software Foundation, Inc.,
  31  *  675 Mass Ave, Cambridge, MA 02139, USA.
  32  *
  33  ***********************************************************************
  34  */
  35
  36 #include <linux/init.h>
  37 #include <linux/kernel.h>
  38 #include <linux/kdev_t.h>
  39 #include <linux/types.h>
  40 #include <linux/sched.h>
  41 #include <linux/pci.h>
  42 #include <linux/ide.h>
  43 #include <linux/irq.h>
  44 #include <linux/ioport.h>
  45 #include <linux/param.h>        /* for HZ */
  46 #include <linux/delay.h>
  47 #include <linux/pm.h>
  48 #ifdef CONFIG_SERIAL_TXX9
  49 #include <linux/tty.h>
  50 #include <linux/serial.h>
  51 #include <linux/serial_core.h>
  52 #endif
  53
  54 #include <asm/addrspace.h>
  55 #include <asm/time.h>
  56 #include <asm/bcache.h>
  57 #include <asm/irq.h>
  58 #include <asm/reboot.h>
  59 #include <asm/gdb-stub.h>
  60 #include <asm/jmr3927/jmr3927.h>
  61 #include <asm/mipsregs.h>
  62 #include <asm/traps.h>
  63
  64 extern void puts(unsigned char *cp);
  65
  66 /* Tick Timer divider */
  67 #define JMR3927_TIMER_CCD       0       /* 1/2 */
  68 #define JMR3927_TIMER_CLK       (JMR3927_IMCLK / (2 << JMR3927_TIMER_CCD))
  69
  70 unsigned char led_state = 0xf;
  71
  72 struct {
  73     struct resource ram0;
  74     struct resource ram1;
  75     struct resource pcimem;
  76     struct resource iob;
  77     struct resource ioc;
  78     struct resource pciio;
  79     struct resource jmy1394;
  80     struct resource rom1;
  81     struct resource rom0;
  82     struct resource sio0;
  83     struct resource sio1;
  84 } jmr3927_resources = {
  85         {
  86                 .start  = 0,
  87                 .end    = 0x01FFFFFF,
  88                 .name   = "RAM0",
  89                 .flags = IORESOURCE_MEM
  90         }, {
  91                 .start  = 0x02000000,
  92                 .end    = 0x03FFFFFF,
  93                 .name   = "RAM1",
  94                 .flags = IORESOURCE_MEM
  95         }, {
  96                 .start  = 0x08000000,
  97                 .end    = 0x07FFFFFF,
  98                 .name   = "PCIMEM",
  99                 .flags = IORESOURCE_MEM
 100         }, {
 101                 .start  = 0x10000000,
 102                 .end    = 0x13FFFFFF,
 103                 .name   = "IOB"
 104         }, {
 105                 .start  = 0x14000000,
 106                 .end    = 0x14FFFFFF,
 107                 .name   = "IOC"
 108         }, {
 109                 .start  = 0x15000000,
 110                 .end    = 0x15FFFFFF,
 111                 .name   = "PCIIO"
 112         }, {
 113                 .start  = 0x1D000000,
 114                 .end    = 0x1D3FFFFF,
 115                 .name   = "JMY1394"
 116         }, {
 117                 .start  = 0x1E000000,
 118                 .end    = 0x1E3FFFFF,
 119                 .name   = "ROM1"
 120         }, {
 121                 .start  = 0x1FC00000,
 122                 .end    = 0x1FFFFFFF,
 123                 .name   = "ROM0"
 124         }, {
 125                 .start  = 0xFFFEF300,
 126                 .end    = 0xFFFEF3FF,
 127                 .name   = "SIO0"
 128         }, {
 129                 .start  = 0xFFFEF400,
 130                 .end    = 0xFFFEF4FF,
 131                 .name   = "SIO1"
 132         },
 133 };
 134
 135 /* don't enable - see errata */
 136 int jmr3927_ccfg_toeon = 0;
 137
 138 static inline void do_reset(void)
 139 {
 140 #ifdef CONFIG_TC35815
 141         extern void tc35815_killall(void);
 142         tc35815_killall();
 143 #endif
 144 #if 1   /* Resetting PCI bus */
 145         jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
 146         jmr3927_ioc_reg_out(JMR3927_IOC_RESET_PCI, JMR3927_IOC_RESET_ADDR);
 147         (void)jmr3927_ioc_reg_in(JMR3927_IOC_RESET_ADDR);       /* flush WB */
 148         mdelay(1);
 149         jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
 150 #endif
 151         jmr3927_ioc_reg_out(JMR3927_IOC_RESET_CPU, JMR3927_IOC_RESET_ADDR);
 152 }
 153
 154 static void jmr3927_machine_restart(char *command)
 155 {
 156         local_irq_disable();
 157         puts("Rebooting...");
 158         do_reset();
 159 }
 160
 161 static void jmr3927_machine_halt(void)
 162 {
 163         puts("JMR-TX3927 halted.\n");
 164         while (1);
 165 }
 166
 167 static void jmr3927_machine_power_off(void)
 168 {
 169         puts("JMR-TX3927 halted. Please turn off the power.\n");
 170         while (1);
 171 }
 172
 173 #define USE_RTC_DS1742
 174 #ifdef USE_RTC_DS1742
 175 extern void rtc_ds1742_init(unsigned long base);
 176 #endif
 177 static void __init jmr3927_time_init(void)
 178 {
 179 #ifdef USE_RTC_DS1742
 180         if (jmr3927_have_nvram()) {
 181                 rtc_ds1742_init(JMR3927_IOC_NVRAMB_ADDR);
 182         }
 183 #endif
 184 }
 185
 186 unsigned long jmr3927_do_gettimeoffset(void);
 187
 188 void __init plat_timer_setup(struct irqaction *irq)
 189 {
 190         do_gettimeoffset = jmr3927_do_gettimeoffset;
 191
 192         jmr3927_tmrptr->cpra = JMR3927_TIMER_CLK / HZ;
 193         jmr3927_tmrptr->itmr = TXx927_TMTITMR_TIIE | TXx927_TMTITMR_TZCE;
 194         jmr3927_tmrptr->ccdr = JMR3927_TIMER_CCD;
 195         jmr3927_tmrptr->tcr =
 196                 TXx927_TMTCR_TCE | TXx927_TMTCR_CCDE | TXx927_TMTCR_TMODE_ITVL;
 197
 198         setup_irq(JMR3927_IRQ_TICK, irq);
 199 }
 200
 201 #define USECS_PER_JIFFY (1000000/HZ)
 202
 203 unsigned long jmr3927_do_gettimeoffset(void)
 204 {
 205        unsigned long count;
 206        unsigned long res = 0;
 207
 208        /* MUST read TRR before TISR. */
 209        count = jmr3927_tmrptr->trr;
 210
 211        if (jmr3927_tmrptr->tisr & TXx927_TMTISR_TIIS) {
 212                /* timer interrupt is pending.  use Max value. */
 213                res = USECS_PER_JIFFY - 1;
 214        } else {
 215                /* convert to usec */
 216                /* res = count / (JMR3927_TIMER_CLK / 1000000); */
 217                res = (count << 7) / ((JMR3927_TIMER_CLK << 7) / 1000000);
 218
 219                /*
 220                 * Due to possible jiffies inconsistencies, we need to check
 221                 * the result so that we'll get a timer that is monotonic.
 222                 */
 223                if (res >= USECS_PER_JIFFY)
 224                        res = USECS_PER_JIFFY-1;
 225        }
 226
 227        return res;
 228 }
 229
 230
 231 //#undef DO_WRITE_THROUGH
 232 #define DO_WRITE_THROUGH
 233 #define DO_ENABLE_CACHE
 234
 235 extern char * __init prom_getcmdline(void);
 236 static void jmr3927_board_init(void);
 237 extern struct resource pci_io_resource;
 238 extern struct resource pci_mem_resource;
 239
 240 void __init plat_mem_setup(void)
 241 {
 242         char *argptr;
 243
 244         set_io_port_base(JMR3927_PORT_BASE + JMR3927_PCIIO);
 245
 246         board_time_init = jmr3927_time_init;
 247
 248         _machine_restart = jmr3927_machine_restart;
 249         _machine_halt = jmr3927_machine_halt;
 250         pm_power_off = jmr3927_machine_power_off;
 251
 252         /*
 253          * IO/MEM resources.
 254          */
 255         ioport_resource.start = pci_io_resource.start;
 256         ioport_resource.end = pci_io_resource.end;
 257         iomem_resource.start = 0;
 258         iomem_resource.end = 0xffffffff;
 259
 260         /* Reboot on panic */
 261         panic_timeout = 180;
 262
 263         {
 264                 unsigned int conf;
 265                 conf = read_c0_conf();
 266         }
 267
 268 #if 1
 269         /* cache setup */
 270         {
 271                 unsigned int conf;
 272 #ifdef DO_ENABLE_CACHE
 273                 int mips_ic_disable = 0, mips_dc_disable = 0;
 274 #else
 275                 int mips_ic_disable = 1, mips_dc_disable = 1;
 276 #endif
 277 #ifdef DO_WRITE_THROUGH
 278                 int mips_config_cwfon = 0;
 279                 int mips_config_wbon = 0;
 280 #else
 281                 int mips_config_cwfon = 1;
 282                 int mips_config_wbon = 1;
 283 #endif
 284
 285                 conf = read_c0_conf();
 286                 conf &= ~(TX39_CONF_ICE | TX39_CONF_DCE | TX39_CONF_WBON | TX39_CONF_CWFON);
 287                 conf |= mips_ic_disable ? 0 : TX39_CONF_ICE;
 288                 conf |= mips_dc_disable ? 0 : TX39_CONF_DCE;
 289                 conf |= mips_config_wbon ? TX39_CONF_WBON : 0;
 290                 conf |= mips_config_cwfon ? TX39_CONF_CWFON : 0;
 291
 292                 write_c0_conf(conf);
 293                 write_c0_cache(0);
 294         }
 295 #endif
 296
 297         /* initialize board */
 298         jmr3927_board_init();
 299
 300         argptr = prom_getcmdline();
 301
 302         if ((argptr = strstr(argptr, "toeon")) != NULL) {
 303                         jmr3927_ccfg_toeon = 1;
 304         }
 305         argptr = prom_getcmdline();
 306         if ((argptr = strstr(argptr, "ip=")) == NULL) {
 307                 argptr = prom_getcmdline();
 308                 strcat(argptr, " ip=bootp");
 309         }
 310
 311 #ifdef CONFIG_SERIAL_TXX9
 312         {
 313                 extern int early_serial_txx9_setup(struct uart_port *port);
 314                 int i;
 315                 struct uart_port req;
 316                 for(i = 0; i < 2; i++) {
 317                         memset(&req, 0, sizeof(req));
 318                         req.line = i;
 319                         req.iotype = UPIO_MEM;
 320                         req.membase = (char *)TX3927_SIO_REG(i);
 321                         req.mapbase = TX3927_SIO_REG(i);
 322                         req.irq = i == 0 ?
 323                                 JMR3927_IRQ_IRC_SIO0 : JMR3927_IRQ_IRC_SIO1;
 324                         if (i == 0)
 325                                 req.flags |= UPF_BUGGY_UART /*HAVE_CTS_LINE*/;
 326                         req.uartclk = JMR3927_IMCLK;
 327                         early_serial_txx9_setup(&req);
 328                 }
 329         }
 330 #ifdef CONFIG_SERIAL_TXX9_CONSOLE
 331         argptr = prom_getcmdline();
 332         if ((argptr = strstr(argptr, "console=")) == NULL) {
 333                 argptr = prom_getcmdline();
 334                 strcat(argptr, " console=ttyS1,115200");
 335         }
 336 #endif
 337 #endif
 338 }
 339
 340 static void tx3927_setup(void);
 341
 342 #ifdef CONFIG_PCI
 343 unsigned long mips_pci_io_base;
 344 unsigned long mips_pci_io_size;
 345 unsigned long mips_pci_mem_base;
 346 unsigned long mips_pci_mem_size;
 347 /* for legacy I/O, PCI I/O PCI Bus address must be 0 */
 348 unsigned long mips_pci_io_pciaddr = 0;
 349 #endif
 350
 351 static void __init jmr3927_board_init(void)
 352 {
 353         char *argptr;
 354
 355 #ifdef CONFIG_PCI
 356         mips_pci_io_base = JMR3927_PCIIO;
 357         mips_pci_io_size = JMR3927_PCIIO_SIZE;
 358         mips_pci_mem_base = JMR3927_PCIMEM;
 359         mips_pci_mem_size = JMR3927_PCIMEM_SIZE;
 360 #endif
 361
 362         tx3927_setup();
 363
 364         if (jmr3927_have_isac()) {
 365
 366 #ifdef CONFIG_FB_E1355
 367                 argptr = prom_getcmdline();
 368                 if ((argptr = strstr(argptr, "video=")) == NULL) {
 369                         argptr = prom_getcmdline();
 370                         strcat(argptr, " video=e1355fb:crt16h");
 371                 }
 372 #endif
 373
 374 #ifdef CONFIG_BLK_DEV_IDE
 375                 /* overrides PCI-IDE */
 376 #endif
 377         }
 378
 379         /* SIO0 DTR on */
 380         jmr3927_ioc_reg_out(0, JMR3927_IOC_DTR_ADDR);
 381
 382         jmr3927_led_set(0);
 383
 384
 385         if (jmr3927_have_isac())
 386                 jmr3927_io_led_set(0);
 387         printk("JMR-TX3927 (Rev %d) --- IOC(Rev %d) DIPSW:%d,%d,%d,%d\n",
 388                jmr3927_ioc_reg_in(JMR3927_IOC_BREV_ADDR) & JMR3927_REV_MASK,
 389                jmr3927_ioc_reg_in(JMR3927_IOC_REV_ADDR) & JMR3927_REV_MASK,
 390                jmr3927_dipsw1(), jmr3927_dipsw2(),
 391                jmr3927_dipsw3(), jmr3927_dipsw4());
 392         if (jmr3927_have_isac())
 393                 printk("JMI-3927IO2 --- ISAC(Rev %d) DIPSW:%01x\n",
 394                        jmr3927_isac_reg_in(JMR3927_ISAC_REV_ADDR) & JMR3927_REV_MASK,
 395                        jmr3927_io_dipsw());
 396 }
 397
 398 void __init tx3927_setup(void)
 399 {
 400         int i;
 401
 402         /* SDRAMC are configured by PROM */
 403
 404         /* ROMC */
 405         tx3927_romcptr->cr[1] = JMR3927_ROMCE1 | 0x00030048;
 406         tx3927_romcptr->cr[2] = JMR3927_ROMCE2 | 0x000064c8;
 407         tx3927_romcptr->cr[3] = JMR3927_ROMCE3 | 0x0003f698;
 408         tx3927_romcptr->cr[5] = JMR3927_ROMCE5 | 0x0000f218;
 409
 410         /* CCFG */
 411         /* enable Timeout BusError */
 412         if (jmr3927_ccfg_toeon)
 413                 tx3927_ccfgptr->ccfg |= TX3927_CCFG_TOE;
 414
 415         /* clear BusErrorOnWrite flag */
 416         tx3927_ccfgptr->ccfg &= ~TX3927_CCFG_BEOW;
 417         /* Disable PCI snoop */
 418         tx3927_ccfgptr->ccfg &= ~TX3927_CCFG_PSNP;
 419
 420 #ifdef DO_WRITE_THROUGH
 421         /* Enable PCI SNOOP - with write through only */
 422         tx3927_ccfgptr->ccfg |= TX3927_CCFG_PSNP;
 423 #endif
 424
 425         /* Pin selection */
 426         tx3927_ccfgptr->pcfg &= ~TX3927_PCFG_SELALL;
 427         tx3927_ccfgptr->pcfg |=
 428                 TX3927_PCFG_SELSIOC(0) | TX3927_PCFG_SELSIO_ALL |
 429                 (TX3927_PCFG_SELDMA_ALL & ~TX3927_PCFG_SELDMA(1));
 430
 431         printk("TX3927 -- CRIR:%08lx CCFG:%08lx PCFG:%08lx\n",
 432                tx3927_ccfgptr->crir,
 433                tx3927_ccfgptr->ccfg, tx3927_ccfgptr->pcfg);
 434
 435         /* IRC */
 436         /* disable interrupt control */
 437         tx3927_ircptr->cer = 0;
 438         /* mask all IRC interrupts */
 439         tx3927_ircptr->imr = 0;
 440         for (i = 0; i < TX3927_NUM_IR / 2; i++) {
 441                 tx3927_ircptr->ilr[i] = 0;
 442         }
 443         /* setup IRC interrupt mode (Low Active) */
 444         for (i = 0; i < TX3927_NUM_IR / 8; i++) {
 445                 tx3927_ircptr->cr[i] = 0;
 446         }
 447
 448         /* TMR */
 449         /* disable all timers */
 450         for (i = 0; i < TX3927_NR_TMR; i++) {
 451                 tx3927_tmrptr(i)->tcr = TXx927_TMTCR_CRE;
 452                 tx3927_tmrptr(i)->tisr = 0;
 453                 tx3927_tmrptr(i)->cpra = 0xffffffff;
 454                 tx3927_tmrptr(i)->itmr = 0;
 455                 tx3927_tmrptr(i)->ccdr = 0;
 456                 tx3927_tmrptr(i)->pgmr = 0;
 457         }
 458
 459         /* DMA */
 460         tx3927_dmaptr->mcr = 0;
 461         for (i = 0; i < sizeof(tx3927_dmaptr->ch) / sizeof(tx3927_dmaptr->ch[0]); i++) {
 462                 /* reset channel */
 463                 tx3927_dmaptr->ch[i].ccr = TX3927_DMA_CCR_CHRST;
 464                 tx3927_dmaptr->ch[i].ccr = 0;
 465         }
 466         /* enable DMA */
 467 #ifdef __BIG_ENDIAN
 468         tx3927_dmaptr->mcr = TX3927_DMA_MCR_MSTEN;
 469 #else
 470         tx3927_dmaptr->mcr = TX3927_DMA_MCR_MSTEN | TX3927_DMA_MCR_LE;
 471 #endif
 472
 473 #ifdef CONFIG_PCI
 474         /* PCIC */
 475         printk("TX3927 PCIC -- DID:%04x VID:%04x RID:%02x Arbiter:",
 476                tx3927_pcicptr->did, tx3927_pcicptr->vid,
 477                tx3927_pcicptr->rid);
 478         if (!(tx3927_ccfgptr->ccfg & TX3927_CCFG_PCIXARB)) {
 479                 printk("External\n");
 480                 /* XXX */
 481         } else {
 482                 printk("Internal\n");
 483
 484                 /* Reset PCI Bus */
 485                 jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
 486                 udelay(100);
 487                 jmr3927_ioc_reg_out(JMR3927_IOC_RESET_PCI,
 488                                     JMR3927_IOC_RESET_ADDR);
 489                 udelay(100);
 490                 jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
 491
 492
 493                 /* Disable External PCI Config. Access */
 494                 tx3927_pcicptr->lbc = TX3927_PCIC_LBC_EPCAD;
 495 #ifdef __BIG_ENDIAN
 496                 tx3927_pcicptr->lbc |= TX3927_PCIC_LBC_IBSE |
 497                         TX3927_PCIC_LBC_TIBSE |
 498                         TX3927_PCIC_LBC_TMFBSE | TX3927_PCIC_LBC_MSDSE;
 499 #endif
 500                 /* LB->PCI mappings */
 501                 tx3927_pcicptr->iomas = ~(mips_pci_io_size - 1);
 502                 tx3927_pcicptr->ilbioma = mips_pci_io_base;
 503                 tx3927_pcicptr->ipbioma = mips_pci_io_pciaddr;
 504                 tx3927_pcicptr->mmas = ~(mips_pci_mem_size - 1);
 505                 tx3927_pcicptr->ilbmma = mips_pci_mem_base;
 506                 tx3927_pcicptr->ipbmma = mips_pci_mem_base;
 507                 /* PCI->LB mappings */
 508                 tx3927_pcicptr->iobas = 0xffffffff;
 509                 tx3927_pcicptr->ioba = 0;
 510                 tx3927_pcicptr->tlbioma = 0;
 511                 tx3927_pcicptr->mbas = ~(mips_pci_mem_size - 1);
 512                 tx3927_pcicptr->mba = 0;
 513                 tx3927_pcicptr->tlbmma = 0;
 514 #ifndef JMR3927_INIT_INDIRECT_PCI
 515                 /* Enable Direct mapping Address Space Decoder */
 516                 tx3927_pcicptr->lbc |= TX3927_PCIC_LBC_ILMDE | TX3927_PCIC_LBC_ILIDE;
 517 #endif
 518
 519                 /* Clear All Local Bus Status */
 520                 tx3927_pcicptr->lbstat = TX3927_PCIC_LBIM_ALL;
 521                 /* Enable All Local Bus Interrupts */
 522                 tx3927_pcicptr->lbim = TX3927_PCIC_LBIM_ALL;
 523                 /* Clear All PCI Status Error */
 524                 tx3927_pcicptr->pcistat = TX3927_PCIC_PCISTATIM_ALL;
 525                 /* Enable All PCI Status Error Interrupts */
 526                 tx3927_pcicptr->pcistatim = TX3927_PCIC_PCISTATIM_ALL;
 527
 528                 /* PCIC Int => IRC IRQ10 */
 529                 tx3927_pcicptr->il = TX3927_IR_PCI;
 530 #if 1
 531                 /* Target Control (per errata) */
 532                 tx3927_pcicptr->tc = TX3927_PCIC_TC_OF8E | TX3927_PCIC_TC_IF8E;
 533 #endif
 534
 535                 /* Enable Bus Arbiter */
 536 #if 0
 537                 tx3927_pcicptr->req_trace = 0x73737373;
 538 #endif
 539                 tx3927_pcicptr->pbapmc = TX3927_PCIC_PBAPMC_PBAEN;
 540
 541                 tx3927_pcicptr->pcicmd = PCI_COMMAND_MASTER |
 542                         PCI_COMMAND_MEMORY |
 543 #if 1
 544                         PCI_COMMAND_IO |
 545 #endif
 546                         PCI_COMMAND_PARITY | PCI_COMMAND_SERR;
 547         }
 548 #endif /* CONFIG_PCI */
 549
 550         /* PIO */
 551         /* PIO[15:12] connected to LEDs */
 552         tx3927_pioptr->dir = 0x0000f000;
 553         tx3927_pioptr->maskcpu = 0;
 554         tx3927_pioptr->maskext = 0;
 555         {
 556                 unsigned int conf;
 557
 558         conf = read_c0_conf();
 559                if (!(conf & TX39_CONF_ICE))
 560                        printk("TX3927 I-Cache disabled.\n");
 561                if (!(conf & TX39_CONF_DCE))
 562                        printk("TX3927 D-Cache disabled.\n");
 563                else if (!(conf & TX39_CONF_WBON))
 564                        printk("TX3927 D-Cache WriteThrough.\n");
 565                else if (!(conf & TX39_CONF_CWFON))
 566                        printk("TX3927 D-Cache WriteBack.\n");
 567                else
 568                        printk("TX3927 D-Cache WriteBack (CWF) .\n");
 569         }
 570 }