git.oblomov.eu Git - linux-2.6/blob - include/asm-x86/apic.h

   1 #ifndef _ASM_X86_APIC_H
   2 #define _ASM_X86_APIC_H
   3
   4 #include <linux/pm.h>
   5 #include <linux/delay.h>
   6
   7 #include <asm/alternative.h>
   8 #include <asm/fixmap.h>
   9 #include <asm/apicdef.h>
  10 #include <asm/processor.h>
  11 #include <asm/system.h>
  12 #include <asm/cpufeature.h>
  13 #include <asm/msr.h>
  14
  15 #define ARCH_APICTIMER_STOPS_ON_C3      1
  16
  17 #define Dprintk printk
  18
  19 /*
  20  * Debugging macros
  21  */
  22 #define APIC_QUIET   0
  23 #define APIC_VERBOSE 1
  24 #define APIC_DEBUG   2
  25
  26 /*
  27  * Define the default level of output to be very little
  28  * This can be turned up by using apic=verbose for more
  29  * information and apic=debug for _lots_ of information.
  30  * apic_verbosity is defined in apic.c
  31  */
  32 #define apic_printk(v, s, a...) do {       \
  33                 if ((v) <= apic_verbosity) \
  34                         printk(s, ##a);    \
  35         } while (0)
  36
  37
  38 extern void generic_apic_probe(void);
  39
  40 #ifdef CONFIG_X86_LOCAL_APIC
  41
  42 extern unsigned int apic_verbosity;
  43 extern int local_apic_timer_c2_ok;
  44
  45 extern int ioapic_force;
  46
  47 extern int disable_apic;
  48 /*
  49  * Basic functions accessing APICs.
  50  */
  51 #ifdef CONFIG_PARAVIRT
  52 #include <asm/paravirt.h>
  53 #else
  54 #define setup_boot_clock setup_boot_APIC_clock
  55 #define setup_secondary_clock setup_secondary_APIC_clock
  56 #endif
  57
  58 extern int is_vsmp_box(void);
  59
  60 static inline void native_apic_mem_write(u32 reg, u32 v)
  61 {
  62         volatile u32 *addr = (volatile u32 *)(APIC_BASE + reg);
  63
  64         alternative_io("movl %0, %1", "xchgl %0, %1", X86_FEATURE_11AP,
  65                        ASM_OUTPUT2("=r" (v), "=m" (*addr)),
  66                        ASM_OUTPUT2("0" (v), "m" (*addr)));
  67 }
  68
  69 static inline u32 native_apic_mem_read(u32 reg)
  70 {
  71         return *((volatile u32 *)(APIC_BASE + reg));
  72 }
  73
  74 static inline void native_apic_msr_write(u32 reg, u32 v)
  75 {
  76         if (reg == APIC_DFR || reg == APIC_ID || reg == APIC_LDR ||
  77             reg == APIC_LVR)
  78                 return;
  79
  80         wrmsr(APIC_BASE_MSR + (reg >> 4), v, 0);
  81 }
  82
  83 static inline u32 native_apic_msr_read(u32 reg)
  84 {
  85         u32 low, high;
  86
  87         if (reg == APIC_DFR)
  88                 return -1;
  89
  90         rdmsr(APIC_BASE_MSR + (reg >> 4), low, high);
  91         return low;
  92 }
  93
  94 #ifndef CONFIG_X86_32
  95 extern int x2apic, x2apic_preenabled;
  96 extern void check_x2apic(void);
  97 extern void enable_x2apic(void);
  98 extern void enable_IR_x2apic(void);
  99 extern void x2apic_icr_write(u32 low, u32 id);
 100 #endif
 101
 102 struct apic_ops {
 103         u32 (*read)(u32 reg);
 104         void (*write)(u32 reg, u32 v);
 105         u64 (*icr_read)(void);
 106         void (*icr_write)(u32 low, u32 high);
 107         void (*wait_icr_idle)(void);
 108         u32 (*safe_wait_icr_idle)(void);
 109 };
 110
 111 extern struct apic_ops *apic_ops;
 112
 113 #define apic_read (apic_ops->read)
 114 #define apic_write (apic_ops->write)
 115 #define apic_icr_read (apic_ops->icr_read)
 116 #define apic_icr_write (apic_ops->icr_write)
 117 #define apic_wait_icr_idle (apic_ops->wait_icr_idle)
 118 #define safe_apic_wait_icr_idle (apic_ops->safe_wait_icr_idle)
 119
 120 extern int get_physical_broadcast(void);
 121
 122 #ifdef CONFIG_X86_64
 123 static inline void ack_x2APIC_irq(void)
 124 {
 125         /* Docs say use 0 for future compatibility */
 126         native_apic_msr_write(APIC_EOI, 0);
 127 }
 128 #endif
 129
 130
 131 static inline void ack_APIC_irq(void)
 132 {
 133         /*
 134          * ack_APIC_irq() actually gets compiled as a single instruction:
 135          * - a single rmw on Pentium/82489DX
 136          * - a single write on P6+ cores (CONFIG_X86_GOOD_APIC)
 137          * ... yummie.
 138          */
 139
 140         /* Docs say use 0 for future compatibility */
 141 #ifdef CONFIG_X86_32
 142         apic_write(APIC_EOI, 0);
 143 #else
 144         native_apic_mem_write(APIC_EOI, 0);
 145 #endif
 146 }
 147
 148 extern int lapic_get_maxlvt(void);
 149 extern void clear_local_APIC(void);
 150 extern void connect_bsp_APIC(void);
 151 extern void disconnect_bsp_APIC(int virt_wire_setup);
 152 extern void disable_local_APIC(void);
 153 extern void lapic_shutdown(void);
 154 extern int verify_local_APIC(void);
 155 extern void cache_APIC_registers(void);
 156 extern void sync_Arb_IDs(void);
 157 extern void init_bsp_APIC(void);
 158 extern void setup_local_APIC(void);
 159 extern void end_local_APIC_setup(void);
 160 extern void init_apic_mappings(void);
 161 extern void setup_boot_APIC_clock(void);
 162 extern void setup_secondary_APIC_clock(void);
 163 extern int APIC_init_uniprocessor(void);
 164 extern void enable_NMI_through_LVT0(void);
 165
 166 /*
 167  * On 32bit this is mach-xxx local
 168  */
 169 #ifdef CONFIG_X86_64
 170 extern void early_init_lapic_mapping(void);
 171 extern int apic_is_clustered_box(void);
 172 #else
 173 static inline int apic_is_clustered_box(void)
 174 {
 175         return 0;
 176 }
 177 #endif
 178
 179 extern u8 setup_APIC_eilvt_mce(u8 vector, u8 msg_type, u8 mask);
 180 extern u8 setup_APIC_eilvt_ibs(u8 vector, u8 msg_type, u8 mask);
 181
 182
 183 #else /* !CONFIG_X86_LOCAL_APIC */
 184 static inline void lapic_shutdown(void) { }
 185 #define local_apic_timer_c2_ok          1
 186 static inline void init_apic_mappings(void) { }
 187
 188 #endif /* !CONFIG_X86_LOCAL_APIC */
 189
 190 #endif /* __ASM_APIC_H */