Merge branch 'devel'
[linux-2.6] / arch / sh / mm / Kconfig
1 menu "Memory management options"
2
3 config QUICKLIST
4         def_bool y
5
6 config MMU
7         bool "Support for memory management hardware"
8         depends on !CPU_SH2
9         default y
10         help
11           Some SH processors (such as SH-2/SH-2A) lack an MMU. In order to
12           boot on these systems, this option must not be set.
13
14           On other systems (such as the SH-3 and 4) where an MMU exists,
15           turning this off will boot the kernel on these machines with the
16           MMU implicitly switched off.
17
18 config PAGE_OFFSET
19         hex
20         default "0x80000000" if MMU && SUPERH32
21         default "0x20000000" if MMU && SUPERH64
22         default "0x00000000"
23
24 config MEMORY_START
25         hex "Physical memory start address"
26         default "0x08000000"
27         ---help---
28           Computers built with Hitachi SuperH processors always
29           map the ROM starting at address zero.  But the processor
30           does not specify the range that RAM takes.
31
32           The physical memory (RAM) start address will be automatically
33           set to 08000000. Other platforms, such as the Solution Engine
34           boards typically map RAM at 0C000000.
35
36           Tweak this only when porting to a new machine which does not
37           already have a defconfig. Changing it from the known correct
38           value on any of the known systems will only lead to disaster.
39
40 config MEMORY_SIZE
41         hex "Physical memory size"
42         default "0x04000000"
43         help
44           This sets the default memory size assumed by your SH kernel. It can
45           be overridden as normal by the 'mem=' argument on the kernel command
46           line. If unsure, consult your board specifications or just leave it
47           as 0x04000000 which was the default value before this became
48           configurable.
49
50 # Physical addressing modes
51
52 config 29BIT
53         def_bool !32BIT
54         depends on SUPERH32
55
56 config 32BIT
57         bool
58         default y if CPU_SH5
59
60 config PMB
61         bool "Support 32-bit physical addressing through PMB"
62         depends on MMU && EXPERIMENTAL && (CPU_SUBTYPE_SH7780 || CPU_SUBTYPE_SH7785)
63         select 32BIT
64         default y
65         help
66           If you say Y here, physical addressing will be extended to
67           32-bits through the SH-4A PMB. If this is not set, legacy
68           29-bit physical addressing will be used.
69
70 config X2TLB
71         bool "Enable extended TLB mode"
72         depends on (CPU_SHX2 || CPU_SHX3) && MMU && EXPERIMENTAL
73         help
74           Selecting this option will enable the extended mode of the SH-X2
75           TLB. For legacy SH-X behaviour and interoperability, say N. For
76           all of the fun new features and a willingless to submit bug reports,
77           say Y.
78
79 config VSYSCALL
80         bool "Support vsyscall page"
81         depends on MMU && (CPU_SH3 || CPU_SH4)
82         default y
83         help
84           This will enable support for the kernel mapping a vDSO page
85           in process space, and subsequently handing down the entry point
86           to the libc through the ELF auxiliary vector.
87
88           From the kernel side this is used for the signal trampoline.
89           For systems with an MMU that can afford to give up a page,
90           (the default value) say Y.
91
92 config NUMA
93         bool "Non Uniform Memory Access (NUMA) Support"
94         depends on MMU && SYS_SUPPORTS_NUMA && EXPERIMENTAL
95         default n
96         help
97           Some SH systems have many various memories scattered around
98           the address space, each with varying latencies. This enables
99           support for these blocks by binding them to nodes and allowing
100           memory policies to be used for prioritizing and controlling
101           allocation behaviour.
102
103 config NODES_SHIFT
104         int
105         default "3" if CPU_SUBTYPE_SHX3
106         default "1"
107         depends on NEED_MULTIPLE_NODES
108
109 config ARCH_FLATMEM_ENABLE
110         def_bool y
111         depends on !NUMA
112
113 config ARCH_SPARSEMEM_ENABLE
114         def_bool y
115         select SPARSEMEM_STATIC
116
117 config ARCH_SPARSEMEM_DEFAULT
118         def_bool y
119
120 config MAX_ACTIVE_REGIONS
121         int
122         default "6" if (CPU_SUBTYPE_SHX3 && SPARSEMEM)
123         default "2" if SPARSEMEM && (CPU_SUBTYPE_SH7722 || \
124                        CPU_SUBTYPE_SH7785)
125         default "1"
126
127 config ARCH_POPULATES_NODE_MAP
128         def_bool y
129
130 config ARCH_SELECT_MEMORY_MODEL
131         def_bool y
132
133 config ARCH_ENABLE_MEMORY_HOTPLUG
134         def_bool y
135         depends on SPARSEMEM && MMU
136
137 config ARCH_ENABLE_MEMORY_HOTREMOVE
138         def_bool y
139         depends on SPARSEMEM && MMU
140
141 config ARCH_MEMORY_PROBE
142         def_bool y
143         depends on MEMORY_HOTPLUG
144
145 choice
146         prompt "Kernel page size"
147         default PAGE_SIZE_8KB if X2TLB
148         default PAGE_SIZE_4KB
149
150 config PAGE_SIZE_4KB
151         bool "4kB"
152         depends on !MMU || !X2TLB
153         help
154           This is the default page size used by all SuperH CPUs.
155
156 config PAGE_SIZE_8KB
157         bool "8kB"
158         depends on !MMU || X2TLB
159         help
160           This enables 8kB pages as supported by SH-X2 and later MMUs.
161
162 config PAGE_SIZE_16KB
163         bool "16kB"
164         depends on !MMU
165         help
166           This enables 16kB pages on MMU-less SH systems.
167
168 config PAGE_SIZE_64KB
169         bool "64kB"
170         depends on !MMU || CPU_SH4 || CPU_SH5
171         help
172           This enables support for 64kB pages, possible on all SH-4
173           CPUs and later.
174
175 endchoice
176
177 config ENTRY_OFFSET
178         hex
179         default "0x00001000" if PAGE_SIZE_4KB
180         default "0x00002000" if PAGE_SIZE_8KB
181         default "0x00004000" if PAGE_SIZE_16KB
182         default "0x00010000" if PAGE_SIZE_64KB
183         default "0x00000000"
184
185 choice
186         prompt "HugeTLB page size"
187         depends on HUGETLB_PAGE && (CPU_SH4 || CPU_SH5) && MMU
188         default HUGETLB_PAGE_SIZE_1MB if PAGE_SIZE_64KB
189         default HUGETLB_PAGE_SIZE_64K
190
191 config HUGETLB_PAGE_SIZE_64K
192         bool "64kB"
193         depends on !PAGE_SIZE_64KB
194
195 config HUGETLB_PAGE_SIZE_256K
196         bool "256kB"
197         depends on X2TLB
198
199 config HUGETLB_PAGE_SIZE_1MB
200         bool "1MB"
201
202 config HUGETLB_PAGE_SIZE_4MB
203         bool "4MB"
204         depends on X2TLB
205
206 config HUGETLB_PAGE_SIZE_64MB
207         bool "64MB"
208         depends on X2TLB
209
210 config HUGETLB_PAGE_SIZE_512MB
211         bool "512MB"
212         depends on CPU_SH5
213
214 endchoice
215
216 source "mm/Kconfig"
217
218 endmenu
219
220 menu "Cache configuration"
221
222 config SH7705_CACHE_32KB
223         bool "Enable 32KB cache size for SH7705"
224         depends on CPU_SUBTYPE_SH7705
225         default y
226
227 config SH_DIRECT_MAPPED
228         bool "Use direct-mapped caching"
229         default n
230         help
231           Selecting this option will configure the caches to be direct-mapped,
232           even if the cache supports a 2 or 4-way mode. This is useful primarily
233           for debugging on platforms with 2 and 4-way caches (SH7750R/SH7751R,
234           SH4-202, SH4-501, etc.)
235
236           Turn this option off for platforms that do not have a direct-mapped
237           cache, and you have no need to run the caches in such a configuration.
238
239 choice
240         prompt "Cache mode"
241         default CACHE_WRITEBACK if CPU_SH2A || CPU_SH3 || CPU_SH4 || CPU_SH5
242         default CACHE_WRITETHROUGH if (CPU_SH2 && !CPU_SH2A)
243
244 config CACHE_WRITEBACK
245         bool "Write-back"
246
247 config CACHE_WRITETHROUGH
248         bool "Write-through"
249         help
250           Selecting this option will configure the caches in write-through
251           mode, as opposed to the default write-back configuration.
252
253           Since there's sill some aliasing issues on SH-4, this option will
254           unfortunately still require the majority of flushing functions to
255           be implemented to deal with aliasing.
256
257           If unsure, say N.
258
259 config CACHE_OFF
260         bool "Off"
261
262 endchoice
263
264 endmenu