git.oblomov.eu Git - linux-2.6/blob - arch/sh/mm/Kconfig

   1 #
   2 # Processor families
   3 #
   4 config CPU_SH2
   5         bool
   6
   7 config CPU_SH2A
   8         bool
   9         select CPU_SH2
  10
  11 config CPU_SH3
  12         bool
  13         select CPU_HAS_INTEVT
  14         select CPU_HAS_SR_RB
  15
  16 config CPU_SH4
  17         bool
  18         select CPU_HAS_INTEVT
  19         select CPU_HAS_SR_RB
  20         select CPU_HAS_PTEA if (!CPU_SUBTYPE_ST40 && !CPU_SH4A) || CPU_SHX2
  21
  22 config CPU_SH4A
  23         bool
  24         select CPU_SH4
  25
  26 config CPU_SH4AL_DSP
  27         bool
  28         select CPU_SH4A
  29         select CPU_HAS_DSP
  30
  31 config CPU_SUBTYPE_ST40
  32         bool
  33         select CPU_SH4
  34
  35 config CPU_SHX2
  36         bool
  37
  38 config CPU_SHX3
  39         bool
  40
  41 choice
  42         prompt "Processor sub-type selection"
  43
  44 #
  45 # Processor subtypes
  46 #
  47
  48 # SH-2 Processor Support
  49
  50 config CPU_SUBTYPE_SH7619
  51         bool "Support SH7619 processor"
  52         select CPU_SH2
  53         select CPU_HAS_IPR_IRQ
  54
  55 # SH-2A Processor Support
  56
  57 config CPU_SUBTYPE_SH7206
  58         bool "Support SH7206 processor"
  59         select CPU_SH2A
  60         select CPU_HAS_IPR_IRQ
  61
  62 # SH-3 Processor Support
  63
  64 config CPU_SUBTYPE_SH7705
  65         bool "Support SH7705 processor"
  66         select CPU_SH3
  67         select CPU_HAS_INTC_IRQ
  68
  69 config CPU_SUBTYPE_SH7706
  70         bool "Support SH7706 processor"
  71         select CPU_SH3
  72         select CPU_HAS_INTC_IRQ
  73         help
  74           Select SH7706 if you have a 133 Mhz SH-3 HD6417706 CPU.
  75
  76 config CPU_SUBTYPE_SH7707
  77         bool "Support SH7707 processor"
  78         select CPU_SH3
  79         select CPU_HAS_INTC_IRQ
  80         help
  81           Select SH7707 if you have a  60 Mhz SH-3 HD6417707 CPU.
  82
  83 config CPU_SUBTYPE_SH7708
  84         bool "Support SH7708 processor"
  85         select CPU_SH3
  86         select CPU_HAS_INTC_IRQ
  87         help
  88           Select SH7708 if you have a  60 Mhz SH-3 HD6417708S or
  89           if you have a 100 Mhz SH-3 HD6417708R CPU.
  90
  91 config CPU_SUBTYPE_SH7709
  92         bool "Support SH7709 processor"
  93         select CPU_SH3
  94         select CPU_HAS_INTC_IRQ
  95         help
  96           Select SH7709 if you have a  80 Mhz SH-3 HD6417709 CPU.
  97
  98 config CPU_SUBTYPE_SH7710
  99         bool "Support SH7710 processor"
 100         select CPU_SH3
 101         select CPU_HAS_INTC_IRQ
 102         select CPU_HAS_DSP
 103         help
 104           Select SH7710 if you have a SH3-DSP SH7710 CPU.
 105
 106 config CPU_SUBTYPE_SH7712
 107         bool "Support SH7712 processor"
 108         select CPU_SH3
 109         select CPU_HAS_INTC_IRQ
 110         select CPU_HAS_DSP
 111         help
 112           Select SH7712 if you have a SH3-DSP SH7712 CPU.
 113
 114 # SH-4 Processor Support
 115
 116 config CPU_SUBTYPE_SH7750
 117         bool "Support SH7750 processor"
 118         select CPU_SH4
 119         select CPU_HAS_INTC_IRQ
 120         help
 121           Select SH7750 if you have a 200 Mhz SH-4 HD6417750 CPU.
 122
 123 config CPU_SUBTYPE_SH7091
 124         bool "Support SH7091 processor"
 125         select CPU_SH4
 126         select CPU_HAS_INTC_IRQ
 127         help
 128           Select SH7091 if you have an SH-4 based Sega device (such as
 129           the Dreamcast, Naomi, and Naomi 2).
 130
 131 config CPU_SUBTYPE_SH7750R
 132         bool "Support SH7750R processor"
 133         select CPU_SH4
 134         select CPU_HAS_INTC_IRQ
 135
 136 config CPU_SUBTYPE_SH7750S
 137         bool "Support SH7750S processor"
 138         select CPU_SH4
 139         select CPU_HAS_INTC_IRQ
 140
 141 config CPU_SUBTYPE_SH7751
 142         bool "Support SH7751 processor"
 143         select CPU_SH4
 144         select CPU_HAS_INTC_IRQ
 145         help
 146           Select SH7751 if you have a 166 Mhz SH-4 HD6417751 CPU,
 147           or if you have a HD6417751R CPU.
 148
 149 config CPU_SUBTYPE_SH7751R
 150         bool "Support SH7751R processor"
 151         select CPU_SH4
 152         select CPU_HAS_INTC_IRQ
 153
 154 config CPU_SUBTYPE_SH7760
 155         bool "Support SH7760 processor"
 156         select CPU_SH4
 157         select CPU_HAS_INTC_IRQ
 158
 159 config CPU_SUBTYPE_SH4_202
 160         bool "Support SH4-202 processor"
 161         select CPU_SH4
 162
 163 # ST40 Processor Support
 164
 165 config CPU_SUBTYPE_ST40STB1
 166         bool "Support ST40STB1/ST40RA processors"
 167         select CPU_SUBTYPE_ST40
 168         help
 169           Select ST40STB1 if you have a ST40RA CPU.
 170           This was previously called the ST40STB1, hence the option name.
 171
 172 config CPU_SUBTYPE_ST40GX1
 173         bool "Support ST40GX1 processor"
 174         select CPU_SUBTYPE_ST40
 175         help
 176           Select ST40GX1 if you have a ST40GX1 CPU.
 177
 178 # SH-4A Processor Support
 179
 180 config CPU_SUBTYPE_SH7770
 181         bool "Support SH7770 processor"
 182         select CPU_SH4A
 183
 184 config CPU_SUBTYPE_SH7780
 185         bool "Support SH7780 processor"
 186         select CPU_SH4A
 187         select CPU_HAS_INTC_IRQ
 188
 189 config CPU_SUBTYPE_SH7785
 190         bool "Support SH7785 processor"
 191         select CPU_SH4A
 192         select CPU_SHX2
 193         select CPU_HAS_INTC_IRQ
 194
 195 config CPU_SUBTYPE_SHX3
 196         bool "Support SH-X3 processor"
 197         select CPU_SH4A
 198         select CPU_SHX3
 199         select CPU_HAS_INTC_IRQ
 200         select ARCH_SPARSEMEM_ENABLE
 201         select SYS_SUPPORTS_NUMA
 202
 203 # SH4AL-DSP Processor Support
 204
 205 config CPU_SUBTYPE_SH7343
 206         bool "Support SH7343 processor"
 207         select CPU_SH4AL_DSP
 208
 209 config CPU_SUBTYPE_SH7722
 210         bool "Support SH7722 processor"
 211         select CPU_SH4AL_DSP
 212         select CPU_SHX2
 213         select CPU_HAS_INTC_IRQ
 214         select ARCH_SPARSEMEM_ENABLE
 215         select SYS_SUPPORTS_NUMA
 216
 217 endchoice
 218
 219 menu "Memory management options"
 220
 221 config QUICKLIST
 222         def_bool y
 223
 224 config MMU
 225         bool "Support for memory management hardware"
 226         depends on !CPU_SH2
 227         default y
 228         help
 229           Some SH processors (such as SH-2/SH-2A) lack an MMU. In order to
 230           boot on these systems, this option must not be set.
 231
 232           On other systems (such as the SH-3 and 4) where an MMU exists,
 233           turning this off will boot the kernel on these machines with the
 234           MMU implicitly switched off.
 235
 236 config PAGE_OFFSET
 237         hex
 238         default "0x80000000" if MMU
 239         default "0x00000000"
 240
 241 config MEMORY_START
 242         hex "Physical memory start address"
 243         default "0x08000000"
 244         ---help---
 245           Computers built with Hitachi SuperH processors always
 246           map the ROM starting at address zero.  But the processor
 247           does not specify the range that RAM takes.
 248
 249           The physical memory (RAM) start address will be automatically
 250           set to 08000000. Other platforms, such as the Solution Engine
 251           boards typically map RAM at 0C000000.
 252
 253           Tweak this only when porting to a new machine which does not
 254           already have a defconfig. Changing it from the known correct
 255           value on any of the known systems will only lead to disaster.
 256
 257 config MEMORY_SIZE
 258         hex "Physical memory size"
 259         default "0x00400000"
 260         help
 261           This sets the default memory size assumed by your SH kernel. It can
 262           be overridden as normal by the 'mem=' argument on the kernel command
 263           line. If unsure, consult your board specifications or just leave it
 264           as 0x00400000 which was the default value before this became
 265           configurable.
 266
 267 config 32BIT
 268         bool "Support 32-bit physical addressing through PMB"
 269         depends on MMU && (CPU_SUBTYPE_SH7780 || CPU_SUBTYPE_SH7785)
 270         default y
 271         help
 272           If you say Y here, physical addressing will be extended to
 273           32-bits through the SH-4A PMB. If this is not set, legacy
 274           29-bit physical addressing will be used.
 275
 276 config X2TLB
 277         bool "Enable extended TLB mode"
 278         depends on CPU_SHX2 && MMU && EXPERIMENTAL
 279         help
 280           Selecting this option will enable the extended mode of the SH-X2
 281           TLB. For legacy SH-X behaviour and interoperability, say N. For
 282           all of the fun new features and a willingless to submit bug reports,
 283           say Y.
 284
 285 config VSYSCALL
 286         bool "Support vsyscall page"
 287         depends on MMU
 288         default y
 289         help
 290           This will enable support for the kernel mapping a vDSO page
 291           in process space, and subsequently handing down the entry point
 292           to the libc through the ELF auxiliary vector.
 293
 294           From the kernel side this is used for the signal trampoline.
 295           For systems with an MMU that can afford to give up a page,
 296           (the default value) say Y.
 297
 298 config NUMA
 299         bool "Non Uniform Memory Access (NUMA) Support"
 300         depends on MMU && SYS_SUPPORTS_NUMA && EXPERIMENTAL
 301         default n
 302         help
 303           Some SH systems have many various memories scattered around
 304           the address space, each with varying latencies. This enables
 305           support for these blocks by binding them to nodes and allowing
 306           memory policies to be used for prioritizing and controlling
 307           allocation behaviour.
 308
 309 config NODES_SHIFT
 310         int
 311         default "3" if CPU_SUBTYPE_SHX3
 312         default "1"
 313         depends on NEED_MULTIPLE_NODES
 314
 315 config ARCH_FLATMEM_ENABLE
 316         def_bool y
 317         depends on !NUMA
 318
 319 config ARCH_SPARSEMEM_ENABLE
 320         def_bool y
 321         select SPARSEMEM_STATIC
 322
 323 config ARCH_SPARSEMEM_DEFAULT
 324         def_bool y
 325
 326 config MAX_ACTIVE_REGIONS
 327         int
 328         default "6" if (CPU_SUBTYPE_SHX3 && SPARSEMEM)
 329         default "2" if (CPU_SUBTYPE_SH7722 && SPARSEMEM)
 330         default "1"
 331
 332 config ARCH_POPULATES_NODE_MAP
 333         def_bool y
 334
 335 config ARCH_SELECT_MEMORY_MODEL
 336         def_bool y
 337
 338 config ARCH_ENABLE_MEMORY_HOTPLUG
 339         def_bool y
 340         depends on SPARSEMEM
 341
 342 config ARCH_MEMORY_PROBE
 343         def_bool y
 344         depends on MEMORY_HOTPLUG
 345
 346 choice
 347         prompt "Kernel page size"
 348         default PAGE_SIZE_4KB
 349
 350 config PAGE_SIZE_4KB
 351         bool "4kB"
 352         help
 353           This is the default page size used by all SuperH CPUs.
 354
 355 config PAGE_SIZE_8KB
 356         bool "8kB"
 357         depends on EXPERIMENTAL && X2TLB
 358         help
 359           This enables 8kB pages as supported by SH-X2 and later MMUs.
 360
 361 config PAGE_SIZE_64KB
 362         bool "64kB"
 363         depends on EXPERIMENTAL && CPU_SH4
 364         help
 365           This enables support for 64kB pages, possible on all SH-4
 366           CPUs and later. Highly experimental, not recommended.
 367
 368 endchoice
 369
 370 choice
 371         prompt "HugeTLB page size"
 372         depends on HUGETLB_PAGE && CPU_SH4 && MMU
 373         default HUGETLB_PAGE_SIZE_64K
 374
 375 config HUGETLB_PAGE_SIZE_64K
 376         bool "64kB"
 377
 378 config HUGETLB_PAGE_SIZE_256K
 379         bool "256kB"
 380         depends on X2TLB
 381
 382 config HUGETLB_PAGE_SIZE_1MB
 383         bool "1MB"
 384
 385 config HUGETLB_PAGE_SIZE_4MB
 386         bool "4MB"
 387         depends on X2TLB
 388
 389 config HUGETLB_PAGE_SIZE_64MB
 390         bool "64MB"
 391         depends on X2TLB
 392
 393 endchoice
 394
 395 source "mm/Kconfig"
 396
 397 endmenu
 398
 399 menu "Cache configuration"
 400
 401 config SH7705_CACHE_32KB
 402         bool "Enable 32KB cache size for SH7705"
 403         depends on CPU_SUBTYPE_SH7705
 404         default y
 405
 406 config SH_DIRECT_MAPPED
 407         bool "Use direct-mapped caching"
 408         default n
 409         help
 410           Selecting this option will configure the caches to be direct-mapped,
 411           even if the cache supports a 2 or 4-way mode. This is useful primarily
 412           for debugging on platforms with 2 and 4-way caches (SH7750R/SH7751R,
 413           SH4-202, SH4-501, etc.)
 414
 415           Turn this option off for platforms that do not have a direct-mapped
 416           cache, and you have no need to run the caches in such a configuration.
 417
 418 choice
 419         prompt "Cache mode"
 420         default CACHE_WRITEBACK if CPU_SH2A || CPU_SH3 || CPU_SH4
 421         default CACHE_WRITETHROUGH if (CPU_SH2 && !CPU_SH2A)
 422
 423 config CACHE_WRITEBACK
 424         bool "Write-back"
 425         depends on CPU_SH2A || CPU_SH3 || CPU_SH4
 426
 427 config CACHE_WRITETHROUGH
 428         bool "Write-through"
 429         help
 430           Selecting this option will configure the caches in write-through
 431           mode, as opposed to the default write-back configuration.
 432
 433           Since there's sill some aliasing issues on SH-4, this option will
 434           unfortunately still require the majority of flushing functions to
 435           be implemented to deal with aliasing.
 436
 437           If unsure, say N.
 438
 439 config CACHE_OFF
 440         bool "Off"
 441
 442 endchoice
 443
 444 endmenu