git.oblomov.eu Git - linux-2.6/blob - arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/config.h>
  15 #include <linux/init.h>
  16 #include <linux/module.h>
  17 #include <linux/sched.h>
  18 #include <linux/interrupt.h>
  19 #include <linux/ptrace.h>
  20 #include <linux/sysdev.h>
  21 #include <linux/err.h>
  22 #include <linux/clk.h>
  23
  24 #include <asm/hardware.h>
  25 #include <asm/irq.h>
  26 #include <asm/arch/irqs.h>
  27 #include <asm/arch/gpio.h>
  28 #include <asm/mach/irq.h>
  29
  30 #include <asm/io.h>
  31
  32 /*
  33  * OMAP1510 GPIO registers
  34  */
  35 #define OMAP1510_GPIO_BASE              (void __iomem *)0xfffce000
  36 #define OMAP1510_GPIO_DATA_INPUT        0x00
  37 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  38 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  39 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  40 #define OMAP1510_GPIO_INT_MASK          0x10
  41 #define OMAP1510_GPIO_INT_STATUS        0x14
  42 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  43
  44 #define OMAP1510_IH_GPIO_BASE           64
  45
  46 /*
  47  * OMAP1610 specific GPIO registers
  48  */
  49 #define OMAP1610_GPIO1_BASE             (void __iomem *)0xfffbe400
  50 #define OMAP1610_GPIO2_BASE             (void __iomem *)0xfffbec00
  51 #define OMAP1610_GPIO3_BASE             (void __iomem *)0xfffbb400
  52 #define OMAP1610_GPIO4_BASE             (void __iomem *)0xfffbbc00
  53 #define OMAP1610_GPIO_REVISION          0x0000
  54 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  55 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  56 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  57 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  58 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  59 #define OMAP1610_GPIO_DATAIN            0x002c
  60 #define OMAP1610_GPIO_DATAOUT           0x0030
  61 #define OMAP1610_GPIO_DIRECTION         0x0034
  62 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  63 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  64 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  65 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  66 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  67 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  68 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  69 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  70
  71 /*
  72  * OMAP730 specific GPIO registers
  73  */
  74 #define OMAP730_GPIO1_BASE              (void __iomem *)0xfffbc000
  75 #define OMAP730_GPIO2_BASE              (void __iomem *)0xfffbc800
  76 #define OMAP730_GPIO3_BASE              (void __iomem *)0xfffbd000
  77 #define OMAP730_GPIO4_BASE              (void __iomem *)0xfffbd800
  78 #define OMAP730_GPIO5_BASE              (void __iomem *)0xfffbe000
  79 #define OMAP730_GPIO6_BASE              (void __iomem *)0xfffbe800
  80 #define OMAP730_GPIO_DATA_INPUT         0x00
  81 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  82 #define OMAP730_GPIO_DIR_CONTROL        0x08
  83 #define OMAP730_GPIO_INT_CONTROL        0x0c
  84 #define OMAP730_GPIO_INT_MASK           0x10
  85 #define OMAP730_GPIO_INT_STATUS         0x14
  86
  87 /*
  88  * omap24xx specific GPIO registers
  89  */
  90 #define OMAP24XX_GPIO1_BASE             (void __iomem *)0x48018000
  91 #define OMAP24XX_GPIO2_BASE             (void __iomem *)0x4801a000
  92 #define OMAP24XX_GPIO3_BASE             (void __iomem *)0x4801c000
  93 #define OMAP24XX_GPIO4_BASE             (void __iomem *)0x4801e000
  94 #define OMAP24XX_GPIO_REVISION          0x0000
  95 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
  96 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
  97 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
  98 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
  99 #define OMAP24XX_GPIO_CTRL              0x0030
 100 #define OMAP24XX_GPIO_OE                0x0034
 101 #define OMAP24XX_GPIO_DATAIN            0x0038
 102 #define OMAP24XX_GPIO_DATAOUT           0x003c
 103 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 104 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 105 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 106 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 107 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 108 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 109 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 110 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 111 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 112 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 113
 114 #define OMAP_MPUIO_MASK         (~OMAP_MAX_GPIO_LINES & 0xff)
 115
 116 struct gpio_bank {
 117         void __iomem *base;
 118         u16 irq;
 119         u16 virtual_irq_start;
 120         int method;
 121         u32 reserved_map;
 122         u32 suspend_wakeup;
 123         u32 saved_wakeup;
 124         spinlock_t lock;
 125 };
 126
 127 #define METHOD_MPUIO            0
 128 #define METHOD_GPIO_1510        1
 129 #define METHOD_GPIO_1610        2
 130 #define METHOD_GPIO_730         3
 131 #define METHOD_GPIO_24XX        4
 132
 133 #ifdef CONFIG_ARCH_OMAP16XX
 134 static struct gpio_bank gpio_bank_1610[5] = {
 135         { OMAP_MPUIO_BASE,     INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 136         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 137         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 138         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 139         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 140 };
 141 #endif
 142
 143 #ifdef CONFIG_ARCH_OMAP15XX
 144 static struct gpio_bank gpio_bank_1510[2] = {
 145         { OMAP_MPUIO_BASE,    INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 146         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 147 };
 148 #endif
 149
 150 #ifdef CONFIG_ARCH_OMAP730
 151 static struct gpio_bank gpio_bank_730[7] = {
 152         { OMAP_MPUIO_BASE,     INT_730_MPUIO,       IH_MPUIO_BASE,      METHOD_MPUIO },
 153         { OMAP730_GPIO1_BASE,  INT_730_GPIO_BANK1,  IH_GPIO_BASE,       METHOD_GPIO_730 },
 154         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 155         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 156         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 157         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 158         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 159 };
 160 #endif
 161
 162 #ifdef CONFIG_ARCH_OMAP24XX
 163 static struct gpio_bank gpio_bank_24xx[4] = {
 164         { OMAP24XX_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 165         { OMAP24XX_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 166         { OMAP24XX_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 167         { OMAP24XX_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 168 };
 169 #endif
 170
 171 static struct gpio_bank *gpio_bank;
 172 static int gpio_bank_count;
 173
 174 static inline struct gpio_bank *get_gpio_bank(int gpio)
 175 {
 176 #ifdef CONFIG_ARCH_OMAP15XX
 177         if (cpu_is_omap15xx()) {
 178                 if (OMAP_GPIO_IS_MPUIO(gpio))
 179                         return &gpio_bank[0];
 180                 return &gpio_bank[1];
 181         }
 182 #endif
 183 #if defined(CONFIG_ARCH_OMAP16XX)
 184         if (cpu_is_omap16xx()) {
 185                 if (OMAP_GPIO_IS_MPUIO(gpio))
 186                         return &gpio_bank[0];
 187                 return &gpio_bank[1 + (gpio >> 4)];
 188         }
 189 #endif
 190 #ifdef CONFIG_ARCH_OMAP730
 191         if (cpu_is_omap730()) {
 192                 if (OMAP_GPIO_IS_MPUIO(gpio))
 193                         return &gpio_bank[0];
 194                 return &gpio_bank[1 + (gpio >> 5)];
 195         }
 196 #endif
 197 #ifdef CONFIG_ARCH_OMAP24XX
 198         if (cpu_is_omap24xx())
 199                 return &gpio_bank[gpio >> 5];
 200 #endif
 201 }
 202
 203 static inline int get_gpio_index(int gpio)
 204 {
 205 #ifdef CONFIG_ARCH_OMAP730
 206         if (cpu_is_omap730())
 207                 return gpio & 0x1f;
 208 #endif
 209 #ifdef CONFIG_ARCH_OMAP24XX
 210         if (cpu_is_omap24xx())
 211                 return gpio & 0x1f;
 212 #endif
 213         return gpio & 0x0f;
 214 }
 215
 216 static inline int gpio_valid(int gpio)
 217 {
 218         if (gpio < 0)
 219                 return -1;
 220         if (OMAP_GPIO_IS_MPUIO(gpio)) {
 221                 if ((gpio & OMAP_MPUIO_MASK) > 16)
 222                         return -1;
 223                 return 0;
 224         }
 225 #ifdef CONFIG_ARCH_OMAP15XX
 226         if (cpu_is_omap15xx() && gpio < 16)
 227                 return 0;
 228 #endif
 229 #if defined(CONFIG_ARCH_OMAP16XX)
 230         if ((cpu_is_omap16xx()) && gpio < 64)
 231                 return 0;
 232 #endif
 233 #ifdef CONFIG_ARCH_OMAP730
 234         if (cpu_is_omap730() && gpio < 192)
 235                 return 0;
 236 #endif
 237 #ifdef CONFIG_ARCH_OMAP24XX
 238         if (cpu_is_omap24xx() && gpio < 128)
 239                 return 0;
 240 #endif
 241         return -1;
 242 }
 243
 244 static int check_gpio(int gpio)
 245 {
 246         if (unlikely(gpio_valid(gpio)) < 0) {
 247                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 248                 dump_stack();
 249                 return -1;
 250         }
 251         return 0;
 252 }
 253
 254 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 255 {
 256         void __iomem *reg = bank->base;
 257         u32 l;
 258
 259         switch (bank->method) {
 260         case METHOD_MPUIO:
 261                 reg += OMAP_MPUIO_IO_CNTL;
 262                 break;
 263         case METHOD_GPIO_1510:
 264                 reg += OMAP1510_GPIO_DIR_CONTROL;
 265                 break;
 266         case METHOD_GPIO_1610:
 267                 reg += OMAP1610_GPIO_DIRECTION;
 268                 break;
 269         case METHOD_GPIO_730:
 270                 reg += OMAP730_GPIO_DIR_CONTROL;
 271                 break;
 272         case METHOD_GPIO_24XX:
 273                 reg += OMAP24XX_GPIO_OE;
 274                 break;
 275         }
 276         l = __raw_readl(reg);
 277         if (is_input)
 278                 l |= 1 << gpio;
 279         else
 280                 l &= ~(1 << gpio);
 281         __raw_writel(l, reg);
 282 }
 283
 284 void omap_set_gpio_direction(int gpio, int is_input)
 285 {
 286         struct gpio_bank *bank;
 287
 288         if (check_gpio(gpio) < 0)
 289                 return;
 290         bank = get_gpio_bank(gpio);
 291         spin_lock(&bank->lock);
 292         _set_gpio_direction(bank, get_gpio_index(gpio), is_input);
 293         spin_unlock(&bank->lock);
 294 }
 295
 296 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 297 {
 298         void __iomem *reg = bank->base;
 299         u32 l = 0;
 300
 301         switch (bank->method) {
 302         case METHOD_MPUIO:
 303                 reg += OMAP_MPUIO_OUTPUT;
 304                 l = __raw_readl(reg);
 305                 if (enable)
 306                         l |= 1 << gpio;
 307                 else
 308                         l &= ~(1 << gpio);
 309                 break;
 310         case METHOD_GPIO_1510:
 311                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 312                 l = __raw_readl(reg);
 313                 if (enable)
 314                         l |= 1 << gpio;
 315                 else
 316                         l &= ~(1 << gpio);
 317                 break;
 318         case METHOD_GPIO_1610:
 319                 if (enable)
 320                         reg += OMAP1610_GPIO_SET_DATAOUT;
 321                 else
 322                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 323                 l = 1 << gpio;
 324                 break;
 325         case METHOD_GPIO_730:
 326                 reg += OMAP730_GPIO_DATA_OUTPUT;
 327                 l = __raw_readl(reg);
 328                 if (enable)
 329                         l |= 1 << gpio;
 330                 else
 331                         l &= ~(1 << gpio);
 332                 break;
 333         case METHOD_GPIO_24XX:
 334                 if (enable)
 335                         reg += OMAP24XX_GPIO_SETDATAOUT;
 336                 else
 337                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 338                 l = 1 << gpio;
 339                 break;
 340         default:
 341                 BUG();
 342                 return;
 343         }
 344         __raw_writel(l, reg);
 345 }
 346
 347 void omap_set_gpio_dataout(int gpio, int enable)
 348 {
 349         struct gpio_bank *bank;
 350
 351         if (check_gpio(gpio) < 0)
 352                 return;
 353         bank = get_gpio_bank(gpio);
 354         spin_lock(&bank->lock);
 355         _set_gpio_dataout(bank, get_gpio_index(gpio), enable);
 356         spin_unlock(&bank->lock);
 357 }
 358
 359 int omap_get_gpio_datain(int gpio)
 360 {
 361         struct gpio_bank *bank;
 362         void __iomem *reg;
 363
 364         if (check_gpio(gpio) < 0)
 365                 return -1;
 366         bank = get_gpio_bank(gpio);
 367         reg = bank->base;
 368         switch (bank->method) {
 369         case METHOD_MPUIO:
 370                 reg += OMAP_MPUIO_INPUT_LATCH;
 371                 break;
 372         case METHOD_GPIO_1510:
 373                 reg += OMAP1510_GPIO_DATA_INPUT;
 374                 break;
 375         case METHOD_GPIO_1610:
 376                 reg += OMAP1610_GPIO_DATAIN;
 377                 break;
 378         case METHOD_GPIO_730:
 379                 reg += OMAP730_GPIO_DATA_INPUT;
 380                 break;
 381         case METHOD_GPIO_24XX:
 382                 reg += OMAP24XX_GPIO_DATAIN;
 383                 break;
 384         default:
 385                 BUG();
 386                 return -1;
 387         }
 388         return (__raw_readl(reg)
 389                         & (1 << get_gpio_index(gpio))) != 0;
 390 }
 391
 392 #define MOD_REG_BIT(reg, bit_mask, set) \
 393 do {    \
 394         int l = __raw_readl(base + reg); \
 395         if (set) l |= bit_mask; \
 396         else l &= ~bit_mask; \
 397         __raw_writel(l, base + reg); \
 398 } while(0)
 399
 400 static inline void set_24xx_gpio_triggering(void __iomem *base, int gpio, int trigger)
 401 {
 402         u32 gpio_bit = 1 << gpio;
 403
 404         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 405                 trigger & __IRQT_LOWLVL);
 406         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 407                 trigger & __IRQT_HIGHLVL);
 408         MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 409                 trigger & __IRQT_RISEDGE);
 410         MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 411                 trigger & __IRQT_FALEDGE);
 412         /* FIXME: Possibly do 'set_irq_handler(j, do_level_IRQ)' if only level
 413          * triggering requested. */
 414 }
 415
 416 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 417 {
 418         void __iomem *reg = bank->base;
 419         u32 l = 0;
 420
 421         switch (bank->method) {
 422         case METHOD_MPUIO:
 423                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 424                 l = __raw_readl(reg);
 425                 if (trigger & __IRQT_RISEDGE)
 426                         l |= 1 << gpio;
 427                 else if (trigger & __IRQT_FALEDGE)
 428                         l &= ~(1 << gpio);
 429                 else
 430                         goto bad;
 431                 break;
 432         case METHOD_GPIO_1510:
 433                 reg += OMAP1510_GPIO_INT_CONTROL;
 434                 l = __raw_readl(reg);
 435                 if (trigger & __IRQT_RISEDGE)
 436                         l |= 1 << gpio;
 437                 else if (trigger & __IRQT_FALEDGE)
 438                         l &= ~(1 << gpio);
 439                 else
 440                         goto bad;
 441                 break;
 442         case METHOD_GPIO_1610:
 443                 if (gpio & 0x08)
 444                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 445                 else
 446                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 447                 gpio &= 0x07;
 448                 /* We allow only edge triggering, i.e. two lowest bits */
 449                 if (trigger & (__IRQT_LOWLVL | __IRQT_HIGHLVL))
 450                         BUG();
 451                 l = __raw_readl(reg);
 452                 l &= ~(3 << (gpio << 1));
 453                 if (trigger & __IRQT_RISEDGE)
 454                         l |= 2 << (gpio << 1);
 455                 if (trigger & __IRQT_FALEDGE)
 456                         l |= 1 << (gpio << 1);
 457                 break;
 458         case METHOD_GPIO_730:
 459                 reg += OMAP730_GPIO_INT_CONTROL;
 460                 l = __raw_readl(reg);
 461                 if (trigger & __IRQT_RISEDGE)
 462                         l |= 1 << gpio;
 463                 else if (trigger & __IRQT_FALEDGE)
 464                         l &= ~(1 << gpio);
 465                 else
 466                         goto bad;
 467                 break;
 468         case METHOD_GPIO_24XX:
 469                 set_24xx_gpio_triggering(reg, gpio, trigger);
 470                 break;
 471         default:
 472                 BUG();
 473                 goto bad;
 474         }
 475         __raw_writel(l, reg);
 476         return 0;
 477 bad:
 478         return -EINVAL;
 479 }
 480
 481 static int gpio_irq_type(unsigned irq, unsigned type)
 482 {
 483         struct gpio_bank *bank;
 484         unsigned gpio;
 485         int retval;
 486
 487         if (irq > IH_MPUIO_BASE)
 488                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 489         else
 490                 gpio = irq - IH_GPIO_BASE;
 491
 492         if (check_gpio(gpio) < 0)
 493                 return -EINVAL;
 494
 495         if (type & IRQT_PROBE)
 496                 return -EINVAL;
 497         if (!cpu_is_omap24xx() && (type & (__IRQT_LOWLVL|__IRQT_HIGHLVL)))
 498                 return -EINVAL;
 499
 500         bank = get_gpio_bank(gpio);
 501         spin_lock(&bank->lock);
 502         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 503         spin_unlock(&bank->lock);
 504         return retval;
 505 }
 506
 507 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 508 {
 509         void __iomem *reg = bank->base;
 510
 511         switch (bank->method) {
 512         case METHOD_MPUIO:
 513                 /* MPUIO irqstatus is reset by reading the status register,
 514                  * so do nothing here */
 515                 return;
 516         case METHOD_GPIO_1510:
 517                 reg += OMAP1510_GPIO_INT_STATUS;
 518                 break;
 519         case METHOD_GPIO_1610:
 520                 reg += OMAP1610_GPIO_IRQSTATUS1;
 521                 break;
 522         case METHOD_GPIO_730:
 523                 reg += OMAP730_GPIO_INT_STATUS;
 524                 break;
 525         case METHOD_GPIO_24XX:
 526                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 527                 break;
 528         default:
 529                 BUG();
 530                 return;
 531         }
 532         __raw_writel(gpio_mask, reg);
 533 }
 534
 535 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 536 {
 537         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 538 }
 539
 540 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 541 {
 542         void __iomem *reg = bank->base;
 543         int inv = 0;
 544         u32 l;
 545         u32 mask;
 546
 547         switch (bank->method) {
 548         case METHOD_MPUIO:
 549                 reg += OMAP_MPUIO_GPIO_MASKIT;
 550                 mask = 0xffff;
 551                 inv = 1;
 552                 break;
 553         case METHOD_GPIO_1510:
 554                 reg += OMAP1510_GPIO_INT_MASK;
 555                 mask = 0xffff;
 556                 inv = 1;
 557                 break;
 558         case METHOD_GPIO_1610:
 559                 reg += OMAP1610_GPIO_IRQENABLE1;
 560                 mask = 0xffff;
 561                 break;
 562         case METHOD_GPIO_730:
 563                 reg += OMAP730_GPIO_INT_MASK;
 564                 mask = 0xffffffff;
 565                 inv = 1;
 566                 break;
 567         case METHOD_GPIO_24XX:
 568                 reg += OMAP24XX_GPIO_IRQENABLE1;
 569                 mask = 0xffffffff;
 570                 break;
 571         default:
 572                 BUG();
 573                 return 0;
 574         }
 575
 576         l = __raw_readl(reg);
 577         if (inv)
 578                 l = ~l;
 579         l &= mask;
 580         return l;
 581 }
 582
 583 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 584 {
 585         void __iomem *reg = bank->base;
 586         u32 l;
 587
 588         switch (bank->method) {
 589         case METHOD_MPUIO:
 590                 reg += OMAP_MPUIO_GPIO_MASKIT;
 591                 l = __raw_readl(reg);
 592                 if (enable)
 593                         l &= ~(gpio_mask);
 594                 else
 595                         l |= gpio_mask;
 596                 break;
 597         case METHOD_GPIO_1510:
 598                 reg += OMAP1510_GPIO_INT_MASK;
 599                 l = __raw_readl(reg);
 600                 if (enable)
 601                         l &= ~(gpio_mask);
 602                 else
 603                         l |= gpio_mask;
 604                 break;
 605         case METHOD_GPIO_1610:
 606                 if (enable)
 607                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 608                 else
 609                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 610                 l = gpio_mask;
 611                 break;
 612         case METHOD_GPIO_730:
 613                 reg += OMAP730_GPIO_INT_MASK;
 614                 l = __raw_readl(reg);
 615                 if (enable)
 616                         l &= ~(gpio_mask);
 617                 else
 618                         l |= gpio_mask;
 619                 break;
 620         case METHOD_GPIO_24XX:
 621                 if (enable)
 622                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 623                 else
 624                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 625                 l = gpio_mask;
 626                 break;
 627         default:
 628                 BUG();
 629                 return;
 630         }
 631         __raw_writel(l, reg);
 632 }
 633
 634 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 635 {
 636         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 637 }
 638
 639 /*
 640  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 641  * 1510 does not seem to have a wake-up register. If JTAG is connected
 642  * to the target, system will wake up always on GPIO events. While
 643  * system is running all registered GPIO interrupts need to have wake-up
 644  * enabled. When system is suspended, only selected GPIO interrupts need
 645  * to have wake-up enabled.
 646  */
 647 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 648 {
 649         switch (bank->method) {
 650         case METHOD_GPIO_1610:
 651         case METHOD_GPIO_24XX:
 652                 spin_lock(&bank->lock);
 653                 if (enable)
 654                         bank->suspend_wakeup |= (1 << gpio);
 655                 else
 656                         bank->suspend_wakeup &= ~(1 << gpio);
 657                 spin_unlock(&bank->lock);
 658                 return 0;
 659         default:
 660                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 661                        bank->method);
 662                 return -EINVAL;
 663         }
 664 }
 665
 666 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 667 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
 668 {
 669         unsigned int gpio = irq - IH_GPIO_BASE;
 670         struct gpio_bank *bank;
 671         int retval;
 672
 673         if (check_gpio(gpio) < 0)
 674                 return -ENODEV;
 675         bank = get_gpio_bank(gpio);
 676         spin_lock(&bank->lock);
 677         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 678         spin_unlock(&bank->lock);
 679
 680         return retval;
 681 }
 682
 683 int omap_request_gpio(int gpio)
 684 {
 685         struct gpio_bank *bank;
 686
 687         if (check_gpio(gpio) < 0)
 688                 return -EINVAL;
 689
 690         bank = get_gpio_bank(gpio);
 691         spin_lock(&bank->lock);
 692         if (unlikely(bank->reserved_map & (1 << get_gpio_index(gpio)))) {
 693                 printk(KERN_ERR "omap-gpio: GPIO %d is already reserved!\n", gpio);
 694                 dump_stack();
 695                 spin_unlock(&bank->lock);
 696                 return -1;
 697         }
 698         bank->reserved_map |= (1 << get_gpio_index(gpio));
 699
 700         /* Set trigger to none. You need to enable the trigger after request_irq */
 701         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 702
 703 #ifdef CONFIG_ARCH_OMAP15XX
 704         if (bank->method == METHOD_GPIO_1510) {
 705                 void __iomem *reg;
 706
 707                 /* Claim the pin for MPU */
 708                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 709                 __raw_writel(__raw_readl(reg) | (1 << get_gpio_index(gpio)), reg);
 710         }
 711 #endif
 712 #ifdef CONFIG_ARCH_OMAP16XX
 713         if (bank->method == METHOD_GPIO_1610) {
 714                 /* Enable wake-up during idle for dynamic tick */
 715                 void __iomem *reg = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
 716                 __raw_writel(1 << get_gpio_index(gpio), reg);
 717         }
 718 #endif
 719 #ifdef CONFIG_ARCH_OMAP24XX
 720         if (bank->method == METHOD_GPIO_24XX) {
 721                 /* Enable wake-up during idle for dynamic tick */
 722                 void __iomem *reg = bank->base + OMAP24XX_GPIO_SETWKUENA;
 723                 __raw_writel(1 << get_gpio_index(gpio), reg);
 724         }
 725 #endif
 726         spin_unlock(&bank->lock);
 727
 728         return 0;
 729 }
 730
 731 void omap_free_gpio(int gpio)
 732 {
 733         struct gpio_bank *bank;
 734
 735         if (check_gpio(gpio) < 0)
 736                 return;
 737         bank = get_gpio_bank(gpio);
 738         spin_lock(&bank->lock);
 739         if (unlikely(!(bank->reserved_map & (1 << get_gpio_index(gpio))))) {
 740                 printk(KERN_ERR "omap-gpio: GPIO %d wasn't reserved!\n", gpio);
 741                 dump_stack();
 742                 spin_unlock(&bank->lock);
 743                 return;
 744         }
 745 #ifdef CONFIG_ARCH_OMAP16XX
 746         if (bank->method == METHOD_GPIO_1610) {
 747                 /* Disable wake-up during idle for dynamic tick */
 748                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 749                 __raw_writel(1 << get_gpio_index(gpio), reg);
 750         }
 751 #endif
 752 #ifdef CONFIG_ARCH_OMAP24XX
 753         if (bank->method == METHOD_GPIO_24XX) {
 754                 /* Disable wake-up during idle for dynamic tick */
 755                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 756                 __raw_writel(1 << get_gpio_index(gpio), reg);
 757         }
 758 #endif
 759         bank->reserved_map &= ~(1 << get_gpio_index(gpio));
 760         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 761         _set_gpio_irqenable(bank, gpio, 0);
 762         _clear_gpio_irqstatus(bank, gpio);
 763         spin_unlock(&bank->lock);
 764 }
 765
 766 /*
 767  * We need to unmask the GPIO bank interrupt as soon as possible to
 768  * avoid missing GPIO interrupts for other lines in the bank.
 769  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 770  * in the bank to avoid missing nested interrupts for a GPIO line.
 771  * If we wait to unmask individual GPIO lines in the bank after the
 772  * line's interrupt handler has been run, we may miss some nested
 773  * interrupts.
 774  */
 775 static void gpio_irq_handler(unsigned int irq, struct irqdesc *desc,
 776                              struct pt_regs *regs)
 777 {
 778         void __iomem *isr_reg = NULL;
 779         u32 isr;
 780         unsigned int gpio_irq;
 781         struct gpio_bank *bank;
 782         u32 retrigger = 0;
 783         int unmasked = 0;
 784
 785         desc->chip->ack(irq);
 786
 787         bank = (struct gpio_bank *) desc->data;
 788         if (bank->method == METHOD_MPUIO)
 789                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
 790 #ifdef CONFIG_ARCH_OMAP15XX
 791         if (bank->method == METHOD_GPIO_1510)
 792                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
 793 #endif
 794 #if defined(CONFIG_ARCH_OMAP16XX)
 795         if (bank->method == METHOD_GPIO_1610)
 796                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
 797 #endif
 798 #ifdef CONFIG_ARCH_OMAP730
 799         if (bank->method == METHOD_GPIO_730)
 800                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
 801 #endif
 802 #ifdef CONFIG_ARCH_OMAP24XX
 803         if (bank->method == METHOD_GPIO_24XX)
 804                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
 805 #endif
 806         while(1) {
 807                 u32 isr_saved, level_mask = 0;
 808                 u32 enabled;
 809
 810                 enabled = _get_gpio_irqbank_mask(bank);
 811                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
 812
 813                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
 814                         isr &= 0x0000ffff;
 815
 816                 if (cpu_is_omap24xx()) {
 817                         level_mask =
 818                                 __raw_readl(bank->base +
 819                                         OMAP24XX_GPIO_LEVELDETECT0) |
 820                                 __raw_readl(bank->base +
 821                                         OMAP24XX_GPIO_LEVELDETECT1);
 822                         level_mask &= enabled;
 823                 }
 824
 825                 /* clear edge sensitive interrupts before handler(s) are
 826                 called so that we don't miss any interrupt occurred while
 827                 executing them */
 828                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
 829                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
 830                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
 831
 832                 /* if there is only edge sensitive GPIO pin interrupts
 833                 configured, we could unmask GPIO bank interrupt immediately */
 834                 if (!level_mask && !unmasked) {
 835                         unmasked = 1;
 836                         desc->chip->unmask(irq);
 837                 }
 838
 839                 isr |= retrigger;
 840                 retrigger = 0;
 841                 if (!isr)
 842                         break;
 843
 844                 gpio_irq = bank->virtual_irq_start;
 845                 for (; isr != 0; isr >>= 1, gpio_irq++) {
 846                         struct irqdesc *d;
 847                         int irq_mask;
 848                         if (!(isr & 1))
 849                                 continue;
 850                         d = irq_desc + gpio_irq;
 851                         /* Don't run the handler if it's already running
 852                          * or was disabled lazely.
 853                          */
 854                         if (unlikely((d->disable_depth || d->running))) {
 855                                 irq_mask = 1 <<
 856                                         (gpio_irq - bank->virtual_irq_start);
 857                                 /* The unmasking will be done by
 858                                  * enable_irq in case it is disabled or
 859                                  * after returning from the handler if
 860                                  * it's already running.
 861                                  */
 862                                 _enable_gpio_irqbank(bank, irq_mask, 0);
 863                                 if (!d->disable_depth) {
 864                                         /* Level triggered interrupts
 865                                          * won't ever be reentered
 866                                          */
 867                                         BUG_ON(level_mask & irq_mask);
 868                                         d->pending = 1;
 869                                 }
 870                                 continue;
 871                         }
 872                         d->running = 1;
 873                         desc_handle_irq(gpio_irq, d, regs);
 874                         d->running = 0;
 875                         if (unlikely(d->pending && !d->disable_depth)) {
 876                                 irq_mask = 1 <<
 877                                         (gpio_irq - bank->virtual_irq_start);
 878                                 d->pending = 0;
 879                                 _enable_gpio_irqbank(bank, irq_mask, 1);
 880                                 retrigger |= irq_mask;
 881                         }
 882                 }
 883
 884                 if (cpu_is_omap24xx()) {
 885                         /* clear level sensitive interrupts after handler(s) */
 886                         _enable_gpio_irqbank(bank, isr_saved & level_mask, 0);
 887                         _clear_gpio_irqbank(bank, isr_saved & level_mask);
 888                         _enable_gpio_irqbank(bank, isr_saved & level_mask, 1);
 889                 }
 890
 891         }
 892         /* if bank has any level sensitive GPIO pin interrupt
 893         configured, we must unmask the bank interrupt only after
 894         handler(s) are executed in order to avoid spurious bank
 895         interrupt */
 896         if (!unmasked)
 897                 desc->chip->unmask(irq);
 898
 899 }
 900
 901 static void gpio_ack_irq(unsigned int irq)
 902 {
 903         unsigned int gpio = irq - IH_GPIO_BASE;
 904         struct gpio_bank *bank = get_gpio_bank(gpio);
 905
 906         _clear_gpio_irqstatus(bank, gpio);
 907 }
 908
 909 static void gpio_mask_irq(unsigned int irq)
 910 {
 911         unsigned int gpio = irq - IH_GPIO_BASE;
 912         struct gpio_bank *bank = get_gpio_bank(gpio);
 913
 914         _set_gpio_irqenable(bank, gpio, 0);
 915 }
 916
 917 static void gpio_unmask_irq(unsigned int irq)
 918 {
 919         unsigned int gpio = irq - IH_GPIO_BASE;
 920         unsigned int gpio_idx = get_gpio_index(gpio);
 921         struct gpio_bank *bank = get_gpio_bank(gpio);
 922
 923         _set_gpio_irqenable(bank, gpio_idx, 1);
 924 }
 925
 926 static void mpuio_ack_irq(unsigned int irq)
 927 {
 928         /* The ISR is reset automatically, so do nothing here. */
 929 }
 930
 931 static void mpuio_mask_irq(unsigned int irq)
 932 {
 933         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 934         struct gpio_bank *bank = get_gpio_bank(gpio);
 935
 936         _set_gpio_irqenable(bank, gpio, 0);
 937 }
 938
 939 static void mpuio_unmask_irq(unsigned int irq)
 940 {
 941         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 942         struct gpio_bank *bank = get_gpio_bank(gpio);
 943
 944         _set_gpio_irqenable(bank, gpio, 1);
 945 }
 946
 947 static struct irqchip gpio_irq_chip = {
 948         .ack            = gpio_ack_irq,
 949         .mask           = gpio_mask_irq,
 950         .unmask         = gpio_unmask_irq,
 951         .set_type       = gpio_irq_type,
 952         .set_wake       = gpio_wake_enable,
 953 };
 954
 955 static struct irqchip mpuio_irq_chip = {
 956         .ack    = mpuio_ack_irq,
 957         .mask   = mpuio_mask_irq,
 958         .unmask = mpuio_unmask_irq
 959 };
 960
 961 static int initialized;
 962 static struct clk * gpio_ick;
 963 static struct clk * gpio_fck;
 964
 965 static int __init _omap_gpio_init(void)
 966 {
 967         int i;
 968         struct gpio_bank *bank;
 969
 970         initialized = 1;
 971
 972         if (cpu_is_omap15xx()) {
 973                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
 974                 if (IS_ERR(gpio_ick))
 975                         printk("Could not get arm_gpio_ck\n");
 976                 else
 977                         clk_enable(gpio_ick);
 978         }
 979         if (cpu_is_omap24xx()) {
 980                 gpio_ick = clk_get(NULL, "gpios_ick");
 981                 if (IS_ERR(gpio_ick))
 982                         printk("Could not get gpios_ick\n");
 983                 else
 984                         clk_enable(gpio_ick);
 985                 gpio_fck = clk_get(NULL, "gpios_fck");
 986                 if (IS_ERR(gpio_ick))
 987                         printk("Could not get gpios_fck\n");
 988                 else
 989                         clk_enable(gpio_fck);
 990         }
 991
 992 #ifdef CONFIG_ARCH_OMAP15XX
 993         if (cpu_is_omap15xx()) {
 994                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
 995                 gpio_bank_count = 2;
 996                 gpio_bank = gpio_bank_1510;
 997         }
 998 #endif
 999 #if defined(CONFIG_ARCH_OMAP16XX)
1000         if (cpu_is_omap16xx()) {
1001                 u32 rev;
1002
1003                 gpio_bank_count = 5;
1004                 gpio_bank = gpio_bank_1610;
1005                 rev = omap_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1006                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1007                        (rev >> 4) & 0x0f, rev & 0x0f);
1008         }
1009 #endif
1010 #ifdef CONFIG_ARCH_OMAP730
1011         if (cpu_is_omap730()) {
1012                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
1013                 gpio_bank_count = 7;
1014                 gpio_bank = gpio_bank_730;
1015         }
1016 #endif
1017 #ifdef CONFIG_ARCH_OMAP24XX
1018         if (cpu_is_omap24xx()) {
1019                 int rev;
1020
1021                 gpio_bank_count = 4;
1022                 gpio_bank = gpio_bank_24xx;
1023                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1024                 printk(KERN_INFO "OMAP24xx GPIO hardware version %d.%d\n",
1025                         (rev >> 4) & 0x0f, rev & 0x0f);
1026         }
1027 #endif
1028         for (i = 0; i < gpio_bank_count; i++) {
1029                 int j, gpio_count = 16;
1030
1031                 bank = &gpio_bank[i];
1032                 bank->reserved_map = 0;
1033                 bank->base = IO_ADDRESS(bank->base);
1034                 spin_lock_init(&bank->lock);
1035                 if (bank->method == METHOD_MPUIO) {
1036                         omap_writew(0xFFFF, OMAP_MPUIO_BASE + OMAP_MPUIO_GPIO_MASKIT);
1037                 }
1038 #ifdef CONFIG_ARCH_OMAP15XX
1039                 if (bank->method == METHOD_GPIO_1510) {
1040                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1041                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1042                 }
1043 #endif
1044 #if defined(CONFIG_ARCH_OMAP16XX)
1045                 if (bank->method == METHOD_GPIO_1610) {
1046                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1047                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1048                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1049                 }
1050 #endif
1051 #ifdef CONFIG_ARCH_OMAP730
1052                 if (bank->method == METHOD_GPIO_730) {
1053                         __raw_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
1054                         __raw_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
1055
1056                         gpio_count = 32; /* 730 has 32-bit GPIOs */
1057                 }
1058 #endif
1059 #ifdef CONFIG_ARCH_OMAP24XX
1060                 if (bank->method == METHOD_GPIO_24XX) {
1061                         __raw_writel(0x00000000, bank->base + OMAP24XX_GPIO_IRQENABLE1);
1062                         __raw_writel(0xffffffff, bank->base + OMAP24XX_GPIO_IRQSTATUS1);
1063
1064                         gpio_count = 32;
1065                 }
1066 #endif
1067                 for (j = bank->virtual_irq_start;
1068                      j < bank->virtual_irq_start + gpio_count; j++) {
1069                         if (bank->method == METHOD_MPUIO)
1070                                 set_irq_chip(j, &mpuio_irq_chip);
1071                         else
1072                                 set_irq_chip(j, &gpio_irq_chip);
1073                         set_irq_handler(j, do_simple_IRQ);
1074                         set_irq_flags(j, IRQF_VALID);
1075                 }
1076                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
1077                 set_irq_data(bank->irq, bank);
1078         }
1079
1080         /* Enable system clock for GPIO module.
1081          * The CAM_CLK_CTRL *is* really the right place. */
1082         if (cpu_is_omap16xx())
1083                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
1084
1085         return 0;
1086 }
1087
1088 #if defined (CONFIG_ARCH_OMAP16XX) || defined (CONFIG_ARCH_OMAP24XX)
1089 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
1090 {
1091         int i;
1092
1093         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1094                 return 0;
1095
1096         for (i = 0; i < gpio_bank_count; i++) {
1097                 struct gpio_bank *bank = &gpio_bank[i];
1098                 void __iomem *wake_status;
1099                 void __iomem *wake_clear;
1100                 void __iomem *wake_set;
1101
1102                 switch (bank->method) {
1103                 case METHOD_GPIO_1610:
1104                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1105                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1106                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1107                         break;
1108                 case METHOD_GPIO_24XX:
1109                         wake_status = bank->base + OMAP24XX_GPIO_SETWKUENA;
1110                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1111                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1112                         break;
1113                 default:
1114                         continue;
1115                 }
1116
1117                 spin_lock(&bank->lock);
1118                 bank->saved_wakeup = __raw_readl(wake_status);
1119                 __raw_writel(0xffffffff, wake_clear);
1120                 __raw_writel(bank->suspend_wakeup, wake_set);
1121                 spin_unlock(&bank->lock);
1122         }
1123
1124         return 0;
1125 }
1126
1127 static int omap_gpio_resume(struct sys_device *dev)
1128 {
1129         int i;
1130
1131         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1132                 return 0;
1133
1134         for (i = 0; i < gpio_bank_count; i++) {
1135                 struct gpio_bank *bank = &gpio_bank[i];
1136                 void __iomem *wake_clear;
1137                 void __iomem *wake_set;
1138
1139                 switch (bank->method) {
1140                 case METHOD_GPIO_1610:
1141                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1142                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1143                         break;
1144                 case METHOD_GPIO_24XX:
1145                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1146                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1147                         break;
1148                 default:
1149                         continue;
1150                 }
1151
1152                 spin_lock(&bank->lock);
1153                 __raw_writel(0xffffffff, wake_clear);
1154                 __raw_writel(bank->saved_wakeup, wake_set);
1155                 spin_unlock(&bank->lock);
1156         }
1157
1158         return 0;
1159 }
1160
1161 static struct sysdev_class omap_gpio_sysclass = {
1162         set_kset_name("gpio"),
1163         .suspend        = omap_gpio_suspend,
1164         .resume         = omap_gpio_resume,
1165 };
1166
1167 static struct sys_device omap_gpio_device = {
1168         .id             = 0,
1169         .cls            = &omap_gpio_sysclass,
1170 };
1171 #endif
1172
1173 /*
1174  * This may get called early from board specific init
1175  * for boards that have interrupts routed via FPGA.
1176  */
1177 int omap_gpio_init(void)
1178 {
1179         if (!initialized)
1180                 return _omap_gpio_init();
1181         else
1182                 return 0;
1183 }
1184
1185 static int __init omap_gpio_sysinit(void)
1186 {
1187         int ret = 0;
1188
1189         if (!initialized)
1190                 ret = _omap_gpio_init();
1191
1192 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX)
1193         if (cpu_is_omap16xx() || cpu_is_omap24xx()) {
1194                 if (ret == 0) {
1195                         ret = sysdev_class_register(&omap_gpio_sysclass);
1196                         if (ret == 0)
1197                                 ret = sysdev_register(&omap_gpio_device);
1198                 }
1199         }
1200 #endif
1201
1202         return ret;
1203 }
1204
1205 EXPORT_SYMBOL(omap_request_gpio);
1206 EXPORT_SYMBOL(omap_free_gpio);
1207 EXPORT_SYMBOL(omap_set_gpio_direction);
1208 EXPORT_SYMBOL(omap_set_gpio_dataout);
1209 EXPORT_SYMBOL(omap_get_gpio_datain);
1210
1211 arch_initcall(omap_gpio_sysinit);