git.oblomov.eu Git - linux-2.6/blob - drivers/net/netxen/netxen_nic_hw.c

   1 /*
   2  * Copyright (C) 2003 - 2009 NetXen, Inc.
   3  * All rights reserved.
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License
   7  * as published by the Free Software Foundation; either version 2
   8  * of the License, or (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful, but
  11  * WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place - Suite 330, Boston,
  18  * MA  02111-1307, USA.
  19  *
  20  * The full GNU General Public License is included in this distribution
  21  * in the file called LICENSE.
  22  *
  23  * Contact Information:
  24  *    info@netxen.com
  25  * NetXen Inc,
  26  * 18922 Forge Drive
  27  * Cupertino, CA 95014-0701
  28  *
  29  */
  30
  31 #include "netxen_nic.h"
  32 #include "netxen_nic_hw.h"
  33 #include "netxen_nic_phan_reg.h"
  34
  35 #include <linux/firmware.h>
  36 #include <net/ip.h>
  37
  38 #define MASK(n) ((1ULL<<(n))-1)
  39 #define MN_WIN(addr) (((addr & 0x1fc0000) >> 1) | ((addr >> 25) & 0x3ff))
  40 #define OCM_WIN(addr) (((addr & 0x1ff0000) >> 1) | ((addr >> 25) & 0x3ff))
  41 #define MS_WIN(addr) (addr & 0x0ffc0000)
  42
  43 #define GET_MEM_OFFS_2M(addr) (addr & MASK(18))
  44
  45 #define CRB_BLK(off)    ((off >> 20) & 0x3f)
  46 #define CRB_SUBBLK(off) ((off >> 16) & 0xf)
  47 #define CRB_WINDOW_2M   (0x130060)
  48 #define CRB_HI(off)     ((crb_hub_agt[CRB_BLK(off)] << 20) | ((off) & 0xf0000))
  49 #define CRB_INDIRECT_2M (0x1e0000UL)
  50
  51 #define CRB_WIN_LOCK_TIMEOUT 100000000
  52 static crb_128M_2M_block_map_t crb_128M_2M_map[64] = {
  53     {{{0, 0,         0,         0} } },         /* 0: PCI */
  54     {{{1, 0x0100000, 0x0102000, 0x120000},      /* 1: PCIE */
  55           {1, 0x0110000, 0x0120000, 0x130000},
  56           {1, 0x0120000, 0x0122000, 0x124000},
  57           {1, 0x0130000, 0x0132000, 0x126000},
  58           {1, 0x0140000, 0x0142000, 0x128000},
  59           {1, 0x0150000, 0x0152000, 0x12a000},
  60           {1, 0x0160000, 0x0170000, 0x110000},
  61           {1, 0x0170000, 0x0172000, 0x12e000},
  62           {0, 0x0000000, 0x0000000, 0x000000},
  63           {0, 0x0000000, 0x0000000, 0x000000},
  64           {0, 0x0000000, 0x0000000, 0x000000},
  65           {0, 0x0000000, 0x0000000, 0x000000},
  66           {0, 0x0000000, 0x0000000, 0x000000},
  67           {0, 0x0000000, 0x0000000, 0x000000},
  68           {1, 0x01e0000, 0x01e0800, 0x122000},
  69           {0, 0x0000000, 0x0000000, 0x000000} } },
  70         {{{1, 0x0200000, 0x0210000, 0x180000} } },/* 2: MN */
  71     {{{0, 0,         0,         0} } },     /* 3: */
  72     {{{1, 0x0400000, 0x0401000, 0x169000} } },/* 4: P2NR1 */
  73     {{{1, 0x0500000, 0x0510000, 0x140000} } },/* 5: SRE   */
  74     {{{1, 0x0600000, 0x0610000, 0x1c0000} } },/* 6: NIU   */
  75     {{{1, 0x0700000, 0x0704000, 0x1b8000} } },/* 7: QM    */
  76     {{{1, 0x0800000, 0x0802000, 0x170000},  /* 8: SQM0  */
  77       {0, 0x0000000, 0x0000000, 0x000000},
  78       {0, 0x0000000, 0x0000000, 0x000000},
  79       {0, 0x0000000, 0x0000000, 0x000000},
  80       {0, 0x0000000, 0x0000000, 0x000000},
  81       {0, 0x0000000, 0x0000000, 0x000000},
  82       {0, 0x0000000, 0x0000000, 0x000000},
  83       {0, 0x0000000, 0x0000000, 0x000000},
  84       {0, 0x0000000, 0x0000000, 0x000000},
  85       {0, 0x0000000, 0x0000000, 0x000000},
  86       {0, 0x0000000, 0x0000000, 0x000000},
  87       {0, 0x0000000, 0x0000000, 0x000000},
  88       {0, 0x0000000, 0x0000000, 0x000000},
  89       {0, 0x0000000, 0x0000000, 0x000000},
  90       {0, 0x0000000, 0x0000000, 0x000000},
  91       {1, 0x08f0000, 0x08f2000, 0x172000} } },
  92     {{{1, 0x0900000, 0x0902000, 0x174000},      /* 9: SQM1*/
  93       {0, 0x0000000, 0x0000000, 0x000000},
  94       {0, 0x0000000, 0x0000000, 0x000000},
  95       {0, 0x0000000, 0x0000000, 0x000000},
  96       {0, 0x0000000, 0x0000000, 0x000000},
  97       {0, 0x0000000, 0x0000000, 0x000000},
  98       {0, 0x0000000, 0x0000000, 0x000000},
  99       {0, 0x0000000, 0x0000000, 0x000000},
 100       {0, 0x0000000, 0x0000000, 0x000000},
 101       {0, 0x0000000, 0x0000000, 0x000000},
 102       {0, 0x0000000, 0x0000000, 0x000000},
 103       {0, 0x0000000, 0x0000000, 0x000000},
 104       {0, 0x0000000, 0x0000000, 0x000000},
 105       {0, 0x0000000, 0x0000000, 0x000000},
 106       {0, 0x0000000, 0x0000000, 0x000000},
 107       {1, 0x09f0000, 0x09f2000, 0x176000} } },
 108     {{{0, 0x0a00000, 0x0a02000, 0x178000},      /* 10: SQM2*/
 109       {0, 0x0000000, 0x0000000, 0x000000},
 110       {0, 0x0000000, 0x0000000, 0x000000},
 111       {0, 0x0000000, 0x0000000, 0x000000},
 112       {0, 0x0000000, 0x0000000, 0x000000},
 113       {0, 0x0000000, 0x0000000, 0x000000},
 114       {0, 0x0000000, 0x0000000, 0x000000},
 115       {0, 0x0000000, 0x0000000, 0x000000},
 116       {0, 0x0000000, 0x0000000, 0x000000},
 117       {0, 0x0000000, 0x0000000, 0x000000},
 118       {0, 0x0000000, 0x0000000, 0x000000},
 119       {0, 0x0000000, 0x0000000, 0x000000},
 120       {0, 0x0000000, 0x0000000, 0x000000},
 121       {0, 0x0000000, 0x0000000, 0x000000},
 122       {0, 0x0000000, 0x0000000, 0x000000},
 123       {1, 0x0af0000, 0x0af2000, 0x17a000} } },
 124     {{{0, 0x0b00000, 0x0b02000, 0x17c000},      /* 11: SQM3*/
 125       {0, 0x0000000, 0x0000000, 0x000000},
 126       {0, 0x0000000, 0x0000000, 0x000000},
 127       {0, 0x0000000, 0x0000000, 0x000000},
 128       {0, 0x0000000, 0x0000000, 0x000000},
 129       {0, 0x0000000, 0x0000000, 0x000000},
 130       {0, 0x0000000, 0x0000000, 0x000000},
 131       {0, 0x0000000, 0x0000000, 0x000000},
 132       {0, 0x0000000, 0x0000000, 0x000000},
 133       {0, 0x0000000, 0x0000000, 0x000000},
 134       {0, 0x0000000, 0x0000000, 0x000000},
 135       {0, 0x0000000, 0x0000000, 0x000000},
 136       {0, 0x0000000, 0x0000000, 0x000000},
 137       {0, 0x0000000, 0x0000000, 0x000000},
 138       {0, 0x0000000, 0x0000000, 0x000000},
 139       {1, 0x0bf0000, 0x0bf2000, 0x17e000} } },
 140         {{{1, 0x0c00000, 0x0c04000, 0x1d4000} } },/* 12: I2Q */
 141         {{{1, 0x0d00000, 0x0d04000, 0x1a4000} } },/* 13: TMR */
 142         {{{1, 0x0e00000, 0x0e04000, 0x1a0000} } },/* 14: ROMUSB */
 143         {{{1, 0x0f00000, 0x0f01000, 0x164000} } },/* 15: PEG4 */
 144         {{{0, 0x1000000, 0x1004000, 0x1a8000} } },/* 16: XDMA */
 145         {{{1, 0x1100000, 0x1101000, 0x160000} } },/* 17: PEG0 */
 146         {{{1, 0x1200000, 0x1201000, 0x161000} } },/* 18: PEG1 */
 147         {{{1, 0x1300000, 0x1301000, 0x162000} } },/* 19: PEG2 */
 148         {{{1, 0x1400000, 0x1401000, 0x163000} } },/* 20: PEG3 */
 149         {{{1, 0x1500000, 0x1501000, 0x165000} } },/* 21: P2ND */
 150         {{{1, 0x1600000, 0x1601000, 0x166000} } },/* 22: P2NI */
 151         {{{0, 0,         0,         0} } },     /* 23: */
 152         {{{0, 0,         0,         0} } },     /* 24: */
 153         {{{0, 0,         0,         0} } },     /* 25: */
 154         {{{0, 0,         0,         0} } },     /* 26: */
 155         {{{0, 0,         0,         0} } },     /* 27: */
 156         {{{0, 0,         0,         0} } },     /* 28: */
 157         {{{1, 0x1d00000, 0x1d10000, 0x190000} } },/* 29: MS */
 158     {{{1, 0x1e00000, 0x1e01000, 0x16a000} } },/* 30: P2NR2 */
 159     {{{1, 0x1f00000, 0x1f10000, 0x150000} } },/* 31: EPG */
 160         {{{0} } },                              /* 32: PCI */
 161         {{{1, 0x2100000, 0x2102000, 0x120000},  /* 33: PCIE */
 162           {1, 0x2110000, 0x2120000, 0x130000},
 163           {1, 0x2120000, 0x2122000, 0x124000},
 164           {1, 0x2130000, 0x2132000, 0x126000},
 165           {1, 0x2140000, 0x2142000, 0x128000},
 166           {1, 0x2150000, 0x2152000, 0x12a000},
 167           {1, 0x2160000, 0x2170000, 0x110000},
 168           {1, 0x2170000, 0x2172000, 0x12e000},
 169           {0, 0x0000000, 0x0000000, 0x000000},
 170           {0, 0x0000000, 0x0000000, 0x000000},
 171           {0, 0x0000000, 0x0000000, 0x000000},
 172           {0, 0x0000000, 0x0000000, 0x000000},
 173           {0, 0x0000000, 0x0000000, 0x000000},
 174           {0, 0x0000000, 0x0000000, 0x000000},
 175           {0, 0x0000000, 0x0000000, 0x000000},
 176           {0, 0x0000000, 0x0000000, 0x000000} } },
 177         {{{1, 0x2200000, 0x2204000, 0x1b0000} } },/* 34: CAM */
 178         {{{0} } },                              /* 35: */
 179         {{{0} } },                              /* 36: */
 180         {{{0} } },                              /* 37: */
 181         {{{0} } },                              /* 38: */
 182         {{{0} } },                              /* 39: */
 183         {{{1, 0x2800000, 0x2804000, 0x1a4000} } },/* 40: TMR */
 184         {{{1, 0x2900000, 0x2901000, 0x16b000} } },/* 41: P2NR3 */
 185         {{{1, 0x2a00000, 0x2a00400, 0x1ac400} } },/* 42: RPMX1 */
 186         {{{1, 0x2b00000, 0x2b00400, 0x1ac800} } },/* 43: RPMX2 */
 187         {{{1, 0x2c00000, 0x2c00400, 0x1acc00} } },/* 44: RPMX3 */
 188         {{{1, 0x2d00000, 0x2d00400, 0x1ad000} } },/* 45: RPMX4 */
 189         {{{1, 0x2e00000, 0x2e00400, 0x1ad400} } },/* 46: RPMX5 */
 190         {{{1, 0x2f00000, 0x2f00400, 0x1ad800} } },/* 47: RPMX6 */
 191         {{{1, 0x3000000, 0x3000400, 0x1adc00} } },/* 48: RPMX7 */
 192         {{{0, 0x3100000, 0x3104000, 0x1a8000} } },/* 49: XDMA */
 193         {{{1, 0x3200000, 0x3204000, 0x1d4000} } },/* 50: I2Q */
 194         {{{1, 0x3300000, 0x3304000, 0x1a0000} } },/* 51: ROMUSB */
 195         {{{0} } },                              /* 52: */
 196         {{{1, 0x3500000, 0x3500400, 0x1ac000} } },/* 53: RPMX0 */
 197         {{{1, 0x3600000, 0x3600400, 0x1ae000} } },/* 54: RPMX8 */
 198         {{{1, 0x3700000, 0x3700400, 0x1ae400} } },/* 55: RPMX9 */
 199         {{{1, 0x3800000, 0x3804000, 0x1d0000} } },/* 56: OCM0 */
 200         {{{1, 0x3900000, 0x3904000, 0x1b4000} } },/* 57: CRYPTO */
 201         {{{1, 0x3a00000, 0x3a04000, 0x1d8000} } },/* 58: SMB */
 202         {{{0} } },                              /* 59: I2C0 */
 203         {{{0} } },                              /* 60: I2C1 */
 204         {{{1, 0x3d00000, 0x3d04000, 0x1d8000} } },/* 61: LPC */
 205         {{{1, 0x3e00000, 0x3e01000, 0x167000} } },/* 62: P2NC */
 206         {{{1, 0x3f00000, 0x3f01000, 0x168000} } }       /* 63: P2NR0 */
 207 };
 208
 209 /*
 210  * top 12 bits of crb internal address (hub, agent)
 211  */
 212 static unsigned crb_hub_agt[64] =
 213 {
 214         0,
 215         NETXEN_HW_CRB_HUB_AGT_ADR_PS,
 216         NETXEN_HW_CRB_HUB_AGT_ADR_MN,
 217         NETXEN_HW_CRB_HUB_AGT_ADR_MS,
 218         0,
 219         NETXEN_HW_CRB_HUB_AGT_ADR_SRE,
 220         NETXEN_HW_CRB_HUB_AGT_ADR_NIU,
 221         NETXEN_HW_CRB_HUB_AGT_ADR_QMN,
 222         NETXEN_HW_CRB_HUB_AGT_ADR_SQN0,
 223         NETXEN_HW_CRB_HUB_AGT_ADR_SQN1,
 224         NETXEN_HW_CRB_HUB_AGT_ADR_SQN2,
 225         NETXEN_HW_CRB_HUB_AGT_ADR_SQN3,
 226         NETXEN_HW_CRB_HUB_AGT_ADR_I2Q,
 227         NETXEN_HW_CRB_HUB_AGT_ADR_TIMR,
 228         NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB,
 229         NETXEN_HW_CRB_HUB_AGT_ADR_PGN4,
 230         NETXEN_HW_CRB_HUB_AGT_ADR_XDMA,
 231         NETXEN_HW_CRB_HUB_AGT_ADR_PGN0,
 232         NETXEN_HW_CRB_HUB_AGT_ADR_PGN1,
 233         NETXEN_HW_CRB_HUB_AGT_ADR_PGN2,
 234         NETXEN_HW_CRB_HUB_AGT_ADR_PGN3,
 235         NETXEN_HW_CRB_HUB_AGT_ADR_PGND,
 236         NETXEN_HW_CRB_HUB_AGT_ADR_PGNI,
 237         NETXEN_HW_CRB_HUB_AGT_ADR_PGS0,
 238         NETXEN_HW_CRB_HUB_AGT_ADR_PGS1,
 239         NETXEN_HW_CRB_HUB_AGT_ADR_PGS2,
 240         NETXEN_HW_CRB_HUB_AGT_ADR_PGS3,
 241         0,
 242         NETXEN_HW_CRB_HUB_AGT_ADR_PGSI,
 243         NETXEN_HW_CRB_HUB_AGT_ADR_SN,
 244         0,
 245         NETXEN_HW_CRB_HUB_AGT_ADR_EG,
 246         0,
 247         NETXEN_HW_CRB_HUB_AGT_ADR_PS,
 248         NETXEN_HW_CRB_HUB_AGT_ADR_CAM,
 249         0,
 250         0,
 251         0,
 252         0,
 253         0,
 254         NETXEN_HW_CRB_HUB_AGT_ADR_TIMR,
 255         0,
 256         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX1,
 257         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX2,
 258         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX3,
 259         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX4,
 260         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX5,
 261         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX6,
 262         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX7,
 263         NETXEN_HW_CRB_HUB_AGT_ADR_XDMA,
 264         NETXEN_HW_CRB_HUB_AGT_ADR_I2Q,
 265         NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB,
 266         0,
 267         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX0,
 268         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX8,
 269         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX9,
 270         NETXEN_HW_CRB_HUB_AGT_ADR_OCM0,
 271         0,
 272         NETXEN_HW_CRB_HUB_AGT_ADR_SMB,
 273         NETXEN_HW_CRB_HUB_AGT_ADR_I2C0,
 274         NETXEN_HW_CRB_HUB_AGT_ADR_I2C1,
 275         0,
 276         NETXEN_HW_CRB_HUB_AGT_ADR_PGNC,
 277         0,
 278 };
 279
 280 /*  PCI Windowing for DDR regions.  */
 281
 282 #define ADDR_IN_RANGE(addr, low, high)  \
 283         (((addr) <= (high)) && ((addr) >= (low)))
 284
 285 #define NETXEN_WINDOW_ONE       0x2000000 /*CRB Window: bit 25 of CRB address */
 286
 287 #define NETXEN_NIC_ZERO_PAUSE_ADDR     0ULL
 288 #define NETXEN_NIC_UNIT_PAUSE_ADDR     0x200ULL
 289 #define NETXEN_NIC_EPG_PAUSE_ADDR1     0x2200010000c28001ULL
 290 #define NETXEN_NIC_EPG_PAUSE_ADDR2     0x0100088866554433ULL
 291
 292 #define NETXEN_NIC_WINDOW_MARGIN 0x100000
 293
 294 int netxen_nic_set_mac(struct net_device *netdev, void *p)
 295 {
 296         struct netxen_adapter *adapter = netdev_priv(netdev);
 297         struct sockaddr *addr = p;
 298
 299         if (netif_running(netdev))
 300                 return -EBUSY;
 301
 302         if (!is_valid_ether_addr(addr->sa_data))
 303                 return -EADDRNOTAVAIL;
 304
 305         memcpy(netdev->dev_addr, addr->sa_data, netdev->addr_len);
 306
 307         /* For P3, MAC addr is not set in NIU */
 308         if (NX_IS_REVISION_P2(adapter->ahw.revision_id))
 309                 if (adapter->macaddr_set)
 310                         adapter->macaddr_set(adapter, addr->sa_data);
 311
 312         return 0;
 313 }
 314
 315 #define NETXEN_UNICAST_ADDR(port, index) \
 316         (NETXEN_UNICAST_ADDR_BASE+(port*32)+(index*8))
 317 #define NETXEN_MCAST_ADDR(port, index) \
 318         (NETXEN_MULTICAST_ADDR_BASE+(port*0x80)+(index*8))
 319 #define MAC_HI(addr) \
 320         ((addr[2] << 16) | (addr[1] << 8) | (addr[0]))
 321 #define MAC_LO(addr) \
 322         ((addr[5] << 16) | (addr[4] << 8) | (addr[3]))
 323
 324 static int
 325 netxen_nic_enable_mcast_filter(struct netxen_adapter *adapter)
 326 {
 327         u32     val = 0;
 328         u16 port = adapter->physical_port;
 329         u8 *addr = adapter->netdev->dev_addr;
 330
 331         if (adapter->mc_enabled)
 332                 return 0;
 333
 334         adapter->hw_read_wx(adapter, NETXEN_MAC_ADDR_CNTL_REG, &val, 4);
 335         val |= (1UL << (28+port));
 336         adapter->hw_write_wx(adapter, NETXEN_MAC_ADDR_CNTL_REG, &val, 4);
 337
 338         /* add broadcast addr to filter */
 339         val = 0xffffff;
 340         netxen_crb_writelit_adapter(adapter, NETXEN_UNICAST_ADDR(port, 0), val);
 341         netxen_crb_writelit_adapter(adapter,
 342                         NETXEN_UNICAST_ADDR(port, 0)+4, val);
 343
 344         /* add station addr to filter */
 345         val = MAC_HI(addr);
 346         netxen_crb_writelit_adapter(adapter, NETXEN_UNICAST_ADDR(port, 1), val);
 347         val = MAC_LO(addr);
 348         netxen_crb_writelit_adapter(adapter,
 349                         NETXEN_UNICAST_ADDR(port, 1)+4, val);
 350
 351         adapter->mc_enabled = 1;
 352         return 0;
 353 }
 354
 355 static int
 356 netxen_nic_disable_mcast_filter(struct netxen_adapter *adapter)
 357 {
 358         u32     val = 0;
 359         u16 port = adapter->physical_port;
 360         u8 *addr = adapter->netdev->dev_addr;
 361
 362         if (!adapter->mc_enabled)
 363                 return 0;
 364
 365         adapter->hw_read_wx(adapter, NETXEN_MAC_ADDR_CNTL_REG, &val, 4);
 366         val &= ~(1UL << (28+port));
 367         adapter->hw_write_wx(adapter, NETXEN_MAC_ADDR_CNTL_REG, &val, 4);
 368
 369         val = MAC_HI(addr);
 370         netxen_crb_writelit_adapter(adapter, NETXEN_UNICAST_ADDR(port, 0), val);
 371         val = MAC_LO(addr);
 372         netxen_crb_writelit_adapter(adapter,
 373                         NETXEN_UNICAST_ADDR(port, 0)+4, val);
 374
 375         netxen_crb_writelit_adapter(adapter, NETXEN_UNICAST_ADDR(port, 1), 0);
 376         netxen_crb_writelit_adapter(adapter, NETXEN_UNICAST_ADDR(port, 1)+4, 0);
 377
 378         adapter->mc_enabled = 0;
 379         return 0;
 380 }
 381
 382 static int
 383 netxen_nic_set_mcast_addr(struct netxen_adapter *adapter,
 384                 int index, u8 *addr)
 385 {
 386         u32 hi = 0, lo = 0;
 387         u16 port = adapter->physical_port;
 388
 389         lo = MAC_LO(addr);
 390         hi = MAC_HI(addr);
 391
 392         netxen_crb_writelit_adapter(adapter,
 393                         NETXEN_MCAST_ADDR(port, index), hi);
 394         netxen_crb_writelit_adapter(adapter,
 395                         NETXEN_MCAST_ADDR(port, index)+4, lo);
 396
 397         return 0;
 398 }
 399
 400 void netxen_p2_nic_set_multi(struct net_device *netdev)
 401 {
 402         struct netxen_adapter *adapter = netdev_priv(netdev);
 403         struct dev_mc_list *mc_ptr;
 404         u8 null_addr[6];
 405         int index = 0;
 406
 407         memset(null_addr, 0, 6);
 408
 409         if (netdev->flags & IFF_PROMISC) {
 410
 411                 adapter->set_promisc(adapter,
 412                                 NETXEN_NIU_PROMISC_MODE);
 413
 414                 /* Full promiscuous mode */
 415                 netxen_nic_disable_mcast_filter(adapter);
 416
 417                 return;
 418         }
 419
 420         if (netdev->mc_count == 0) {
 421                 adapter->set_promisc(adapter,
 422                                 NETXEN_NIU_NON_PROMISC_MODE);
 423                 netxen_nic_disable_mcast_filter(adapter);
 424                 return;
 425         }
 426
 427         adapter->set_promisc(adapter, NETXEN_NIU_ALLMULTI_MODE);
 428         if (netdev->flags & IFF_ALLMULTI ||
 429                         netdev->mc_count > adapter->max_mc_count) {
 430                 netxen_nic_disable_mcast_filter(adapter);
 431                 return;
 432         }
 433
 434         netxen_nic_enable_mcast_filter(adapter);
 435
 436         for (mc_ptr = netdev->mc_list; mc_ptr; mc_ptr = mc_ptr->next, index++)
 437                 netxen_nic_set_mcast_addr(adapter, index, mc_ptr->dmi_addr);
 438
 439         if (index != netdev->mc_count)
 440                 printk(KERN_WARNING "%s: %s multicast address count mismatch\n",
 441                         netxen_nic_driver_name, netdev->name);
 442
 443         /* Clear out remaining addresses */
 444         for (; index < adapter->max_mc_count; index++)
 445                 netxen_nic_set_mcast_addr(adapter, index, null_addr);
 446 }
 447
 448 static int nx_p3_nic_add_mac(struct netxen_adapter *adapter,
 449                 u8 *addr, nx_mac_list_t **add_list, nx_mac_list_t **del_list)
 450 {
 451         nx_mac_list_t *cur, *prev;
 452
 453         /* if in del_list, move it to adapter->mac_list */
 454         for (cur = *del_list, prev = NULL; cur;) {
 455                 if (memcmp(addr, cur->mac_addr, ETH_ALEN) == 0) {
 456                         if (prev == NULL)
 457                                 *del_list = cur->next;
 458                         else
 459                                 prev->next = cur->next;
 460                         cur->next = adapter->mac_list;
 461                         adapter->mac_list = cur;
 462                         return 0;
 463                 }
 464                 prev = cur;
 465                 cur = cur->next;
 466         }
 467
 468         /* make sure to add each mac address only once */
 469         for (cur = adapter->mac_list; cur; cur = cur->next) {
 470                 if (memcmp(addr, cur->mac_addr, ETH_ALEN) == 0)
 471                         return 0;
 472         }
 473         /* not in del_list, create new entry and add to add_list */
 474         cur = kmalloc(sizeof(*cur), in_atomic()? GFP_ATOMIC : GFP_KERNEL);
 475         if (cur == NULL) {
 476                 printk(KERN_ERR "%s: cannot allocate memory. MAC filtering may"
 477                                 "not work properly from now.\n", __func__);
 478                 return -1;
 479         }
 480
 481         memcpy(cur->mac_addr, addr, ETH_ALEN);
 482         cur->next = *add_list;
 483         *add_list = cur;
 484         return 0;
 485 }
 486
 487 static int
 488 netxen_send_cmd_descs(struct netxen_adapter *adapter,
 489                 struct cmd_desc_type0 *cmd_desc_arr, int nr_elements)
 490 {
 491         uint32_t i, producer;
 492         struct netxen_cmd_buffer *pbuf;
 493         struct cmd_desc_type0 *cmd_desc;
 494
 495         if (nr_elements > MAX_PENDING_DESC_BLOCK_SIZE || nr_elements == 0) {
 496                 printk(KERN_WARNING "%s: Too many command descriptors in a "
 497                               "request\n", __func__);
 498                 return -EINVAL;
 499         }
 500
 501         i = 0;
 502
 503         netif_tx_lock_bh(adapter->netdev);
 504
 505         producer = adapter->cmd_producer;
 506         do {
 507                 cmd_desc = &cmd_desc_arr[i];
 508
 509                 pbuf = &adapter->cmd_buf_arr[producer];
 510                 pbuf->skb = NULL;
 511                 pbuf->frag_count = 0;
 512
 513                 /* adapter->ahw.cmd_desc_head[producer] = *cmd_desc; */
 514                 memcpy(&adapter->ahw.cmd_desc_head[producer],
 515                         &cmd_desc_arr[i], sizeof(struct cmd_desc_type0));
 516
 517                 producer = get_next_index(producer,
 518                                 adapter->max_tx_desc_count);
 519                 i++;
 520
 521         } while (i != nr_elements);
 522
 523         adapter->cmd_producer = producer;
 524
 525         /* write producer index to start the xmit */
 526
 527         netxen_nic_update_cmd_producer(adapter, adapter->cmd_producer);
 528
 529         netif_tx_unlock_bh(adapter->netdev);
 530
 531         return 0;
 532 }
 533
 534 static int nx_p3_sre_macaddr_change(struct net_device *dev,
 535                 u8 *addr, unsigned op)
 536 {
 537         struct netxen_adapter *adapter = netdev_priv(dev);
 538         nx_nic_req_t req;
 539         nx_mac_req_t *mac_req;
 540         u64 word;
 541         int rv;
 542
 543         memset(&req, 0, sizeof(nx_nic_req_t));
 544         req.qhdr = cpu_to_le64(NX_NIC_REQUEST << 23);
 545
 546         word = NX_MAC_EVENT | ((u64)adapter->portnum << 16);
 547         req.req_hdr = cpu_to_le64(word);
 548
 549         mac_req = (nx_mac_req_t *)&req.words[0];
 550         mac_req->op = op;
 551         memcpy(mac_req->mac_addr, addr, 6);
 552
 553         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 554         if (rv != 0) {
 555                 printk(KERN_ERR "ERROR. Could not send mac update\n");
 556                 return rv;
 557         }
 558
 559         return 0;
 560 }
 561
 562 void netxen_p3_nic_set_multi(struct net_device *netdev)
 563 {
 564         struct netxen_adapter *adapter = netdev_priv(netdev);
 565         nx_mac_list_t *cur, *next, *del_list, *add_list = NULL;
 566         struct dev_mc_list *mc_ptr;
 567         u8 bcast_addr[ETH_ALEN] = { 0xff, 0xff, 0xff, 0xff, 0xff, 0xff };
 568         u32 mode = VPORT_MISS_MODE_DROP;
 569
 570         del_list = adapter->mac_list;
 571         adapter->mac_list = NULL;
 572
 573         nx_p3_nic_add_mac(adapter, netdev->dev_addr, &add_list, &del_list);
 574         nx_p3_nic_add_mac(adapter, bcast_addr, &add_list, &del_list);
 575
 576         if (netdev->flags & IFF_PROMISC) {
 577                 mode = VPORT_MISS_MODE_ACCEPT_ALL;
 578                 goto send_fw_cmd;
 579         }
 580
 581         if ((netdev->flags & IFF_ALLMULTI) ||
 582                         (netdev->mc_count > adapter->max_mc_count)) {
 583                 mode = VPORT_MISS_MODE_ACCEPT_MULTI;
 584                 goto send_fw_cmd;
 585         }
 586
 587         if (netdev->mc_count > 0) {
 588                 for (mc_ptr = netdev->mc_list; mc_ptr;
 589                      mc_ptr = mc_ptr->next) {
 590                         nx_p3_nic_add_mac(adapter, mc_ptr->dmi_addr,
 591                                           &add_list, &del_list);
 592                 }
 593         }
 594
 595 send_fw_cmd:
 596         adapter->set_promisc(adapter, mode);
 597         for (cur = del_list; cur;) {
 598                 nx_p3_sre_macaddr_change(netdev, cur->mac_addr, NETXEN_MAC_DEL);
 599                 next = cur->next;
 600                 kfree(cur);
 601                 cur = next;
 602         }
 603         for (cur = add_list; cur;) {
 604                 nx_p3_sre_macaddr_change(netdev, cur->mac_addr, NETXEN_MAC_ADD);
 605                 next = cur->next;
 606                 cur->next = adapter->mac_list;
 607                 adapter->mac_list = cur;
 608                 cur = next;
 609         }
 610 }
 611
 612 int netxen_p3_nic_set_promisc(struct netxen_adapter *adapter, u32 mode)
 613 {
 614         nx_nic_req_t req;
 615         u64 word;
 616
 617         memset(&req, 0, sizeof(nx_nic_req_t));
 618
 619         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 620
 621         word = NX_NIC_H2C_OPCODE_PROXY_SET_VPORT_MISS_MODE |
 622                         ((u64)adapter->portnum << 16);
 623         req.req_hdr = cpu_to_le64(word);
 624
 625         req.words[0] = cpu_to_le64(mode);
 626
 627         return netxen_send_cmd_descs(adapter,
 628                                 (struct cmd_desc_type0 *)&req, 1);
 629 }
 630
 631 void netxen_p3_free_mac_list(struct netxen_adapter *adapter)
 632 {
 633         nx_mac_list_t *cur, *next;
 634
 635         cur = adapter->mac_list;
 636
 637         while (cur) {
 638                 next = cur->next;
 639                 kfree(cur);
 640                 cur = next;
 641         }
 642 }
 643
 644 #define NETXEN_CONFIG_INTR_COALESCE     3
 645
 646 /*
 647  * Send the interrupt coalescing parameter set by ethtool to the card.
 648  */
 649 int netxen_config_intr_coalesce(struct netxen_adapter *adapter)
 650 {
 651         nx_nic_req_t req;
 652         u64 word;
 653         int rv;
 654
 655         memset(&req, 0, sizeof(nx_nic_req_t));
 656
 657         req.qhdr = cpu_to_le64(NX_NIC_REQUEST << 23);
 658
 659         word = NETXEN_CONFIG_INTR_COALESCE | ((u64)adapter->portnum << 16);
 660         req.req_hdr = cpu_to_le64(word);
 661
 662         memcpy(&req.words[0], &adapter->coal, sizeof(adapter->coal));
 663
 664         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 665         if (rv != 0) {
 666                 printk(KERN_ERR "ERROR. Could not send "
 667                         "interrupt coalescing parameters\n");
 668         }
 669
 670         return rv;
 671 }
 672
 673 /*
 674  * netxen_nic_change_mtu - Change the Maximum Transfer Unit
 675  * @returns 0 on success, negative on failure
 676  */
 677
 678 #define MTU_FUDGE_FACTOR        100
 679
 680 int netxen_nic_change_mtu(struct net_device *netdev, int mtu)
 681 {
 682         struct netxen_adapter *adapter = netdev_priv(netdev);
 683         int max_mtu;
 684         int rc = 0;
 685
 686         if (NX_IS_REVISION_P3(adapter->ahw.revision_id))
 687                 max_mtu = P3_MAX_MTU;
 688         else
 689                 max_mtu = P2_MAX_MTU;
 690
 691         if (mtu > max_mtu) {
 692                 printk(KERN_ERR "%s: mtu > %d bytes unsupported\n",
 693                                 netdev->name, max_mtu);
 694                 return -EINVAL;
 695         }
 696
 697         if (adapter->set_mtu)
 698                 rc = adapter->set_mtu(adapter, mtu);
 699
 700         if (!rc)
 701                 netdev->mtu = mtu;
 702
 703         return rc;
 704 }
 705
 706 int netxen_is_flash_supported(struct netxen_adapter *adapter)
 707 {
 708         const int locs[] = { 0, 0x4, 0x100, 0x4000, 0x4128 };
 709         int addr, val01, val02, i, j;
 710
 711         /* if the flash size less than 4Mb, make huge war cry and die */
 712         for (j = 1; j < 4; j++) {
 713                 addr = j * NETXEN_NIC_WINDOW_MARGIN;
 714                 for (i = 0; i < ARRAY_SIZE(locs); i++) {
 715                         if (netxen_rom_fast_read(adapter, locs[i], &val01) == 0
 716                             && netxen_rom_fast_read(adapter, (addr + locs[i]),
 717                                                     &val02) == 0) {
 718                                 if (val01 == val02)
 719                                         return -1;
 720                         } else
 721                                 return -1;
 722                 }
 723         }
 724
 725         return 0;
 726 }
 727
 728 static int netxen_get_flash_block(struct netxen_adapter *adapter, int base,
 729                                   int size, __le32 * buf)
 730 {
 731         int i, addr;
 732         __le32 *ptr32;
 733         u32 v;
 734
 735         addr = base;
 736         ptr32 = buf;
 737         for (i = 0; i < size / sizeof(u32); i++) {
 738                 if (netxen_rom_fast_read(adapter, addr, &v) == -1)
 739                         return -1;
 740                 *ptr32 = cpu_to_le32(v);
 741                 ptr32++;
 742                 addr += sizeof(u32);
 743         }
 744         if ((char *)buf + size > (char *)ptr32) {
 745                 __le32 local;
 746                 if (netxen_rom_fast_read(adapter, addr, &v) == -1)
 747                         return -1;
 748                 local = cpu_to_le32(v);
 749                 memcpy(ptr32, &local, (char *)buf + size - (char *)ptr32);
 750         }
 751
 752         return 0;
 753 }
 754
 755 int netxen_get_flash_mac_addr(struct netxen_adapter *adapter, __le64 *mac)
 756 {
 757         __le32 *pmac = (__le32 *) mac;
 758         u32 offset;
 759
 760         offset = NETXEN_USER_START +
 761                 offsetof(struct netxen_new_user_info, mac_addr) +
 762                 adapter->portnum * sizeof(u64);
 763
 764         if (netxen_get_flash_block(adapter, offset, sizeof(u64), pmac) == -1)
 765                 return -1;
 766
 767         if (*mac == cpu_to_le64(~0ULL)) {
 768
 769                 offset = NETXEN_USER_START_OLD +
 770                         offsetof(struct netxen_user_old_info, mac_addr) +
 771                         adapter->portnum * sizeof(u64);
 772
 773                 if (netxen_get_flash_block(adapter,
 774                                         offset, sizeof(u64), pmac) == -1)
 775                         return -1;
 776
 777                 if (*mac == cpu_to_le64(~0ULL))
 778                         return -1;
 779         }
 780         return 0;
 781 }
 782
 783 int netxen_p3_get_mac_addr(struct netxen_adapter *adapter, __le64 *mac)
 784 {
 785         uint32_t crbaddr, mac_hi, mac_lo;
 786         int pci_func = adapter->ahw.pci_func;
 787
 788         crbaddr = CRB_MAC_BLOCK_START +
 789                 (4 * ((pci_func/2) * 3)) + (4 * (pci_func & 1));
 790
 791         adapter->hw_read_wx(adapter, crbaddr, &mac_lo, 4);
 792         adapter->hw_read_wx(adapter, crbaddr+4, &mac_hi, 4);
 793
 794         if (pci_func & 1)
 795                 *mac = le64_to_cpu((mac_lo >> 16) | ((u64)mac_hi << 16));
 796         else
 797                 *mac = le64_to_cpu((u64)mac_lo | ((u64)mac_hi << 32));
 798
 799         return 0;
 800 }
 801
 802 #define CRB_WIN_LOCK_TIMEOUT 100000000
 803
 804 static int crb_win_lock(struct netxen_adapter *adapter)
 805 {
 806         int done = 0, timeout = 0;
 807
 808         while (!done) {
 809                 /* acquire semaphore3 from PCI HW block */
 810                 adapter->hw_read_wx(adapter,
 811                                 NETXEN_PCIE_REG(PCIE_SEM7_LOCK), &done, 4);
 812                 if (done == 1)
 813                         break;
 814                 if (timeout >= CRB_WIN_LOCK_TIMEOUT)
 815                         return -1;
 816                 timeout++;
 817                 udelay(1);
 818         }
 819         netxen_crb_writelit_adapter(adapter,
 820                         NETXEN_CRB_WIN_LOCK_ID, adapter->portnum);
 821         return 0;
 822 }
 823
 824 static void crb_win_unlock(struct netxen_adapter *adapter)
 825 {
 826         int val;
 827
 828         adapter->hw_read_wx(adapter,
 829                         NETXEN_PCIE_REG(PCIE_SEM7_UNLOCK), &val, 4);
 830 }
 831
 832 /*
 833  * Changes the CRB window to the specified window.
 834  */
 835 void
 836 netxen_nic_pci_change_crbwindow_128M(struct netxen_adapter *adapter, u32 wndw)
 837 {
 838         void __iomem *offset;
 839         u32 tmp;
 840         int count = 0;
 841         uint8_t func = adapter->ahw.pci_func;
 842
 843         if (adapter->curr_window == wndw)
 844                 return;
 845         /*
 846          * Move the CRB window.
 847          * We need to write to the "direct access" region of PCI
 848          * to avoid a race condition where the window register has
 849          * not been successfully written across CRB before the target
 850          * register address is received by PCI. The direct region bypasses
 851          * the CRB bus.
 852          */
 853         offset = PCI_OFFSET_SECOND_RANGE(adapter,
 854                         NETXEN_PCIX_PH_REG(PCIE_CRB_WINDOW_REG(func)));
 855
 856         if (wndw & 0x1)
 857                 wndw = NETXEN_WINDOW_ONE;
 858
 859         writel(wndw, offset);
 860
 861         /* MUST make sure window is set before we forge on... */
 862         while ((tmp = readl(offset)) != wndw) {
 863                 printk(KERN_WARNING "%s: %s WARNING: CRB window value not "
 864                        "registered properly: 0x%08x.\n",
 865                        netxen_nic_driver_name, __func__, tmp);
 866                 mdelay(1);
 867                 if (count >= 10)
 868                         break;
 869                 count++;
 870         }
 871
 872         if (wndw == NETXEN_WINDOW_ONE)
 873                 adapter->curr_window = 1;
 874         else
 875                 adapter->curr_window = 0;
 876 }
 877
 878 /*
 879  * Return -1 if off is not valid,
 880  *       1 if window access is needed. 'off' is set to offset from
 881  *         CRB space in 128M pci map
 882  *       0 if no window access is needed. 'off' is set to 2M addr
 883  * In: 'off' is offset from base in 128M pci map
 884  */
 885 static int
 886 netxen_nic_pci_get_crb_addr_2M(struct netxen_adapter *adapter,
 887                 ulong *off, int len)
 888 {
 889         unsigned long end = *off + len;
 890         crb_128M_2M_sub_block_map_t *m;
 891
 892
 893         if (*off >= NETXEN_CRB_MAX)
 894                 return -1;
 895
 896         if (*off >= NETXEN_PCI_CAMQM && (end <= NETXEN_PCI_CAMQM_2M_END)) {
 897                 *off = (*off - NETXEN_PCI_CAMQM) + NETXEN_PCI_CAMQM_2M_BASE +
 898                         (ulong)adapter->ahw.pci_base0;
 899                 return 0;
 900         }
 901
 902         if (*off < NETXEN_PCI_CRBSPACE)
 903                 return -1;
 904
 905         *off -= NETXEN_PCI_CRBSPACE;
 906         end = *off + len;
 907
 908         /*
 909          * Try direct map
 910          */
 911         m = &crb_128M_2M_map[CRB_BLK(*off)].sub_block[CRB_SUBBLK(*off)];
 912
 913         if (m->valid && (m->start_128M <= *off) && (m->end_128M >= end)) {
 914                 *off = *off + m->start_2M - m->start_128M +
 915                         (ulong)adapter->ahw.pci_base0;
 916                 return 0;
 917         }
 918
 919         /*
 920          * Not in direct map, use crb window
 921          */
 922         return 1;
 923 }
 924
 925 /*
 926  * In: 'off' is offset from CRB space in 128M pci map
 927  * Out: 'off' is 2M pci map addr
 928  * side effect: lock crb window
 929  */
 930 static void
 931 netxen_nic_pci_set_crbwindow_2M(struct netxen_adapter *adapter, ulong *off)
 932 {
 933         u32 win_read;
 934
 935         adapter->crb_win = CRB_HI(*off);
 936         writel(adapter->crb_win, (adapter->ahw.pci_base0 + CRB_WINDOW_2M));
 937         /*
 938          * Read back value to make sure write has gone through before trying
 939          * to use it.
 940          */
 941         win_read = readl(adapter->ahw.pci_base0 + CRB_WINDOW_2M);
 942         if (win_read != adapter->crb_win) {
 943                 printk(KERN_ERR "%s: Written crbwin (0x%x) != "
 944                                 "Read crbwin (0x%x), off=0x%lx\n",
 945                                 __func__, adapter->crb_win, win_read, *off);
 946         }
 947         *off = (*off & MASK(16)) + CRB_INDIRECT_2M +
 948                 (ulong)adapter->ahw.pci_base0;
 949 }
 950
 951 static int
 952 netxen_do_load_firmware(struct netxen_adapter *adapter, const char *fwname,
 953                 const struct firmware *fw)
 954 {
 955         u64 *ptr64;
 956         u32 i, flashaddr, size;
 957         struct pci_dev *pdev = adapter->pdev;
 958
 959         if (fw)
 960                 dev_info(&pdev->dev, "loading firmware from file %s\n", fwname);
 961         else
 962                 dev_info(&pdev->dev, "loading firmware from flash\n");
 963
 964         if (NX_IS_REVISION_P2(adapter->ahw.revision_id))
 965                 adapter->pci_write_normalize(adapter,
 966                                 NETXEN_ROMUSB_GLB_CAS_RST, 1);
 967
 968         if (fw) {
 969                 __le64 data;
 970
 971                 size = (NETXEN_IMAGE_START - NETXEN_BOOTLD_START) / 8;
 972
 973                 ptr64 = (u64 *)&fw->data[NETXEN_BOOTLD_START];
 974                 flashaddr = NETXEN_BOOTLD_START;
 975
 976                 for (i = 0; i < size; i++) {
 977                         data = cpu_to_le64(ptr64[i]);
 978                         adapter->pci_mem_write(adapter, flashaddr, &data, 8);
 979                         flashaddr += 8;
 980                 }
 981
 982                 size = *(u32 *)&fw->data[NX_FW_SIZE_OFFSET];
 983                 size = (__force u32)cpu_to_le32(size) / 8;
 984
 985                 ptr64 = (u64 *)&fw->data[NETXEN_IMAGE_START];
 986                 flashaddr = NETXEN_IMAGE_START;
 987
 988                 for (i = 0; i < size; i++) {
 989                         data = cpu_to_le64(ptr64[i]);
 990
 991                         if (adapter->pci_mem_write(adapter,
 992                                                 flashaddr, &data, 8))
 993                                 return -EIO;
 994
 995                         flashaddr += 8;
 996                 }
 997         } else {
 998                 u32 data;
 999
1000                 size = (NETXEN_IMAGE_START - NETXEN_BOOTLD_START) / 4;
1001                 flashaddr = NETXEN_BOOTLD_START;
1002
1003                 for (i = 0; i < size; i++) {
1004                         if (netxen_rom_fast_read(adapter,
1005                                         flashaddr, (int *)&data) != 0)
1006                                 return -EIO;
1007
1008                         if (adapter->pci_mem_write(adapter,
1009                                                 flashaddr, &data, 4))
1010                                 return -EIO;
1011
1012                         flashaddr += 4;
1013                 }
1014         }
1015         msleep(1);
1016
1017         if (NX_IS_REVISION_P3(adapter->ahw.revision_id))
1018                 adapter->pci_write_normalize(adapter,
1019                                 NETXEN_ROMUSB_GLB_SW_RESET, 0x80001d);
1020         else {
1021                 adapter->pci_write_normalize(adapter,
1022                                 NETXEN_ROMUSB_GLB_CHIP_CLK_CTRL, 0x3fff);
1023                 adapter->pci_write_normalize(adapter,
1024                                 NETXEN_ROMUSB_GLB_CAS_RST, 0);
1025         }
1026
1027         return 0;
1028 }
1029
1030 static int
1031 netxen_validate_firmware(struct netxen_adapter *adapter, const char *fwname,
1032                 const struct firmware *fw)
1033 {
1034         __le32 val;
1035         u32 major, minor, build, ver, min_ver, bios;
1036         struct pci_dev *pdev = adapter->pdev;
1037
1038         if (fw->size < NX_FW_MIN_SIZE)
1039                 return -EINVAL;
1040
1041         val = cpu_to_le32(*(u32 *)&fw->data[NX_FW_MAGIC_OFFSET]);
1042         if ((__force u32)val != NETXEN_BDINFO_MAGIC)
1043                 return -EINVAL;
1044
1045         val = cpu_to_le32(*(u32 *)&fw->data[NX_FW_VERSION_OFFSET]);
1046         major = (__force u32)val & 0xff;
1047         minor = ((__force u32)val >> 8) & 0xff;
1048         build = (__force u32)val >> 16;
1049
1050         if (NX_IS_REVISION_P3(adapter->ahw.revision_id))
1051                 min_ver = NETXEN_VERSION_CODE(4, 0, 216);
1052         else
1053                 min_ver = NETXEN_VERSION_CODE(3, 4, 216);
1054
1055         ver = NETXEN_VERSION_CODE(major, minor, build);
1056
1057         if ((major > _NETXEN_NIC_LINUX_MAJOR) || (ver < min_ver)) {
1058                 dev_err(&pdev->dev,
1059                                 "%s: firmware version %d.%d.%d unsupported\n",
1060                                 fwname, major, minor, build);
1061                 return -EINVAL;
1062         }
1063
1064         val = cpu_to_le32(*(u32 *)&fw->data[NX_BIOS_VERSION_OFFSET]);
1065         netxen_rom_fast_read(adapter, NX_BIOS_VERSION_OFFSET, (int *)&bios);
1066         if ((__force u32)val != bios) {
1067                 dev_err(&pdev->dev, "%s: firmware bios is incompatible\n",
1068                                 fwname);
1069                 return -EINVAL;
1070         }
1071
1072         /* check if flashed firmware is newer */
1073         if (netxen_rom_fast_read(adapter,
1074                         NX_FW_VERSION_OFFSET, (int *)&val))
1075                 return -EIO;
1076         major = (__force u32)val & 0xff;
1077         minor = ((__force u32)val >> 8) & 0xff;
1078         build = (__force u32)val >> 16;
1079         if (NETXEN_VERSION_CODE(major, minor, build) > ver)
1080                 return -EINVAL;
1081
1082         netxen_nic_reg_write(adapter, NETXEN_CAM_RAM(0x1fc),
1083                         NETXEN_BDINFO_MAGIC);
1084         return 0;
1085 }
1086
1087 int netxen_load_firmware(struct netxen_adapter *adapter)
1088 {
1089         u32 capability, flashed_ver;
1090         const struct firmware *fw;
1091         char *fw_name = NULL;
1092         struct pci_dev *pdev = adapter->pdev;
1093         int rc = 0;
1094
1095         if (NX_IS_REVISION_P2(adapter->ahw.revision_id)) {
1096                 fw_name = NX_P2_MN_ROMIMAGE;
1097                 goto request_fw;
1098         }
1099
1100         if (NX_IS_REVISION_P3(adapter->ahw.revision_id)) {
1101                 fw_name = NX_P3_CT_ROMIMAGE;
1102                 goto request_fw;
1103         }
1104
1105 request_mn:
1106         capability = 0;
1107
1108         netxen_rom_fast_read(adapter,
1109                         NX_FW_VERSION_OFFSET, (int *)&flashed_ver);
1110         if (flashed_ver >= NETXEN_VERSION_CODE(4, 0, 220)) {
1111                 adapter->hw_read_wx(adapter,
1112                                 NX_PEG_TUNE_CAPABILITY, &capability, 4);
1113                 if (capability & NX_PEG_TUNE_MN_PRESENT) {
1114                         fw_name = NX_P3_MN_ROMIMAGE;
1115                         goto request_fw;
1116                 }
1117         }
1118
1119 request_fw:
1120         rc = request_firmware(&fw, fw_name, &pdev->dev);
1121         if (rc != 0) {
1122                 if (fw_name == NX_P3_CT_ROMIMAGE) {
1123                         msleep(1);
1124                         goto request_mn;
1125                 }
1126
1127                 fw = NULL;
1128                 goto load_fw;
1129         }
1130
1131         rc = netxen_validate_firmware(adapter, fw_name, fw);
1132         if (rc != 0) {
1133                 release_firmware(fw);
1134
1135                 if (fw_name == NX_P3_CT_ROMIMAGE) {
1136                         msleep(1);
1137                         goto request_mn;
1138                 }
1139
1140                 fw = NULL;
1141         }
1142
1143 load_fw:
1144         rc = netxen_do_load_firmware(adapter, fw_name, fw);
1145
1146         if (fw)
1147                 release_firmware(fw);
1148         return rc;
1149 }
1150
1151 int
1152 netxen_nic_hw_write_wx_128M(struct netxen_adapter *adapter,
1153                 ulong off, void *data, int len)
1154 {
1155         void __iomem *addr;
1156
1157         BUG_ON(len != 4);
1158
1159         if (ADDR_IN_WINDOW1(off)) {
1160                 addr = NETXEN_CRB_NORMALIZE(adapter, off);
1161         } else {                /* Window 0 */
1162                 addr = pci_base_offset(adapter, off);
1163                 netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1164         }
1165
1166         if (!addr) {
1167                 netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1168                 return 1;
1169         }
1170
1171         writel(*(u32 *) data, addr);
1172
1173         if (!ADDR_IN_WINDOW1(off))
1174                 netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1175
1176         return 0;
1177 }
1178
1179 int
1180 netxen_nic_hw_read_wx_128M(struct netxen_adapter *adapter,
1181                 ulong off, void *data, int len)
1182 {
1183         void __iomem *addr;
1184
1185         BUG_ON(len != 4);
1186
1187         if (ADDR_IN_WINDOW1(off)) {     /* Window 1 */
1188                 addr = NETXEN_CRB_NORMALIZE(adapter, off);
1189         } else {                /* Window 0 */
1190                 addr = pci_base_offset(adapter, off);
1191                 netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1192         }
1193
1194         if (!addr) {
1195                 netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1196                 return 1;
1197         }
1198
1199         *(u32 *)data = readl(addr);
1200
1201         if (!ADDR_IN_WINDOW1(off))
1202                 netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1203
1204         return 0;
1205 }
1206
1207 int
1208 netxen_nic_hw_write_wx_2M(struct netxen_adapter *adapter,
1209                 ulong off, void *data, int len)
1210 {
1211         unsigned long flags = 0;
1212         int rv;
1213
1214         BUG_ON(len != 4);
1215
1216         rv = netxen_nic_pci_get_crb_addr_2M(adapter, &off, len);
1217
1218         if (rv == -1) {
1219                 printk(KERN_ERR "%s: invalid offset: 0x%016lx\n",
1220                                 __func__, off);
1221                 dump_stack();
1222                 return -1;
1223         }
1224
1225         if (rv == 1) {
1226                 write_lock_irqsave(&adapter->adapter_lock, flags);
1227                 crb_win_lock(adapter);
1228                 netxen_nic_pci_set_crbwindow_2M(adapter, &off);
1229                 writel(*(uint32_t *)data, (void __iomem *)off);
1230                 crb_win_unlock(adapter);
1231                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1232         } else
1233                 writel(*(uint32_t *)data, (void __iomem *)off);
1234
1235
1236         return 0;
1237 }
1238
1239 int
1240 netxen_nic_hw_read_wx_2M(struct netxen_adapter *adapter,
1241                 ulong off, void *data, int len)
1242 {
1243         unsigned long flags = 0;
1244         int rv;
1245
1246         BUG_ON(len != 4);
1247
1248         rv = netxen_nic_pci_get_crb_addr_2M(adapter, &off, len);
1249
1250         if (rv == -1) {
1251                 printk(KERN_ERR "%s: invalid offset: 0x%016lx\n",
1252                                 __func__, off);
1253                 dump_stack();
1254                 return -1;
1255         }
1256
1257         if (rv == 1) {
1258                 write_lock_irqsave(&adapter->adapter_lock, flags);
1259                 crb_win_lock(adapter);
1260                 netxen_nic_pci_set_crbwindow_2M(adapter, &off);
1261                 *(uint32_t *)data = readl((void __iomem *)off);
1262                 crb_win_unlock(adapter);
1263                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1264         } else
1265                 *(uint32_t *)data = readl((void __iomem *)off);
1266
1267         return 0;
1268 }
1269
1270 void netxen_nic_reg_write(struct netxen_adapter *adapter, u64 off, u32 val)
1271 {
1272         adapter->hw_write_wx(adapter, off, &val, 4);
1273 }
1274
1275 int netxen_nic_reg_read(struct netxen_adapter *adapter, u64 off)
1276 {
1277         int val;
1278         adapter->hw_read_wx(adapter, off, &val, 4);
1279         return val;
1280 }
1281
1282 /* Change the window to 0, write and change back to window 1. */
1283 void netxen_nic_write_w0(struct netxen_adapter *adapter, u32 index, u32 value)
1284 {
1285         adapter->hw_write_wx(adapter, index, &value, 4);
1286 }
1287
1288 /* Change the window to 0, read and change back to window 1. */
1289 void netxen_nic_read_w0(struct netxen_adapter *adapter, u32 index, u32 *value)
1290 {
1291         adapter->hw_read_wx(adapter, index, value, 4);
1292 }
1293
1294 void netxen_nic_write_w1(struct netxen_adapter *adapter, u32 index, u32 value)
1295 {
1296         adapter->hw_write_wx(adapter, index, &value, 4);
1297 }
1298
1299 void netxen_nic_read_w1(struct netxen_adapter *adapter, u32 index, u32 *value)
1300 {
1301         adapter->hw_read_wx(adapter, index, value, 4);
1302 }
1303
1304 /*
1305  * check memory access boundary.
1306  * used by test agent. support ddr access only for now
1307  */
1308 static unsigned long
1309 netxen_nic_pci_mem_bound_check(struct netxen_adapter *adapter,
1310                 unsigned long long addr, int size)
1311 {
1312         if (!ADDR_IN_RANGE(addr,
1313                         NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX) ||
1314                 !ADDR_IN_RANGE(addr+size-1,
1315                         NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX) ||
1316                 ((size != 1) && (size != 2) && (size != 4) && (size != 8))) {
1317                 return 0;
1318         }
1319
1320         return 1;
1321 }
1322
1323 static int netxen_pci_set_window_warning_count;
1324
1325 unsigned long
1326 netxen_nic_pci_set_window_128M(struct netxen_adapter *adapter,
1327                 unsigned long long addr)
1328 {
1329         void __iomem *offset;
1330         int window;
1331         unsigned long long      qdr_max;
1332         uint8_t func = adapter->ahw.pci_func;
1333
1334         if (NX_IS_REVISION_P2(adapter->ahw.revision_id)) {
1335                 qdr_max = NETXEN_ADDR_QDR_NET_MAX_P2;
1336         } else {
1337                 qdr_max = NETXEN_ADDR_QDR_NET_MAX_P3;
1338         }
1339
1340         if (ADDR_IN_RANGE(addr, NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1341                 /* DDR network side */
1342                 addr -= NETXEN_ADDR_DDR_NET;
1343                 window = (addr >> 25) & 0x3ff;
1344                 if (adapter->ahw.ddr_mn_window != window) {
1345                         adapter->ahw.ddr_mn_window = window;
1346                         offset = PCI_OFFSET_SECOND_RANGE(adapter,
1347                                 NETXEN_PCIX_PH_REG(PCIE_MN_WINDOW_REG(func)));
1348                         writel(window, offset);
1349                         /* MUST make sure window is set before we forge on... */
1350                         readl(offset);
1351                 }
1352                 addr -= (window * NETXEN_WINDOW_ONE);
1353                 addr += NETXEN_PCI_DDR_NET;
1354         } else if (ADDR_IN_RANGE(addr, NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX)) {
1355                 addr -= NETXEN_ADDR_OCM0;
1356                 addr += NETXEN_PCI_OCM0;
1357         } else if (ADDR_IN_RANGE(addr, NETXEN_ADDR_OCM1, NETXEN_ADDR_OCM1_MAX)) {
1358                 addr -= NETXEN_ADDR_OCM1;
1359                 addr += NETXEN_PCI_OCM1;
1360         } else if (ADDR_IN_RANGE(addr, NETXEN_ADDR_QDR_NET, qdr_max)) {
1361                 /* QDR network side */
1362                 addr -= NETXEN_ADDR_QDR_NET;
1363                 window = (addr >> 22) & 0x3f;
1364                 if (adapter->ahw.qdr_sn_window != window) {
1365                         adapter->ahw.qdr_sn_window = window;
1366                         offset = PCI_OFFSET_SECOND_RANGE(adapter,
1367                                 NETXEN_PCIX_PH_REG(PCIE_SN_WINDOW_REG(func)));
1368                         writel((window << 22), offset);
1369                         /* MUST make sure window is set before we forge on... */
1370                         readl(offset);
1371                 }
1372                 addr -= (window * 0x400000);
1373                 addr += NETXEN_PCI_QDR_NET;
1374         } else {
1375                 /*
1376                  * peg gdb frequently accesses memory that doesn't exist,
1377                  * this limits the chit chat so debugging isn't slowed down.
1378                  */
1379                 if ((netxen_pci_set_window_warning_count++ < 8)
1380                     || (netxen_pci_set_window_warning_count % 64 == 0))
1381                         printk("%s: Warning:netxen_nic_pci_set_window()"
1382                                " Unknown address range!\n",
1383                                netxen_nic_driver_name);
1384                 addr = -1UL;
1385         }
1386         return addr;
1387 }
1388
1389 /*
1390  * Note : only 32-bit writes!
1391  */
1392 int netxen_nic_pci_write_immediate_128M(struct netxen_adapter *adapter,
1393                 u64 off, u32 data)
1394 {
1395         writel(data, (void __iomem *)(PCI_OFFSET_SECOND_RANGE(adapter, off)));
1396         return 0;
1397 }
1398
1399 u32 netxen_nic_pci_read_immediate_128M(struct netxen_adapter *adapter, u64 off)
1400 {
1401         return readl((void __iomem *)(pci_base_offset(adapter, off)));
1402 }
1403
1404 void netxen_nic_pci_write_normalize_128M(struct netxen_adapter *adapter,
1405                 u64 off, u32 data)
1406 {
1407         writel(data, NETXEN_CRB_NORMALIZE(adapter, off));
1408 }
1409
1410 u32 netxen_nic_pci_read_normalize_128M(struct netxen_adapter *adapter, u64 off)
1411 {
1412         return readl(NETXEN_CRB_NORMALIZE(adapter, off));
1413 }
1414
1415 unsigned long
1416 netxen_nic_pci_set_window_2M(struct netxen_adapter *adapter,
1417                 unsigned long long addr)
1418 {
1419         int window;
1420         u32 win_read;
1421
1422         if (ADDR_IN_RANGE(addr, NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1423                 /* DDR network side */
1424                 window = MN_WIN(addr);
1425                 adapter->ahw.ddr_mn_window = window;
1426                 adapter->hw_write_wx(adapter,
1427                                 adapter->ahw.mn_win_crb | NETXEN_PCI_CRBSPACE,
1428                                 &window, 4);
1429                 adapter->hw_read_wx(adapter,
1430                                 adapter->ahw.mn_win_crb | NETXEN_PCI_CRBSPACE,
1431                                 &win_read, 4);
1432                 if ((win_read << 17) != window) {
1433                         printk(KERN_INFO "Written MNwin (0x%x) != "
1434                                 "Read MNwin (0x%x)\n", window, win_read);
1435                 }
1436                 addr = GET_MEM_OFFS_2M(addr) + NETXEN_PCI_DDR_NET;
1437         } else if (ADDR_IN_RANGE(addr,
1438                                 NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX)) {
1439                 if ((addr & 0x00ff800) == 0xff800) {
1440                         printk("%s: QM access not handled.\n", __func__);
1441                         addr = -1UL;
1442                 }
1443
1444                 window = OCM_WIN(addr);
1445                 adapter->ahw.ddr_mn_window = window;
1446                 adapter->hw_write_wx(adapter,
1447                                 adapter->ahw.mn_win_crb | NETXEN_PCI_CRBSPACE,
1448                                 &window, 4);
1449                 adapter->hw_read_wx(adapter,
1450                                 adapter->ahw.mn_win_crb | NETXEN_PCI_CRBSPACE,
1451                                 &win_read, 4);
1452                 if ((win_read >> 7) != window) {
1453                         printk(KERN_INFO "%s: Written OCMwin (0x%x) != "
1454                                         "Read OCMwin (0x%x)\n",
1455                                         __func__, window, win_read);
1456                 }
1457                 addr = GET_MEM_OFFS_2M(addr) + NETXEN_PCI_OCM0_2M;
1458
1459         } else if (ADDR_IN_RANGE(addr,
1460                         NETXEN_ADDR_QDR_NET, NETXEN_ADDR_QDR_NET_MAX_P3)) {
1461                 /* QDR network side */
1462                 window = MS_WIN(addr);
1463                 adapter->ahw.qdr_sn_window = window;
1464                 adapter->hw_write_wx(adapter,
1465                                 adapter->ahw.ms_win_crb | NETXEN_PCI_CRBSPACE,
1466                                 &window, 4);
1467                 adapter->hw_read_wx(adapter,
1468                                 adapter->ahw.ms_win_crb | NETXEN_PCI_CRBSPACE,
1469                                 &win_read, 4);
1470                 if (win_read != window) {
1471                         printk(KERN_INFO "%s: Written MSwin (0x%x) != "
1472                                         "Read MSwin (0x%x)\n",
1473                                         __func__, window, win_read);
1474                 }
1475                 addr = GET_MEM_OFFS_2M(addr) + NETXEN_PCI_QDR_NET;
1476
1477         } else {
1478                 /*
1479                  * peg gdb frequently accesses memory that doesn't exist,
1480                  * this limits the chit chat so debugging isn't slowed down.
1481                  */
1482                 if ((netxen_pci_set_window_warning_count++ < 8)
1483                         || (netxen_pci_set_window_warning_count%64 == 0)) {
1484                         printk("%s: Warning:%s Unknown address range!\n",
1485                                         __func__, netxen_nic_driver_name);
1486 }
1487                 addr = -1UL;
1488         }
1489         return addr;
1490 }
1491
1492 static int netxen_nic_pci_is_same_window(struct netxen_adapter *adapter,
1493                                       unsigned long long addr)
1494 {
1495         int window;
1496         unsigned long long qdr_max;
1497
1498         if (NX_IS_REVISION_P2(adapter->ahw.revision_id))
1499                 qdr_max = NETXEN_ADDR_QDR_NET_MAX_P2;
1500         else
1501                 qdr_max = NETXEN_ADDR_QDR_NET_MAX_P3;
1502
1503         if (ADDR_IN_RANGE(addr,
1504                         NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1505                 /* DDR network side */
1506                 BUG();  /* MN access can not come here */
1507         } else if (ADDR_IN_RANGE(addr,
1508                         NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX)) {
1509                 return 1;
1510         } else if (ADDR_IN_RANGE(addr,
1511                                 NETXEN_ADDR_OCM1, NETXEN_ADDR_OCM1_MAX)) {
1512                 return 1;
1513         } else if (ADDR_IN_RANGE(addr, NETXEN_ADDR_QDR_NET, qdr_max)) {
1514                 /* QDR network side */
1515                 window = ((addr - NETXEN_ADDR_QDR_NET) >> 22) & 0x3f;
1516                 if (adapter->ahw.qdr_sn_window == window)
1517                         return 1;
1518         }
1519
1520         return 0;
1521 }
1522
1523 static int netxen_nic_pci_mem_read_direct(struct netxen_adapter *adapter,
1524                         u64 off, void *data, int size)
1525 {
1526         unsigned long flags;
1527         void __iomem *addr, *mem_ptr = NULL;
1528         int ret = 0;
1529         u64 start;
1530         unsigned long mem_base;
1531         unsigned long mem_page;
1532
1533         write_lock_irqsave(&adapter->adapter_lock, flags);
1534
1535         /*
1536          * If attempting to access unknown address or straddle hw windows,
1537          * do not access.
1538          */
1539         start = adapter->pci_set_window(adapter, off);
1540         if ((start == -1UL) ||
1541                 (netxen_nic_pci_is_same_window(adapter, off+size-1) == 0)) {
1542                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1543                 printk(KERN_ERR "%s out of bound pci memory access. "
1544                         "offset is 0x%llx\n", netxen_nic_driver_name,
1545                         (unsigned long long)off);
1546                 return -1;
1547         }
1548
1549         addr = pci_base_offset(adapter, start);
1550         if (!addr) {
1551                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1552                 mem_base = pci_resource_start(adapter->pdev, 0);
1553                 mem_page = start & PAGE_MASK;
1554                 /* Map two pages whenever user tries to access addresses in two
1555                 consecutive pages.
1556                 */
1557                 if (mem_page != ((start + size - 1) & PAGE_MASK))
1558                         mem_ptr = ioremap(mem_base + mem_page, PAGE_SIZE * 2);
1559                 else
1560                         mem_ptr = ioremap(mem_base + mem_page, PAGE_SIZE);
1561                 if (mem_ptr == NULL) {
1562                         *(uint8_t  *)data = 0;
1563                         return -1;
1564                 }
1565                 addr = mem_ptr;
1566                 addr += start & (PAGE_SIZE - 1);
1567                 write_lock_irqsave(&adapter->adapter_lock, flags);
1568         }
1569
1570         switch (size) {
1571         case 1:
1572                 *(uint8_t  *)data = readb(addr);
1573                 break;
1574         case 2:
1575                 *(uint16_t *)data = readw(addr);
1576                 break;
1577         case 4:
1578                 *(uint32_t *)data = readl(addr);
1579                 break;
1580         case 8:
1581                 *(uint64_t *)data = readq(addr);
1582                 break;
1583         default:
1584                 ret = -1;
1585                 break;
1586         }
1587         write_unlock_irqrestore(&adapter->adapter_lock, flags);
1588
1589         if (mem_ptr)
1590                 iounmap(mem_ptr);
1591         return ret;
1592 }
1593
1594 static int
1595 netxen_nic_pci_mem_write_direct(struct netxen_adapter *adapter, u64 off,
1596                 void *data, int size)
1597 {
1598         unsigned long flags;
1599         void __iomem *addr, *mem_ptr = NULL;
1600         int ret = 0;
1601         u64 start;
1602         unsigned long mem_base;
1603         unsigned long mem_page;
1604
1605         write_lock_irqsave(&adapter->adapter_lock, flags);
1606
1607         /*
1608          * If attempting to access unknown address or straddle hw windows,
1609          * do not access.
1610          */
1611         start = adapter->pci_set_window(adapter, off);
1612         if ((start == -1UL) ||
1613                 (netxen_nic_pci_is_same_window(adapter, off+size-1) == 0)) {
1614                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1615                 printk(KERN_ERR "%s out of bound pci memory access. "
1616                         "offset is 0x%llx\n", netxen_nic_driver_name,
1617                         (unsigned long long)off);
1618                 return -1;
1619         }
1620
1621         addr = pci_base_offset(adapter, start);
1622         if (!addr) {
1623                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1624                 mem_base = pci_resource_start(adapter->pdev, 0);
1625                 mem_page = start & PAGE_MASK;
1626                 /* Map two pages whenever user tries to access addresses in two
1627                  * consecutive pages.
1628                  */
1629                 if (mem_page != ((start + size - 1) & PAGE_MASK))
1630                         mem_ptr = ioremap(mem_base + mem_page, PAGE_SIZE*2);
1631                 else
1632                         mem_ptr = ioremap(mem_base + mem_page, PAGE_SIZE);
1633                 if (mem_ptr == NULL)
1634                         return -1;
1635                 addr = mem_ptr;
1636                 addr += start & (PAGE_SIZE - 1);
1637                 write_lock_irqsave(&adapter->adapter_lock, flags);
1638         }
1639
1640         switch (size) {
1641         case 1:
1642                 writeb(*(uint8_t *)data, addr);
1643                 break;
1644         case 2:
1645                 writew(*(uint16_t *)data, addr);
1646                 break;
1647         case 4:
1648                 writel(*(uint32_t *)data, addr);
1649                 break;
1650         case 8:
1651                 writeq(*(uint64_t *)data, addr);
1652                 break;
1653         default:
1654                 ret = -1;
1655                 break;
1656         }
1657         write_unlock_irqrestore(&adapter->adapter_lock, flags);
1658         if (mem_ptr)
1659                 iounmap(mem_ptr);
1660         return ret;
1661 }
1662
1663 #define MAX_CTL_CHECK   1000
1664
1665 int
1666 netxen_nic_pci_mem_write_128M(struct netxen_adapter *adapter,
1667                 u64 off, void *data, int size)
1668 {
1669         unsigned long   flags;
1670         int          i, j, ret = 0, loop, sz[2], off0;
1671         uint32_t      temp;
1672         uint64_t      off8, tmpw, word[2] = {0, 0};
1673         void __iomem *mem_crb;
1674
1675         /*
1676          * If not MN, go check for MS or invalid.
1677          */
1678         if (netxen_nic_pci_mem_bound_check(adapter, off, size) == 0)
1679                 return netxen_nic_pci_mem_write_direct(adapter,
1680                                 off, data, size);
1681
1682         off8 = off & 0xfffffff8;
1683         off0 = off & 0x7;
1684         sz[0] = (size < (8 - off0)) ? size : (8 - off0);
1685         sz[1] = size - sz[0];
1686         loop = ((off0 + size - 1) >> 3) + 1;
1687         mem_crb = pci_base_offset(adapter, NETXEN_CRB_DDR_NET);
1688
1689         if ((size != 8) || (off0 != 0))  {
1690                 for (i = 0; i < loop; i++) {
1691                         if (adapter->pci_mem_read(adapter,
1692                                 off8 + (i << 3), &word[i], 8))
1693                                 return -1;
1694                 }
1695         }
1696
1697         switch (size) {
1698         case 1:
1699                 tmpw = *((uint8_t *)data);
1700                 break;
1701         case 2:
1702                 tmpw = *((uint16_t *)data);
1703                 break;
1704         case 4:
1705                 tmpw = *((uint32_t *)data);
1706                 break;
1707         case 8:
1708         default:
1709                 tmpw = *((uint64_t *)data);
1710                 break;
1711         }
1712         word[0] &= ~((~(~0ULL << (sz[0] * 8))) << (off0 * 8));
1713         word[0] |= tmpw << (off0 * 8);
1714
1715         if (loop == 2) {
1716                 word[1] &= ~(~0ULL << (sz[1] * 8));
1717                 word[1] |= tmpw >> (sz[0] * 8);
1718         }
1719
1720         write_lock_irqsave(&adapter->adapter_lock, flags);
1721         netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1722
1723         for (i = 0; i < loop; i++) {
1724                 writel((uint32_t)(off8 + (i << 3)),
1725                         (mem_crb+MIU_TEST_AGT_ADDR_LO));
1726                 writel(0,
1727                         (mem_crb+MIU_TEST_AGT_ADDR_HI));
1728                 writel(word[i] & 0xffffffff,
1729                         (mem_crb+MIU_TEST_AGT_WRDATA_LO));
1730                 writel((word[i] >> 32) & 0xffffffff,
1731                         (mem_crb+MIU_TEST_AGT_WRDATA_HI));
1732                 writel(MIU_TA_CTL_ENABLE|MIU_TA_CTL_WRITE,
1733                         (mem_crb+MIU_TEST_AGT_CTRL));
1734                 writel(MIU_TA_CTL_START|MIU_TA_CTL_ENABLE|MIU_TA_CTL_WRITE,
1735                         (mem_crb+MIU_TEST_AGT_CTRL));
1736
1737                 for (j = 0; j < MAX_CTL_CHECK; j++) {
1738                         temp = readl(
1739                              (mem_crb+MIU_TEST_AGT_CTRL));
1740                         if ((temp & MIU_TA_CTL_BUSY) == 0)
1741                                 break;
1742                 }
1743
1744                 if (j >= MAX_CTL_CHECK) {
1745                         if (printk_ratelimit())
1746                                 dev_err(&adapter->pdev->dev,
1747                                         "failed to write through agent\n");
1748                         ret = -1;
1749                         break;
1750                 }
1751         }
1752
1753         netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1754         write_unlock_irqrestore(&adapter->adapter_lock, flags);
1755         return ret;
1756 }
1757
1758 int
1759 netxen_nic_pci_mem_read_128M(struct netxen_adapter *adapter,
1760                 u64 off, void *data, int size)
1761 {
1762         unsigned long   flags;
1763         int          i, j = 0, k, start, end, loop, sz[2], off0[2];
1764         uint32_t      temp;
1765         uint64_t      off8, val, word[2] = {0, 0};
1766         void __iomem *mem_crb;
1767
1768
1769         /*
1770          * If not MN, go check for MS or invalid.
1771          */
1772         if (netxen_nic_pci_mem_bound_check(adapter, off, size) == 0)
1773                 return netxen_nic_pci_mem_read_direct(adapter, off, data, size);
1774
1775         off8 = off & 0xfffffff8;
1776         off0[0] = off & 0x7;
1777         off0[1] = 0;
1778         sz[0] = (size < (8 - off0[0])) ? size : (8 - off0[0]);
1779         sz[1] = size - sz[0];
1780         loop = ((off0[0] + size - 1) >> 3) + 1;
1781         mem_crb = pci_base_offset(adapter, NETXEN_CRB_DDR_NET);
1782
1783         write_lock_irqsave(&adapter->adapter_lock, flags);
1784         netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1785
1786         for (i = 0; i < loop; i++) {
1787                 writel((uint32_t)(off8 + (i << 3)),
1788                         (mem_crb+MIU_TEST_AGT_ADDR_LO));
1789                 writel(0,
1790                         (mem_crb+MIU_TEST_AGT_ADDR_HI));
1791                 writel(MIU_TA_CTL_ENABLE,
1792                         (mem_crb+MIU_TEST_AGT_CTRL));
1793                 writel(MIU_TA_CTL_START|MIU_TA_CTL_ENABLE,
1794                         (mem_crb+MIU_TEST_AGT_CTRL));
1795
1796                 for (j = 0; j < MAX_CTL_CHECK; j++) {
1797                         temp = readl(
1798                               (mem_crb+MIU_TEST_AGT_CTRL));
1799                         if ((temp & MIU_TA_CTL_BUSY) == 0)
1800                                 break;
1801                 }
1802
1803                 if (j >= MAX_CTL_CHECK) {
1804                         if (printk_ratelimit())
1805                                 dev_err(&adapter->pdev->dev,
1806                                         "failed to read through agent\n");
1807                         break;
1808                 }
1809
1810                 start = off0[i] >> 2;
1811                 end   = (off0[i] + sz[i] - 1) >> 2;
1812                 for (k = start; k <= end; k++) {
1813                         word[i] |= ((uint64_t) readl(
1814                                     (mem_crb +
1815                                     MIU_TEST_AGT_RDDATA(k))) << (32*k));
1816                 }
1817         }
1818
1819         netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1820         write_unlock_irqrestore(&adapter->adapter_lock, flags);
1821
1822         if (j >= MAX_CTL_CHECK)
1823                 return -1;
1824
1825         if (sz[0] == 8) {
1826                 val = word[0];
1827         } else {
1828                 val = ((word[0] >> (off0[0] * 8)) & (~(~0ULL << (sz[0] * 8)))) |
1829                         ((word[1] & (~(~0ULL << (sz[1] * 8)))) << (sz[0] * 8));
1830         }
1831
1832         switch (size) {
1833         case 1:
1834                 *(uint8_t  *)data = val;
1835                 break;
1836         case 2:
1837                 *(uint16_t *)data = val;
1838                 break;
1839         case 4:
1840                 *(uint32_t *)data = val;
1841                 break;
1842         case 8:
1843                 *(uint64_t *)data = val;
1844                 break;
1845         }
1846         return 0;
1847 }
1848
1849 int
1850 netxen_nic_pci_mem_write_2M(struct netxen_adapter *adapter,
1851                 u64 off, void *data, int size)
1852 {
1853         int i, j, ret = 0, loop, sz[2], off0;
1854         uint32_t temp;
1855         uint64_t off8, mem_crb, tmpw, word[2] = {0, 0};
1856
1857         /*
1858          * If not MN, go check for MS or invalid.
1859          */
1860         if (off >= NETXEN_ADDR_QDR_NET && off <= NETXEN_ADDR_QDR_NET_MAX_P3)
1861                 mem_crb = NETXEN_CRB_QDR_NET;
1862         else {
1863                 mem_crb = NETXEN_CRB_DDR_NET;
1864                 if (netxen_nic_pci_mem_bound_check(adapter, off, size) == 0)
1865                         return netxen_nic_pci_mem_write_direct(adapter,
1866                                         off, data, size);
1867         }
1868
1869         off8 = off & 0xfffffff8;
1870         off0 = off & 0x7;
1871         sz[0] = (size < (8 - off0)) ? size : (8 - off0);
1872         sz[1] = size - sz[0];
1873         loop = ((off0 + size - 1) >> 3) + 1;
1874
1875         if ((size != 8) || (off0 != 0)) {
1876                 for (i = 0; i < loop; i++) {
1877                         if (adapter->pci_mem_read(adapter, off8 + (i << 3),
1878                                                 &word[i], 8))
1879                                 return -1;
1880                 }
1881         }
1882
1883         switch (size) {
1884         case 1:
1885                 tmpw = *((uint8_t *)data);
1886                 break;
1887         case 2:
1888                 tmpw = *((uint16_t *)data);
1889                 break;
1890         case 4:
1891                 tmpw = *((uint32_t *)data);
1892                 break;
1893         case 8:
1894         default:
1895                 tmpw = *((uint64_t *)data);
1896         break;
1897         }
1898
1899         word[0] &= ~((~(~0ULL << (sz[0] * 8))) << (off0 * 8));
1900         word[0] |= tmpw << (off0 * 8);
1901
1902         if (loop == 2) {
1903                 word[1] &= ~(~0ULL << (sz[1] * 8));
1904                 word[1] |= tmpw >> (sz[0] * 8);
1905         }
1906
1907         /*
1908          * don't lock here - write_wx gets the lock if each time
1909          * write_lock_irqsave(&adapter->adapter_lock, flags);
1910          * netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1911          */
1912
1913         for (i = 0; i < loop; i++) {
1914                 temp = off8 + (i << 3);
1915                 adapter->hw_write_wx(adapter,
1916                                 mem_crb+MIU_TEST_AGT_ADDR_LO, &temp, 4);
1917                 temp = 0;
1918                 adapter->hw_write_wx(adapter,
1919                                 mem_crb+MIU_TEST_AGT_ADDR_HI, &temp, 4);
1920                 temp = word[i] & 0xffffffff;
1921                 adapter->hw_write_wx(adapter,
1922                                 mem_crb+MIU_TEST_AGT_WRDATA_LO, &temp, 4);
1923                 temp = (word[i] >> 32) & 0xffffffff;
1924                 adapter->hw_write_wx(adapter,
1925                                 mem_crb+MIU_TEST_AGT_WRDATA_HI, &temp, 4);
1926                 temp = MIU_TA_CTL_ENABLE | MIU_TA_CTL_WRITE;
1927                 adapter->hw_write_wx(adapter,
1928                                 mem_crb+MIU_TEST_AGT_CTRL, &temp, 4);
1929                 temp = MIU_TA_CTL_START | MIU_TA_CTL_ENABLE | MIU_TA_CTL_WRITE;
1930                 adapter->hw_write_wx(adapter,
1931                                 mem_crb+MIU_TEST_AGT_CTRL, &temp, 4);
1932
1933                 for (j = 0; j < MAX_CTL_CHECK; j++) {
1934                         adapter->hw_read_wx(adapter,
1935                                         mem_crb + MIU_TEST_AGT_CTRL, &temp, 4);
1936                         if ((temp & MIU_TA_CTL_BUSY) == 0)
1937                                 break;
1938                 }
1939
1940                 if (j >= MAX_CTL_CHECK) {
1941                         if (printk_ratelimit())
1942                                 dev_err(&adapter->pdev->dev,
1943                                         "failed to write through agent\n");
1944                         ret = -1;
1945                         break;
1946                 }
1947         }
1948
1949         /*
1950          * netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1951          * write_unlock_irqrestore(&adapter->adapter_lock, flags);
1952          */
1953         return ret;
1954 }
1955
1956 int
1957 netxen_nic_pci_mem_read_2M(struct netxen_adapter *adapter,
1958                 u64 off, void *data, int size)
1959 {
1960         int i, j = 0, k, start, end, loop, sz[2], off0[2];
1961         uint32_t      temp;
1962         uint64_t      off8, val, mem_crb, word[2] = {0, 0};
1963
1964         /*
1965          * If not MN, go check for MS or invalid.
1966          */
1967
1968         if (off >= NETXEN_ADDR_QDR_NET && off <= NETXEN_ADDR_QDR_NET_MAX_P3)
1969                 mem_crb = NETXEN_CRB_QDR_NET;
1970         else {
1971                 mem_crb = NETXEN_CRB_DDR_NET;
1972                 if (netxen_nic_pci_mem_bound_check(adapter, off, size) == 0)
1973                         return netxen_nic_pci_mem_read_direct(adapter,
1974                                         off, data, size);
1975         }
1976
1977         off8 = off & 0xfffffff8;
1978         off0[0] = off & 0x7;
1979         off0[1] = 0;
1980         sz[0] = (size < (8 - off0[0])) ? size : (8 - off0[0]);
1981         sz[1] = size - sz[0];
1982         loop = ((off0[0] + size - 1) >> 3) + 1;
1983
1984         /*
1985          * don't lock here - write_wx gets the lock if each time
1986          * write_lock_irqsave(&adapter->adapter_lock, flags);
1987          * netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1988          */
1989
1990         for (i = 0; i < loop; i++) {
1991                 temp = off8 + (i << 3);
1992                 adapter->hw_write_wx(adapter,
1993                                 mem_crb + MIU_TEST_AGT_ADDR_LO, &temp, 4);
1994                 temp = 0;
1995                 adapter->hw_write_wx(adapter,
1996                                 mem_crb + MIU_TEST_AGT_ADDR_HI, &temp, 4);
1997                 temp = MIU_TA_CTL_ENABLE;
1998                 adapter->hw_write_wx(adapter,
1999                                 mem_crb + MIU_TEST_AGT_CTRL, &temp, 4);
2000                 temp = MIU_TA_CTL_START | MIU_TA_CTL_ENABLE;
2001                 adapter->hw_write_wx(adapter,
2002                                 mem_crb + MIU_TEST_AGT_CTRL, &temp, 4);
2003
2004                 for (j = 0; j < MAX_CTL_CHECK; j++) {
2005                         adapter->hw_read_wx(adapter,
2006                                         mem_crb + MIU_TEST_AGT_CTRL, &temp, 4);
2007                         if ((temp & MIU_TA_CTL_BUSY) == 0)
2008                                 break;
2009                 }
2010
2011                 if (j >= MAX_CTL_CHECK) {
2012                         if (printk_ratelimit())
2013                                 dev_err(&adapter->pdev->dev,
2014                                         "failed to read through agent\n");
2015                         break;
2016                 }
2017
2018                 start = off0[i] >> 2;
2019                 end   = (off0[i] + sz[i] - 1) >> 2;
2020                 for (k = start; k <= end; k++) {
2021                         adapter->hw_read_wx(adapter,
2022                                 mem_crb + MIU_TEST_AGT_RDDATA(k), &temp, 4);
2023                         word[i] |= ((uint64_t)temp << (32 * k));
2024                 }
2025         }
2026
2027         /*
2028          * netxen_nic_pci_change_crbwindow_128M(adapter, 1);
2029          * write_unlock_irqrestore(&adapter->adapter_lock, flags);
2030          */
2031
2032         if (j >= MAX_CTL_CHECK)
2033                 return -1;
2034
2035         if (sz[0] == 8) {
2036                 val = word[0];
2037         } else {
2038                 val = ((word[0] >> (off0[0] * 8)) & (~(~0ULL << (sz[0] * 8)))) |
2039                 ((word[1] & (~(~0ULL << (sz[1] * 8)))) << (sz[0] * 8));
2040         }
2041
2042         switch (size) {
2043         case 1:
2044                 *(uint8_t  *)data = val;
2045                 break;
2046         case 2:
2047                 *(uint16_t *)data = val;
2048                 break;
2049         case 4:
2050                 *(uint32_t *)data = val;
2051                 break;
2052         case 8:
2053                 *(uint64_t *)data = val;
2054                 break;
2055         }
2056         return 0;
2057 }
2058
2059 /*
2060  * Note : only 32-bit writes!
2061  */
2062 int netxen_nic_pci_write_immediate_2M(struct netxen_adapter *adapter,
2063                 u64 off, u32 data)
2064 {
2065         adapter->hw_write_wx(adapter, off, &data, 4);
2066
2067         return 0;
2068 }
2069
2070 u32 netxen_nic_pci_read_immediate_2M(struct netxen_adapter *adapter, u64 off)
2071 {
2072         u32 temp;
2073         adapter->hw_read_wx(adapter, off, &temp, 4);
2074         return temp;
2075 }
2076
2077 void netxen_nic_pci_write_normalize_2M(struct netxen_adapter *adapter,
2078                 u64 off, u32 data)
2079 {
2080         adapter->hw_write_wx(adapter, off, &data, 4);
2081 }
2082
2083 u32 netxen_nic_pci_read_normalize_2M(struct netxen_adapter *adapter, u64 off)
2084 {
2085         u32 temp;
2086         adapter->hw_read_wx(adapter, off, &temp, 4);
2087         return temp;
2088 }
2089
2090 int netxen_nic_get_board_info(struct netxen_adapter *adapter)
2091 {
2092         int rv = 0;
2093         int addr = NETXEN_BRDCFG_START;
2094         struct netxen_board_info *boardinfo;
2095         int index;
2096         int *ptr32;
2097
2098         boardinfo = &adapter->ahw.boardcfg;
2099         ptr32 = (int *) boardinfo;
2100
2101         for (index = 0; index < sizeof(struct netxen_board_info) / sizeof(u32);
2102              index++) {
2103                 if (netxen_rom_fast_read(adapter, addr, ptr32) == -1) {
2104                         return -EIO;
2105                 }
2106                 ptr32++;
2107                 addr += sizeof(u32);
2108         }
2109         if (boardinfo->magic != NETXEN_BDINFO_MAGIC) {
2110                 printk("%s: ERROR reading %s board config."
2111                        " Read %x, expected %x\n", netxen_nic_driver_name,
2112                        netxen_nic_driver_name,
2113                        boardinfo->magic, NETXEN_BDINFO_MAGIC);
2114                 rv = -1;
2115         }
2116         if (boardinfo->header_version != NETXEN_BDINFO_VERSION) {
2117                 printk("%s: Unknown board config version."
2118                        " Read %x, expected %x\n", netxen_nic_driver_name,
2119                        boardinfo->header_version, NETXEN_BDINFO_VERSION);
2120                 rv = -1;
2121         }
2122
2123         if (boardinfo->board_type == NETXEN_BRDTYPE_P3_4_GB_MM) {
2124                 u32 gpio = netxen_nic_reg_read(adapter,
2125                                 NETXEN_ROMUSB_GLB_PAD_GPIO_I);
2126                 if ((gpio & 0x8000) == 0)
2127                         boardinfo->board_type = NETXEN_BRDTYPE_P3_10G_TP;
2128         }
2129
2130         switch ((netxen_brdtype_t) boardinfo->board_type) {
2131         case NETXEN_BRDTYPE_P2_SB35_4G:
2132                 adapter->ahw.board_type = NETXEN_NIC_GBE;
2133                 break;
2134         case NETXEN_BRDTYPE_P2_SB31_10G:
2135         case NETXEN_BRDTYPE_P2_SB31_10G_IMEZ:
2136         case NETXEN_BRDTYPE_P2_SB31_10G_HMEZ:
2137         case NETXEN_BRDTYPE_P2_SB31_10G_CX4:
2138         case NETXEN_BRDTYPE_P3_HMEZ:
2139         case NETXEN_BRDTYPE_P3_XG_LOM:
2140         case NETXEN_BRDTYPE_P3_10G_CX4:
2141         case NETXEN_BRDTYPE_P3_10G_CX4_LP:
2142         case NETXEN_BRDTYPE_P3_IMEZ:
2143         case NETXEN_BRDTYPE_P3_10G_SFP_PLUS:
2144         case NETXEN_BRDTYPE_P3_10G_SFP_CT:
2145         case NETXEN_BRDTYPE_P3_10G_SFP_QT:
2146         case NETXEN_BRDTYPE_P3_10G_XFP:
2147         case NETXEN_BRDTYPE_P3_10000_BASE_T:
2148                 adapter->ahw.board_type = NETXEN_NIC_XGBE;
2149                 break;
2150         case NETXEN_BRDTYPE_P1_BD:
2151         case NETXEN_BRDTYPE_P1_SB:
2152         case NETXEN_BRDTYPE_P1_SMAX:
2153         case NETXEN_BRDTYPE_P1_SOCK:
2154         case NETXEN_BRDTYPE_P3_REF_QG:
2155         case NETXEN_BRDTYPE_P3_4_GB:
2156         case NETXEN_BRDTYPE_P3_4_GB_MM:
2157                 adapter->ahw.board_type = NETXEN_NIC_GBE;
2158                 break;
2159         case NETXEN_BRDTYPE_P3_10G_TP:
2160                 adapter->ahw.board_type = (adapter->portnum < 2) ?
2161                         NETXEN_NIC_XGBE : NETXEN_NIC_GBE;
2162                 break;
2163         default:
2164                 printk("%s: Unknown(%x)\n", netxen_nic_driver_name,
2165                        boardinfo->board_type);
2166                 rv = -ENODEV;
2167                 break;
2168         }
2169
2170         return rv;
2171 }
2172
2173 /* NIU access sections */
2174
2175 int netxen_nic_set_mtu_gb(struct netxen_adapter *adapter, int new_mtu)
2176 {
2177         new_mtu += MTU_FUDGE_FACTOR;
2178         netxen_nic_write_w0(adapter,
2179                 NETXEN_NIU_GB_MAX_FRAME_SIZE(adapter->physical_port),
2180                 new_mtu);
2181         return 0;
2182 }
2183
2184 int netxen_nic_set_mtu_xgb(struct netxen_adapter *adapter, int new_mtu)
2185 {
2186         new_mtu += MTU_FUDGE_FACTOR;
2187         if (adapter->physical_port == 0)
2188                 netxen_nic_write_w0(adapter, NETXEN_NIU_XGE_MAX_FRAME_SIZE,
2189                                 new_mtu);
2190         else
2191                 netxen_nic_write_w0(adapter, NETXEN_NIU_XG1_MAX_FRAME_SIZE,
2192                                 new_mtu);
2193         return 0;
2194 }
2195
2196 void
2197 netxen_crb_writelit_adapter(struct netxen_adapter *adapter,
2198                 unsigned long off, int data)
2199 {
2200         adapter->hw_write_wx(adapter, off, &data, 4);
2201 }
2202
2203 void netxen_nic_set_link_parameters(struct netxen_adapter *adapter)
2204 {
2205         __u32 status;
2206         __u32 autoneg;
2207         __u32 port_mode;
2208
2209         if (!netif_carrier_ok(adapter->netdev)) {
2210                 adapter->link_speed   = 0;
2211                 adapter->link_duplex  = -1;
2212                 adapter->link_autoneg = AUTONEG_ENABLE;
2213                 return;
2214         }
2215
2216         if (adapter->ahw.board_type == NETXEN_NIC_GBE) {
2217                 adapter->hw_read_wx(adapter,
2218                                 NETXEN_PORT_MODE_ADDR, &port_mode, 4);
2219                 if (port_mode == NETXEN_PORT_MODE_802_3_AP) {
2220                         adapter->link_speed   = SPEED_1000;
2221                         adapter->link_duplex  = DUPLEX_FULL;
2222                         adapter->link_autoneg = AUTONEG_DISABLE;
2223                         return;
2224                 }
2225
2226                 if (adapter->phy_read
2227                     && adapter->phy_read(adapter,
2228                              NETXEN_NIU_GB_MII_MGMT_ADDR_PHY_STATUS,
2229                              &status) == 0) {
2230                         if (netxen_get_phy_link(status)) {
2231                                 switch (netxen_get_phy_speed(status)) {
2232                                 case 0:
2233                                         adapter->link_speed = SPEED_10;
2234                                         break;
2235                                 case 1:
2236                                         adapter->link_speed = SPEED_100;
2237                                         break;
2238                                 case 2:
2239                                         adapter->link_speed = SPEED_1000;
2240                                         break;
2241                                 default:
2242                                         adapter->link_speed = 0;
2243                                         break;
2244                                 }
2245                                 switch (netxen_get_phy_duplex(status)) {
2246                                 case 0:
2247                                         adapter->link_duplex = DUPLEX_HALF;
2248                                         break;
2249                                 case 1:
2250                                         adapter->link_duplex = DUPLEX_FULL;
2251                                         break;
2252                                 default:
2253                                         adapter->link_duplex = -1;
2254                                         break;
2255                                 }
2256                                 if (adapter->phy_read
2257                                     && adapter->phy_read(adapter,
2258                                              NETXEN_NIU_GB_MII_MGMT_ADDR_AUTONEG,
2259                                              &autoneg) != 0)
2260                                         adapter->link_autoneg = autoneg;
2261                         } else
2262                                 goto link_down;
2263                 } else {
2264                       link_down:
2265                         adapter->link_speed = 0;
2266                         adapter->link_duplex = -1;
2267                 }
2268         }
2269 }
2270
2271 void netxen_nic_flash_print(struct netxen_adapter *adapter)
2272 {
2273         u32 fw_major = 0;
2274         u32 fw_minor = 0;
2275         u32 fw_build = 0;
2276         char brd_name[NETXEN_MAX_SHORT_NAME];
2277         char serial_num[32];
2278         int i, addr;
2279         int *ptr32;
2280
2281         struct netxen_board_info *board_info = &(adapter->ahw.boardcfg);
2282
2283         adapter->driver_mismatch = 0;
2284
2285         ptr32 = (int *)&serial_num;
2286         addr = NETXEN_USER_START +
2287                offsetof(struct netxen_new_user_info, serial_num);
2288         for (i = 0; i < 8; i++) {
2289                 if (netxen_rom_fast_read(adapter, addr, ptr32) == -1) {
2290                         printk("%s: ERROR reading %s board userarea.\n",
2291                                netxen_nic_driver_name,
2292                                netxen_nic_driver_name);
2293                         adapter->driver_mismatch = 1;
2294                         return;
2295                 }
2296                 ptr32++;
2297                 addr += sizeof(u32);
2298         }
2299
2300         adapter->hw_read_wx(adapter, NETXEN_FW_VERSION_MAJOR, &fw_major, 4);
2301         adapter->hw_read_wx(adapter, NETXEN_FW_VERSION_MINOR, &fw_minor, 4);
2302         adapter->hw_read_wx(adapter, NETXEN_FW_VERSION_SUB, &fw_build, 4);
2303
2304         adapter->fw_major = fw_major;
2305
2306         if (adapter->portnum == 0) {
2307                 get_brd_name_by_type(board_info->board_type, brd_name);
2308
2309                 printk(KERN_INFO "NetXen %s Board S/N %s  Chip rev 0x%x\n",
2310                                 brd_name, serial_num, adapter->ahw.revision_id);
2311                 printk(KERN_INFO "NetXen Firmware version %d.%d.%d\n",
2312                                 fw_major, fw_minor, fw_build);
2313         }
2314
2315         if (NETXEN_VERSION_CODE(fw_major, fw_minor, fw_build) <
2316                         NETXEN_VERSION_CODE(3, 4, 216)) {
2317                 adapter->driver_mismatch = 1;
2318                 printk(KERN_ERR "%s: firmware version %d.%d.%d unsupported\n",
2319                                 netxen_nic_driver_name,
2320                                 fw_major, fw_minor, fw_build);
2321                 return;
2322         }
2323 }
2324