Merge rsync://rsync.kernel.org/pub/scm/linux/kernel/git/davem/net-2.6
[linux-2.6] / drivers / pci / probe.c
1 /*
2  * probe.c - PCI detection and setup code
3  */
4
5 #include <linux/kernel.h>
6 #include <linux/delay.h>
7 #include <linux/init.h>
8 #include <linux/pci.h>
9 #include <linux/slab.h>
10 #include <linux/module.h>
11 #include <linux/cpumask.h>
12 #include "pci.h"
13
14 #define CARDBUS_LATENCY_TIMER   176     /* secondary latency timer */
15 #define CARDBUS_RESERVE_BUSNR   3
16 #define PCI_CFG_SPACE_SIZE      256
17 #define PCI_CFG_SPACE_EXP_SIZE  4096
18
19 /* Ugh.  Need to stop exporting this to modules. */
20 LIST_HEAD(pci_root_buses);
21 EXPORT_SYMBOL(pci_root_buses);
22
23 LIST_HEAD(pci_devices);
24
25 #ifdef HAVE_PCI_LEGACY
26 /**
27  * pci_create_legacy_files - create legacy I/O port and memory files
28  * @b: bus to create files under
29  *
30  * Some platforms allow access to legacy I/O port and ISA memory space on
31  * a per-bus basis.  This routine creates the files and ties them into
32  * their associated read, write and mmap files from pci-sysfs.c
33  */
34 static void pci_create_legacy_files(struct pci_bus *b)
35 {
36         b->legacy_io = kmalloc(sizeof(struct bin_attribute) * 2,
37                                GFP_ATOMIC);
38         if (b->legacy_io) {
39                 memset(b->legacy_io, 0, sizeof(struct bin_attribute) * 2);
40                 b->legacy_io->attr.name = "legacy_io";
41                 b->legacy_io->size = 0xffff;
42                 b->legacy_io->attr.mode = S_IRUSR | S_IWUSR;
43                 b->legacy_io->attr.owner = THIS_MODULE;
44                 b->legacy_io->read = pci_read_legacy_io;
45                 b->legacy_io->write = pci_write_legacy_io;
46                 class_device_create_bin_file(&b->class_dev, b->legacy_io);
47
48                 /* Allocated above after the legacy_io struct */
49                 b->legacy_mem = b->legacy_io + 1;
50                 b->legacy_mem->attr.name = "legacy_mem";
51                 b->legacy_mem->size = 1024*1024;
52                 b->legacy_mem->attr.mode = S_IRUSR | S_IWUSR;
53                 b->legacy_mem->attr.owner = THIS_MODULE;
54                 b->legacy_mem->mmap = pci_mmap_legacy_mem;
55                 class_device_create_bin_file(&b->class_dev, b->legacy_mem);
56         }
57 }
58
59 void pci_remove_legacy_files(struct pci_bus *b)
60 {
61         if (b->legacy_io) {
62                 class_device_remove_bin_file(&b->class_dev, b->legacy_io);
63                 class_device_remove_bin_file(&b->class_dev, b->legacy_mem);
64                 kfree(b->legacy_io); /* both are allocated here */
65         }
66 }
67 #else /* !HAVE_PCI_LEGACY */
68 static inline void pci_create_legacy_files(struct pci_bus *bus) { return; }
69 void pci_remove_legacy_files(struct pci_bus *bus) { return; }
70 #endif /* HAVE_PCI_LEGACY */
71
72 /*
73  * PCI Bus Class Devices
74  */
75 static ssize_t pci_bus_show_cpuaffinity(struct class_device *class_dev, char *buf)
76 {
77         cpumask_t cpumask = pcibus_to_cpumask(to_pci_bus(class_dev));
78         int ret;
79
80         ret = cpumask_scnprintf(buf, PAGE_SIZE, cpumask);
81         if (ret < PAGE_SIZE)
82                 buf[ret++] = '\n';
83         return ret;
84 }
85 CLASS_DEVICE_ATTR(cpuaffinity, S_IRUGO, pci_bus_show_cpuaffinity, NULL);
86
87 /*
88  * PCI Bus Class
89  */
90 static void release_pcibus_dev(struct class_device *class_dev)
91 {
92         struct pci_bus *pci_bus = to_pci_bus(class_dev);
93
94         if (pci_bus->bridge)
95                 put_device(pci_bus->bridge);
96         kfree(pci_bus);
97 }
98
99 static struct class pcibus_class = {
100         .name           = "pci_bus",
101         .release        = &release_pcibus_dev,
102 };
103
104 static int __init pcibus_class_init(void)
105 {
106         return class_register(&pcibus_class);
107 }
108 postcore_initcall(pcibus_class_init);
109
110 /*
111  * Translate the low bits of the PCI base
112  * to the resource type
113  */
114 static inline unsigned int pci_calc_resource_flags(unsigned int flags)
115 {
116         if (flags & PCI_BASE_ADDRESS_SPACE_IO)
117                 return IORESOURCE_IO;
118
119         if (flags & PCI_BASE_ADDRESS_MEM_PREFETCH)
120                 return IORESOURCE_MEM | IORESOURCE_PREFETCH;
121
122         return IORESOURCE_MEM;
123 }
124
125 /*
126  * Find the extent of a PCI decode..
127  */
128 static u32 pci_size(u32 base, u32 maxbase, u32 mask)
129 {
130         u32 size = mask & maxbase;      /* Find the significant bits */
131         if (!size)
132                 return 0;
133
134         /* Get the lowest of them to find the decode size, and
135            from that the extent.  */
136         size = (size & ~(size-1)) - 1;
137
138         /* base == maxbase can be valid only if the BAR has
139            already been programmed with all 1s.  */
140         if (base == maxbase && ((base | size) & mask) != mask)
141                 return 0;
142
143         return size;
144 }
145
146 static void pci_read_bases(struct pci_dev *dev, unsigned int howmany, int rom)
147 {
148         unsigned int pos, reg, next;
149         u32 l, sz;
150         struct resource *res;
151
152         for(pos=0; pos<howmany; pos = next) {
153                 next = pos+1;
154                 res = &dev->resource[pos];
155                 res->name = pci_name(dev);
156                 reg = PCI_BASE_ADDRESS_0 + (pos << 2);
157                 pci_read_config_dword(dev, reg, &l);
158                 pci_write_config_dword(dev, reg, ~0);
159                 pci_read_config_dword(dev, reg, &sz);
160                 pci_write_config_dword(dev, reg, l);
161                 if (!sz || sz == 0xffffffff)
162                         continue;
163                 if (l == 0xffffffff)
164                         l = 0;
165                 if ((l & PCI_BASE_ADDRESS_SPACE) == PCI_BASE_ADDRESS_SPACE_MEMORY) {
166                         sz = pci_size(l, sz, PCI_BASE_ADDRESS_MEM_MASK);
167                         if (!sz)
168                                 continue;
169                         res->start = l & PCI_BASE_ADDRESS_MEM_MASK;
170                         res->flags |= l & ~PCI_BASE_ADDRESS_MEM_MASK;
171                 } else {
172                         sz = pci_size(l, sz, PCI_BASE_ADDRESS_IO_MASK & 0xffff);
173                         if (!sz)
174                                 continue;
175                         res->start = l & PCI_BASE_ADDRESS_IO_MASK;
176                         res->flags |= l & ~PCI_BASE_ADDRESS_IO_MASK;
177                 }
178                 res->end = res->start + (unsigned long) sz;
179                 res->flags |= pci_calc_resource_flags(l);
180                 if ((l & (PCI_BASE_ADDRESS_SPACE | PCI_BASE_ADDRESS_MEM_TYPE_MASK))
181                     == (PCI_BASE_ADDRESS_SPACE_MEMORY | PCI_BASE_ADDRESS_MEM_TYPE_64)) {
182                         pci_read_config_dword(dev, reg+4, &l);
183                         next++;
184 #if BITS_PER_LONG == 64
185                         res->start |= ((unsigned long) l) << 32;
186                         res->end = res->start + sz;
187                         pci_write_config_dword(dev, reg+4, ~0);
188                         pci_read_config_dword(dev, reg+4, &sz);
189                         pci_write_config_dword(dev, reg+4, l);
190                         sz = pci_size(l, sz, 0xffffffff);
191                         if (sz) {
192                                 /* This BAR needs > 4GB?  Wow. */
193                                 res->end |= (unsigned long)sz<<32;
194                         }
195 #else
196                         if (l) {
197                                 printk(KERN_ERR "PCI: Unable to handle 64-bit address for device %s\n", pci_name(dev));
198                                 res->start = 0;
199                                 res->flags = 0;
200                                 continue;
201                         }
202 #endif
203                 }
204         }
205         if (rom) {
206                 dev->rom_base_reg = rom;
207                 res = &dev->resource[PCI_ROM_RESOURCE];
208                 res->name = pci_name(dev);
209                 pci_read_config_dword(dev, rom, &l);
210                 pci_write_config_dword(dev, rom, ~PCI_ROM_ADDRESS_ENABLE);
211                 pci_read_config_dword(dev, rom, &sz);
212                 pci_write_config_dword(dev, rom, l);
213                 if (l == 0xffffffff)
214                         l = 0;
215                 if (sz && sz != 0xffffffff) {
216                         sz = pci_size(l, sz, PCI_ROM_ADDRESS_MASK);
217                         if (sz) {
218                                 res->flags = (l & IORESOURCE_ROM_ENABLE) |
219                                   IORESOURCE_MEM | IORESOURCE_PREFETCH |
220                                   IORESOURCE_READONLY | IORESOURCE_CACHEABLE;
221                                 res->start = l & PCI_ROM_ADDRESS_MASK;
222                                 res->end = res->start + (unsigned long) sz;
223                         }
224                 }
225         }
226 }
227
228 void __devinit pci_read_bridge_bases(struct pci_bus *child)
229 {
230         struct pci_dev *dev = child->self;
231         u8 io_base_lo, io_limit_lo;
232         u16 mem_base_lo, mem_limit_lo;
233         unsigned long base, limit;
234         struct resource *res;
235         int i;
236
237         if (!dev)               /* It's a host bus, nothing to read */
238                 return;
239
240         if (dev->transparent) {
241                 printk(KERN_INFO "PCI: Transparent bridge - %s\n", pci_name(dev));
242                 for(i = 0; i < PCI_BUS_NUM_RESOURCES; i++)
243                         child->resource[i] = child->parent->resource[i];
244                 return;
245         }
246
247         for(i=0; i<3; i++)
248                 child->resource[i] = &dev->resource[PCI_BRIDGE_RESOURCES+i];
249
250         res = child->resource[0];
251         pci_read_config_byte(dev, PCI_IO_BASE, &io_base_lo);
252         pci_read_config_byte(dev, PCI_IO_LIMIT, &io_limit_lo);
253         base = (io_base_lo & PCI_IO_RANGE_MASK) << 8;
254         limit = (io_limit_lo & PCI_IO_RANGE_MASK) << 8;
255
256         if ((io_base_lo & PCI_IO_RANGE_TYPE_MASK) == PCI_IO_RANGE_TYPE_32) {
257                 u16 io_base_hi, io_limit_hi;
258                 pci_read_config_word(dev, PCI_IO_BASE_UPPER16, &io_base_hi);
259                 pci_read_config_word(dev, PCI_IO_LIMIT_UPPER16, &io_limit_hi);
260                 base |= (io_base_hi << 16);
261                 limit |= (io_limit_hi << 16);
262         }
263
264         if (base <= limit) {
265                 res->flags = (io_base_lo & PCI_IO_RANGE_TYPE_MASK) | IORESOURCE_IO;
266                 res->start = base;
267                 res->end = limit + 0xfff;
268         }
269
270         res = child->resource[1];
271         pci_read_config_word(dev, PCI_MEMORY_BASE, &mem_base_lo);
272         pci_read_config_word(dev, PCI_MEMORY_LIMIT, &mem_limit_lo);
273         base = (mem_base_lo & PCI_MEMORY_RANGE_MASK) << 16;
274         limit = (mem_limit_lo & PCI_MEMORY_RANGE_MASK) << 16;
275         if (base <= limit) {
276                 res->flags = (mem_base_lo & PCI_MEMORY_RANGE_TYPE_MASK) | IORESOURCE_MEM;
277                 res->start = base;
278                 res->end = limit + 0xfffff;
279         }
280
281         res = child->resource[2];
282         pci_read_config_word(dev, PCI_PREF_MEMORY_BASE, &mem_base_lo);
283         pci_read_config_word(dev, PCI_PREF_MEMORY_LIMIT, &mem_limit_lo);
284         base = (mem_base_lo & PCI_PREF_RANGE_MASK) << 16;
285         limit = (mem_limit_lo & PCI_PREF_RANGE_MASK) << 16;
286
287         if ((mem_base_lo & PCI_PREF_RANGE_TYPE_MASK) == PCI_PREF_RANGE_TYPE_64) {
288                 u32 mem_base_hi, mem_limit_hi;
289                 pci_read_config_dword(dev, PCI_PREF_BASE_UPPER32, &mem_base_hi);
290                 pci_read_config_dword(dev, PCI_PREF_LIMIT_UPPER32, &mem_limit_hi);
291
292                 /*
293                  * Some bridges set the base > limit by default, and some
294                  * (broken) BIOSes do not initialize them.  If we find
295                  * this, just assume they are not being used.
296                  */
297                 if (mem_base_hi <= mem_limit_hi) {
298 #if BITS_PER_LONG == 64
299                         base |= ((long) mem_base_hi) << 32;
300                         limit |= ((long) mem_limit_hi) << 32;
301 #else
302                         if (mem_base_hi || mem_limit_hi) {
303                                 printk(KERN_ERR "PCI: Unable to handle 64-bit address space for bridge %s\n", pci_name(dev));
304                                 return;
305                         }
306 #endif
307                 }
308         }
309         if (base <= limit) {
310                 res->flags = (mem_base_lo & PCI_MEMORY_RANGE_TYPE_MASK) | IORESOURCE_MEM | IORESOURCE_PREFETCH;
311                 res->start = base;
312                 res->end = limit + 0xfffff;
313         }
314 }
315
316 static struct pci_bus * __devinit pci_alloc_bus(void)
317 {
318         struct pci_bus *b;
319
320         b = kmalloc(sizeof(*b), GFP_KERNEL);
321         if (b) {
322                 memset(b, 0, sizeof(*b));
323                 INIT_LIST_HEAD(&b->node);
324                 INIT_LIST_HEAD(&b->children);
325                 INIT_LIST_HEAD(&b->devices);
326         }
327         return b;
328 }
329
330 static struct pci_bus * __devinit
331 pci_alloc_child_bus(struct pci_bus *parent, struct pci_dev *bridge, int busnr)
332 {
333         struct pci_bus *child;
334         int i;
335
336         /*
337          * Allocate a new bus, and inherit stuff from the parent..
338          */
339         child = pci_alloc_bus();
340         if (!child)
341                 return NULL;
342
343         child->self = bridge;
344         child->parent = parent;
345         child->ops = parent->ops;
346         child->sysdata = parent->sysdata;
347         child->bridge = get_device(&bridge->dev);
348
349         child->class_dev.class = &pcibus_class;
350         sprintf(child->class_dev.class_id, "%04x:%02x", pci_domain_nr(child), busnr);
351         class_device_register(&child->class_dev);
352         class_device_create_file(&child->class_dev, &class_device_attr_cpuaffinity);
353
354         /*
355          * Set up the primary, secondary and subordinate
356          * bus numbers.
357          */
358         child->number = child->secondary = busnr;
359         child->primary = parent->secondary;
360         child->subordinate = 0xff;
361
362         /* Set up default resource pointers and names.. */
363         for (i = 0; i < 4; i++) {
364                 child->resource[i] = &bridge->resource[PCI_BRIDGE_RESOURCES+i];
365                 child->resource[i]->name = child->name;
366         }
367         bridge->subordinate = child;
368
369         return child;
370 }
371
372 struct pci_bus * __devinit pci_add_new_bus(struct pci_bus *parent, struct pci_dev *dev, int busnr)
373 {
374         struct pci_bus *child;
375
376         child = pci_alloc_child_bus(parent, dev, busnr);
377         if (child) {
378                 spin_lock(&pci_bus_lock);
379                 list_add_tail(&child->node, &parent->children);
380                 spin_unlock(&pci_bus_lock);
381         }
382         return child;
383 }
384
385 static void pci_enable_crs(struct pci_dev *dev)
386 {
387         u16 cap, rpctl;
388         int rpcap = pci_find_capability(dev, PCI_CAP_ID_EXP);
389         if (!rpcap)
390                 return;
391
392         pci_read_config_word(dev, rpcap + PCI_CAP_FLAGS, &cap);
393         if (((cap & PCI_EXP_FLAGS_TYPE) >> 4) != PCI_EXP_TYPE_ROOT_PORT)
394                 return;
395
396         pci_read_config_word(dev, rpcap + PCI_EXP_RTCTL, &rpctl);
397         rpctl |= PCI_EXP_RTCTL_CRSSVE;
398         pci_write_config_word(dev, rpcap + PCI_EXP_RTCTL, rpctl);
399 }
400
401 unsigned int __devinit pci_scan_child_bus(struct pci_bus *bus);
402
403 /*
404  * If it's a bridge, configure it and scan the bus behind it.
405  * For CardBus bridges, we don't scan behind as the devices will
406  * be handled by the bridge driver itself.
407  *
408  * We need to process bridges in two passes -- first we scan those
409  * already configured by the BIOS and after we are done with all of
410  * them, we proceed to assigning numbers to the remaining buses in
411  * order to avoid overlaps between old and new bus numbers.
412  */
413 int __devinit pci_scan_bridge(struct pci_bus *bus, struct pci_dev * dev, int max, int pass)
414 {
415         struct pci_bus *child;
416         int is_cardbus = (dev->hdr_type == PCI_HEADER_TYPE_CARDBUS);
417         u32 buses, i;
418         u16 bctl;
419
420         pci_read_config_dword(dev, PCI_PRIMARY_BUS, &buses);
421
422         pr_debug("PCI: Scanning behind PCI bridge %s, config %06x, pass %d\n",
423                  pci_name(dev), buses & 0xffffff, pass);
424
425         /* Disable MasterAbortMode during probing to avoid reporting
426            of bus errors (in some architectures) */ 
427         pci_read_config_word(dev, PCI_BRIDGE_CONTROL, &bctl);
428         pci_write_config_word(dev, PCI_BRIDGE_CONTROL,
429                               bctl & ~PCI_BRIDGE_CTL_MASTER_ABORT);
430
431         pci_enable_crs(dev);
432
433         if ((buses & 0xffff00) && !pcibios_assign_all_busses() && !is_cardbus) {
434                 unsigned int cmax, busnr;
435                 /*
436                  * Bus already configured by firmware, process it in the first
437                  * pass and just note the configuration.
438                  */
439                 if (pass)
440                         return max;
441                 busnr = (buses >> 8) & 0xFF;
442
443                 /*
444                  * If we already got to this bus through a different bridge,
445                  * ignore it.  This can happen with the i450NX chipset.
446                  */
447                 if (pci_find_bus(pci_domain_nr(bus), busnr)) {
448                         printk(KERN_INFO "PCI: Bus %04x:%02x already known\n",
449                                         pci_domain_nr(bus), busnr);
450                         return max;
451                 }
452
453                 child = pci_add_new_bus(bus, dev, busnr);
454                 if (!child)
455                         return max;
456                 child->primary = buses & 0xFF;
457                 child->subordinate = (buses >> 16) & 0xFF;
458                 child->bridge_ctl = bctl;
459
460                 cmax = pci_scan_child_bus(child);
461                 if (cmax > max)
462                         max = cmax;
463                 if (child->subordinate > max)
464                         max = child->subordinate;
465         } else {
466                 /*
467                  * We need to assign a number to this bus which we always
468                  * do in the second pass.
469                  */
470                 if (!pass)
471                         return max;
472
473                 /* Clear errors */
474                 pci_write_config_word(dev, PCI_STATUS, 0xffff);
475
476                 /* Prevent assigning a bus number that already exists.
477                  * This can happen when a bridge is hot-plugged */
478                 if (pci_find_bus(pci_domain_nr(bus), max+1))
479                         return max;
480                 child = pci_add_new_bus(bus, dev, ++max);
481                 buses = (buses & 0xff000000)
482                       | ((unsigned int)(child->primary)     <<  0)
483                       | ((unsigned int)(child->secondary)   <<  8)
484                       | ((unsigned int)(child->subordinate) << 16);
485
486                 /*
487                  * yenta.c forces a secondary latency timer of 176.
488                  * Copy that behaviour here.
489                  */
490                 if (is_cardbus) {
491                         buses &= ~0xff000000;
492                         buses |= CARDBUS_LATENCY_TIMER << 24;
493                 }
494                         
495                 /*
496                  * We need to blast all three values with a single write.
497                  */
498                 pci_write_config_dword(dev, PCI_PRIMARY_BUS, buses);
499
500                 if (!is_cardbus) {
501                         child->bridge_ctl = PCI_BRIDGE_CTL_NO_ISA;
502
503                         /* Now we can scan all subordinate buses... */
504                         max = pci_scan_child_bus(child);
505                 } else {
506                         /*
507                          * For CardBus bridges, we leave 4 bus numbers
508                          * as cards with a PCI-to-PCI bridge can be
509                          * inserted later.
510                          */
511                         for (i=0; i<CARDBUS_RESERVE_BUSNR; i++)
512                                 if (pci_find_bus(pci_domain_nr(bus),
513                                                         max+i+1))
514                                         break;
515                         max += i;
516                 }
517                 /*
518                  * Set the subordinate bus number to its real value.
519                  */
520                 child->subordinate = max;
521                 pci_write_config_byte(dev, PCI_SUBORDINATE_BUS, max);
522         }
523
524         pci_write_config_word(dev, PCI_BRIDGE_CONTROL, bctl);
525
526         sprintf(child->name, (is_cardbus ? "PCI CardBus #%02x" : "PCI Bus #%02x"), child->number);
527
528         return max;
529 }
530
531 /*
532  * Read interrupt line and base address registers.
533  * The architecture-dependent code can tweak these, of course.
534  */
535 static void pci_read_irq(struct pci_dev *dev)
536 {
537         unsigned char irq;
538
539         pci_read_config_byte(dev, PCI_INTERRUPT_PIN, &irq);
540         if (irq)
541                 pci_read_config_byte(dev, PCI_INTERRUPT_LINE, &irq);
542         dev->irq = irq;
543 }
544
545 /**
546  * pci_setup_device - fill in class and map information of a device
547  * @dev: the device structure to fill
548  *
549  * Initialize the device structure with information about the device's 
550  * vendor,class,memory and IO-space addresses,IRQ lines etc.
551  * Called at initialisation of the PCI subsystem and by CardBus services.
552  * Returns 0 on success and -1 if unknown type of device (not normal, bridge
553  * or CardBus).
554  */
555 static int pci_setup_device(struct pci_dev * dev)
556 {
557         u32 class;
558
559         sprintf(pci_name(dev), "%04x:%02x:%02x.%d", pci_domain_nr(dev->bus),
560                 dev->bus->number, PCI_SLOT(dev->devfn), PCI_FUNC(dev->devfn));
561
562         pci_read_config_dword(dev, PCI_CLASS_REVISION, &class);
563         class >>= 8;                                /* upper 3 bytes */
564         dev->class = class;
565         class >>= 8;
566
567         pr_debug("PCI: Found %s [%04x/%04x] %06x %02x\n", pci_name(dev),
568                  dev->vendor, dev->device, class, dev->hdr_type);
569
570         /* "Unknown power state" */
571         dev->current_state = 4;
572
573         /* Early fixups, before probing the BARs */
574         pci_fixup_device(pci_fixup_early, dev);
575         class = dev->class >> 8;
576
577         switch (dev->hdr_type) {                    /* header type */
578         case PCI_HEADER_TYPE_NORMAL:                /* standard header */
579                 if (class == PCI_CLASS_BRIDGE_PCI)
580                         goto bad;
581                 pci_read_irq(dev);
582                 pci_read_bases(dev, 6, PCI_ROM_ADDRESS);
583                 pci_read_config_word(dev, PCI_SUBSYSTEM_VENDOR_ID, &dev->subsystem_vendor);
584                 pci_read_config_word(dev, PCI_SUBSYSTEM_ID, &dev->subsystem_device);
585                 break;
586
587         case PCI_HEADER_TYPE_BRIDGE:                /* bridge header */
588                 if (class != PCI_CLASS_BRIDGE_PCI)
589                         goto bad;
590                 /* The PCI-to-PCI bridge spec requires that subtractive
591                    decoding (i.e. transparent) bridge must have programming
592                    interface code of 0x01. */ 
593                 dev->transparent = ((dev->class & 0xff) == 1);
594                 pci_read_bases(dev, 2, PCI_ROM_ADDRESS1);
595                 break;
596
597         case PCI_HEADER_TYPE_CARDBUS:               /* CardBus bridge header */
598                 if (class != PCI_CLASS_BRIDGE_CARDBUS)
599                         goto bad;
600                 pci_read_irq(dev);
601                 pci_read_bases(dev, 1, 0);
602                 pci_read_config_word(dev, PCI_CB_SUBSYSTEM_VENDOR_ID, &dev->subsystem_vendor);
603                 pci_read_config_word(dev, PCI_CB_SUBSYSTEM_ID, &dev->subsystem_device);
604                 break;
605
606         default:                                    /* unknown header */
607                 printk(KERN_ERR "PCI: device %s has unknown header type %02x, ignoring.\n",
608                         pci_name(dev), dev->hdr_type);
609                 return -1;
610
611         bad:
612                 printk(KERN_ERR "PCI: %s: class %x doesn't match header type %02x. Ignoring class.\n",
613                        pci_name(dev), class, dev->hdr_type);
614                 dev->class = PCI_CLASS_NOT_DEFINED;
615         }
616
617         /* We found a fine healthy device, go go go... */
618         return 0;
619 }
620
621 /**
622  * pci_release_dev - free a pci device structure when all users of it are finished.
623  * @dev: device that's been disconnected
624  *
625  * Will be called only by the device core when all users of this pci device are
626  * done.
627  */
628 static void pci_release_dev(struct device *dev)
629 {
630         struct pci_dev *pci_dev;
631
632         pci_dev = to_pci_dev(dev);
633         kfree(pci_dev);
634 }
635
636 /**
637  * pci_cfg_space_size - get the configuration space size of the PCI device.
638  *
639  * Regular PCI devices have 256 bytes, but PCI-X 2 and PCI Express devices
640  * have 4096 bytes.  Even if the device is capable, that doesn't mean we can
641  * access it.  Maybe we don't have a way to generate extended config space
642  * accesses, or the device is behind a reverse Express bridge.  So we try
643  * reading the dword at 0x100 which must either be 0 or a valid extended
644  * capability header.
645  */
646 static int pci_cfg_space_size(struct pci_dev *dev)
647 {
648         int pos;
649         u32 status;
650
651         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
652         if (!pos) {
653                 pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
654                 if (!pos)
655                         goto fail;
656
657                 pci_read_config_dword(dev, pos + PCI_X_STATUS, &status);
658                 if (!(status & (PCI_X_STATUS_266MHZ | PCI_X_STATUS_533MHZ)))
659                         goto fail;
660         }
661
662         if (pci_read_config_dword(dev, 256, &status) != PCIBIOS_SUCCESSFUL)
663                 goto fail;
664         if (status == 0xffffffff)
665                 goto fail;
666
667         return PCI_CFG_SPACE_EXP_SIZE;
668
669  fail:
670         return PCI_CFG_SPACE_SIZE;
671 }
672
673 static void pci_release_bus_bridge_dev(struct device *dev)
674 {
675         kfree(dev);
676 }
677
678 /*
679  * Read the config data for a PCI device, sanity-check it
680  * and fill in the dev structure...
681  */
682 static struct pci_dev * __devinit
683 pci_scan_device(struct pci_bus *bus, int devfn)
684 {
685         struct pci_dev *dev;
686         u32 l;
687         u8 hdr_type;
688         int delay = 1;
689
690         if (pci_bus_read_config_dword(bus, devfn, PCI_VENDOR_ID, &l))
691                 return NULL;
692
693         /* some broken boards return 0 or ~0 if a slot is empty: */
694         if (l == 0xffffffff || l == 0x00000000 ||
695             l == 0x0000ffff || l == 0xffff0000)
696                 return NULL;
697
698         /* Configuration request Retry Status */
699         while (l == 0xffff0001) {
700                 msleep(delay);
701                 delay *= 2;
702                 if (pci_bus_read_config_dword(bus, devfn, PCI_VENDOR_ID, &l))
703                         return NULL;
704                 /* Card hasn't responded in 60 seconds?  Must be stuck. */
705                 if (delay > 60 * 1000) {
706                         printk(KERN_WARNING "Device %04x:%02x:%02x.%d not "
707                                         "responding\n", pci_domain_nr(bus),
708                                         bus->number, PCI_SLOT(devfn),
709                                         PCI_FUNC(devfn));
710                         return NULL;
711                 }
712         }
713
714         if (pci_bus_read_config_byte(bus, devfn, PCI_HEADER_TYPE, &hdr_type))
715                 return NULL;
716
717         dev = kmalloc(sizeof(struct pci_dev), GFP_KERNEL);
718         if (!dev)
719                 return NULL;
720
721         memset(dev, 0, sizeof(struct pci_dev));
722         dev->bus = bus;
723         dev->sysdata = bus->sysdata;
724         dev->dev.parent = bus->bridge;
725         dev->dev.bus = &pci_bus_type;
726         dev->devfn = devfn;
727         dev->hdr_type = hdr_type & 0x7f;
728         dev->multifunction = !!(hdr_type & 0x80);
729         dev->vendor = l & 0xffff;
730         dev->device = (l >> 16) & 0xffff;
731         dev->cfg_size = pci_cfg_space_size(dev);
732
733         /* Assume 32-bit PCI; let 64-bit PCI cards (which are far rarer)
734            set this higher, assuming the system even supports it.  */
735         dev->dma_mask = 0xffffffff;
736         if (pci_setup_device(dev) < 0) {
737                 kfree(dev);
738                 return NULL;
739         }
740         device_initialize(&dev->dev);
741         dev->dev.release = pci_release_dev;
742         pci_dev_get(dev);
743
744         pci_name_device(dev);
745
746         dev->dev.dma_mask = &dev->dma_mask;
747         dev->dev.coherent_dma_mask = 0xffffffffull;
748
749         return dev;
750 }
751
752 struct pci_dev * __devinit
753 pci_scan_single_device(struct pci_bus *bus, int devfn)
754 {
755         struct pci_dev *dev;
756
757         dev = pci_scan_device(bus, devfn);
758         pci_scan_msi_device(dev);
759
760         if (!dev)
761                 return NULL;
762         
763         /* Fix up broken headers */
764         pci_fixup_device(pci_fixup_header, dev);
765
766         /*
767          * Add the device to our list of discovered devices
768          * and the bus list for fixup functions, etc.
769          */
770         INIT_LIST_HEAD(&dev->global_list);
771         spin_lock(&pci_bus_lock);
772         list_add_tail(&dev->bus_list, &bus->devices);
773         spin_unlock(&pci_bus_lock);
774
775         return dev;
776 }
777
778 /**
779  * pci_scan_slot - scan a PCI slot on a bus for devices.
780  * @bus: PCI bus to scan
781  * @devfn: slot number to scan (must have zero function.)
782  *
783  * Scan a PCI slot on the specified PCI bus for devices, adding
784  * discovered devices to the @bus->devices list.  New devices
785  * will have an empty dev->global_list head.
786  */
787 int __devinit pci_scan_slot(struct pci_bus *bus, int devfn)
788 {
789         int func, nr = 0;
790         int scan_all_fns;
791
792         scan_all_fns = pcibios_scan_all_fns(bus, devfn);
793
794         for (func = 0; func < 8; func++, devfn++) {
795                 struct pci_dev *dev;
796
797                 dev = pci_scan_single_device(bus, devfn);
798                 if (dev) {
799                         nr++;
800
801                         /*
802                          * If this is a single function device,
803                          * don't scan past the first function.
804                          */
805                         if (!dev->multifunction) {
806                                 if (func > 0) {
807                                         dev->multifunction = 1;
808                                 } else {
809                                         break;
810                                 }
811                         }
812                 } else {
813                         if (func == 0 && !scan_all_fns)
814                                 break;
815                 }
816         }
817         return nr;
818 }
819
820 unsigned int __devinit pci_scan_child_bus(struct pci_bus *bus)
821 {
822         unsigned int devfn, pass, max = bus->secondary;
823         struct pci_dev *dev;
824
825         pr_debug("PCI: Scanning bus %04x:%02x\n", pci_domain_nr(bus), bus->number);
826
827         /* Go find them, Rover! */
828         for (devfn = 0; devfn < 0x100; devfn += 8)
829                 pci_scan_slot(bus, devfn);
830
831         /*
832          * After performing arch-dependent fixup of the bus, look behind
833          * all PCI-to-PCI bridges on this bus.
834          */
835         pr_debug("PCI: Fixups for bus %04x:%02x\n", pci_domain_nr(bus), bus->number);
836         pcibios_fixup_bus(bus);
837         for (pass=0; pass < 2; pass++)
838                 list_for_each_entry(dev, &bus->devices, bus_list) {
839                         if (dev->hdr_type == PCI_HEADER_TYPE_BRIDGE ||
840                             dev->hdr_type == PCI_HEADER_TYPE_CARDBUS)
841                                 max = pci_scan_bridge(bus, dev, max, pass);
842                 }
843
844         /*
845          * We've scanned the bus and so we know all about what's on
846          * the other side of any bridges that may be on this bus plus
847          * any devices.
848          *
849          * Return how far we've got finding sub-buses.
850          */
851         pr_debug("PCI: Bus scan for %04x:%02x returning with max=%02x\n",
852                 pci_domain_nr(bus), bus->number, max);
853         return max;
854 }
855
856 unsigned int __devinit pci_do_scan_bus(struct pci_bus *bus)
857 {
858         unsigned int max;
859
860         max = pci_scan_child_bus(bus);
861
862         /*
863          * Make the discovered devices available.
864          */
865         pci_bus_add_devices(bus);
866
867         return max;
868 }
869
870 struct pci_bus * __devinit pci_scan_bus_parented(struct device *parent, int bus, struct pci_ops *ops, void *sysdata)
871 {
872         int error;
873         struct pci_bus *b;
874         struct device *dev;
875
876         b = pci_alloc_bus();
877         if (!b)
878                 return NULL;
879
880         dev = kmalloc(sizeof(*dev), GFP_KERNEL);
881         if (!dev){
882                 kfree(b);
883                 return NULL;
884         }
885
886         b->sysdata = sysdata;
887         b->ops = ops;
888
889         if (pci_find_bus(pci_domain_nr(b), bus)) {
890                 /* If we already got to this bus through a different bridge, ignore it */
891                 pr_debug("PCI: Bus %04x:%02x already known\n", pci_domain_nr(b), bus);
892                 goto err_out;
893         }
894         spin_lock(&pci_bus_lock);
895         list_add_tail(&b->node, &pci_root_buses);
896         spin_unlock(&pci_bus_lock);
897
898         memset(dev, 0, sizeof(*dev));
899         dev->parent = parent;
900         dev->release = pci_release_bus_bridge_dev;
901         sprintf(dev->bus_id, "pci%04x:%02x", pci_domain_nr(b), bus);
902         error = device_register(dev);
903         if (error)
904                 goto dev_reg_err;
905         b->bridge = get_device(dev);
906
907         b->class_dev.class = &pcibus_class;
908         sprintf(b->class_dev.class_id, "%04x:%02x", pci_domain_nr(b), bus);
909         error = class_device_register(&b->class_dev);
910         if (error)
911                 goto class_dev_reg_err;
912         error = class_device_create_file(&b->class_dev, &class_device_attr_cpuaffinity);
913         if (error)
914                 goto class_dev_create_file_err;
915
916         /* Create legacy_io and legacy_mem files for this bus */
917         pci_create_legacy_files(b);
918
919         error = sysfs_create_link(&b->class_dev.kobj, &b->bridge->kobj, "bridge");
920         if (error)
921                 goto sys_create_link_err;
922
923         b->number = b->secondary = bus;
924         b->resource[0] = &ioport_resource;
925         b->resource[1] = &iomem_resource;
926
927         b->subordinate = pci_scan_child_bus(b);
928
929         return b;
930
931 sys_create_link_err:
932         class_device_remove_file(&b->class_dev, &class_device_attr_cpuaffinity);
933 class_dev_create_file_err:
934         class_device_unregister(&b->class_dev);
935 class_dev_reg_err:
936         device_unregister(dev);
937 dev_reg_err:
938         spin_lock(&pci_bus_lock);
939         list_del(&b->node);
940         spin_unlock(&pci_bus_lock);
941 err_out:
942         kfree(dev);
943         kfree(b);
944         return NULL;
945 }
946 EXPORT_SYMBOL(pci_scan_bus_parented);
947
948 #ifdef CONFIG_HOTPLUG
949 EXPORT_SYMBOL(pci_add_new_bus);
950 EXPORT_SYMBOL(pci_do_scan_bus);
951 EXPORT_SYMBOL(pci_scan_slot);
952 EXPORT_SYMBOL(pci_scan_bridge);
953 EXPORT_SYMBOL(pci_scan_single_device);
954 EXPORT_SYMBOL_GPL(pci_scan_child_bus);
955 #endif