git.oblomov.eu Git - linux-2.6/blob - arch/powerpc/mm/slb.c

   1 /*
   2  * PowerPC64 SLB support.
   3  *
   4  * Copyright (C) 2004 David Gibson <dwg@au.ibm.com>, IBM
   5  * Based on earlier code writteh by:
   6  * Dave Engebretsen and Mike Corrigan {engebret|mikejc}@us.ibm.com
   7  *    Copyright (c) 2001 Dave Engebretsen
   8  * Copyright (C) 2002 Anton Blanchard <anton@au.ibm.com>, IBM
   9  *
  10  *
  11  *      This program is free software; you can redistribute it and/or
  12  *      modify it under the terms of the GNU General Public License
  13  *      as published by the Free Software Foundation; either version
  14  *      2 of the License, or (at your option) any later version.
  15  */
  16
  17 #undef DEBUG
  18
  19 #include <asm/pgtable.h>
  20 #include <asm/mmu.h>
  21 #include <asm/mmu_context.h>
  22 #include <asm/paca.h>
  23 #include <asm/cputable.h>
  24 #include <asm/cacheflush.h>
  25 #include <asm/smp.h>
  26 #include <asm/firmware.h>
  27 #include <linux/compiler.h>
  28
  29 #ifdef DEBUG
  30 #define DBG(fmt...) udbg_printf(fmt)
  31 #else
  32 #define DBG(fmt...)
  33 #endif
  34
  35 extern void slb_allocate_realmode(unsigned long ea);
  36 extern void slb_allocate_user(unsigned long ea);
  37
  38 static void slb_allocate(unsigned long ea)
  39 {
  40         /* Currently, we do real mode for all SLBs including user, but
  41          * that will change if we bring back dynamic VSIDs
  42          */
  43         slb_allocate_realmode(ea);
  44 }
  45
  46 static inline unsigned long mk_esid_data(unsigned long ea, unsigned long slot)
  47 {
  48         return (ea & ESID_MASK) | SLB_ESID_V | slot;
  49 }
  50
  51 static inline unsigned long mk_vsid_data(unsigned long ea, unsigned long flags)
  52 {
  53         return (get_kernel_vsid(ea) << SLB_VSID_SHIFT) | flags;
  54 }
  55
  56 static inline void slb_shadow_update(unsigned long ea,
  57                                      unsigned long flags,
  58                                      unsigned long entry)
  59 {
  60         /*
  61          * Clear the ESID first so the entry is not valid while we are
  62          * updating it.  No write barriers are needed here, provided
  63          * we only update the current CPU's SLB shadow buffer.
  64          */
  65         get_slb_shadow()->save_area[entry].esid = 0;
  66         get_slb_shadow()->save_area[entry].vsid = mk_vsid_data(ea, flags);
  67         get_slb_shadow()->save_area[entry].esid = mk_esid_data(ea, entry);
  68 }
  69
  70 static inline void slb_shadow_clear(unsigned long entry)
  71 {
  72         get_slb_shadow()->save_area[entry].esid = 0;
  73 }
  74
  75 static inline void create_shadowed_slbe(unsigned long ea, unsigned long flags,
  76                                         unsigned long entry)
  77 {
  78         /*
  79          * Updating the shadow buffer before writing the SLB ensures
  80          * we don't get a stale entry here if we get preempted by PHYP
  81          * between these two statements.
  82          */
  83         slb_shadow_update(ea, flags, entry);
  84
  85         asm volatile("slbmte  %0,%1" :
  86                      : "r" (mk_vsid_data(ea, flags)),
  87                        "r" (mk_esid_data(ea, entry))
  88                      : "memory" );
  89 }
  90
  91 void slb_flush_and_rebolt(void)
  92 {
  93         /* If you change this make sure you change SLB_NUM_BOLTED
  94          * appropriately too. */
  95         unsigned long linear_llp, vmalloc_llp, lflags, vflags;
  96         unsigned long ksp_esid_data;
  97
  98         WARN_ON(!irqs_disabled());
  99
 100         linear_llp = mmu_psize_defs[mmu_linear_psize].sllp;
 101         vmalloc_llp = mmu_psize_defs[mmu_vmalloc_psize].sllp;
 102         lflags = SLB_VSID_KERNEL | linear_llp;
 103         vflags = SLB_VSID_KERNEL | vmalloc_llp;
 104
 105         ksp_esid_data = mk_esid_data(get_paca()->kstack, 2);
 106         if ((ksp_esid_data & ESID_MASK) == PAGE_OFFSET) {
 107                 ksp_esid_data &= ~SLB_ESID_V;
 108                 slb_shadow_clear(2);
 109         } else {
 110                 /* Update stack entry; others don't change */
 111                 slb_shadow_update(get_paca()->kstack, lflags, 2);
 112         }
 113
 114         /* We need to do this all in asm, so we're sure we don't touch
 115          * the stack between the slbia and rebolting it. */
 116         asm volatile("isync\n"
 117                      "slbia\n"
 118                      /* Slot 1 - first VMALLOC segment */
 119                      "slbmte    %0,%1\n"
 120                      /* Slot 2 - kernel stack */
 121                      "slbmte    %2,%3\n"
 122                      "isync"
 123                      :: "r"(mk_vsid_data(VMALLOC_START, vflags)),
 124                         "r"(mk_esid_data(VMALLOC_START, 1)),
 125                         "r"(mk_vsid_data(ksp_esid_data, lflags)),
 126                         "r"(ksp_esid_data)
 127                      : "memory");
 128 }
 129
 130 void slb_vmalloc_update(void)
 131 {
 132         unsigned long vflags;
 133
 134         vflags = SLB_VSID_KERNEL | mmu_psize_defs[mmu_vmalloc_psize].sllp;
 135         slb_shadow_update(VMALLOC_START, vflags, 1);
 136         slb_flush_and_rebolt();
 137 }
 138
 139 /* Flush all user entries from the segment table of the current processor. */
 140 void switch_slb(struct task_struct *tsk, struct mm_struct *mm)
 141 {
 142         unsigned long offset = get_paca()->slb_cache_ptr;
 143         unsigned long esid_data = 0;
 144         unsigned long pc = KSTK_EIP(tsk);
 145         unsigned long stack = KSTK_ESP(tsk);
 146         unsigned long unmapped_base;
 147
 148         if (offset <= SLB_CACHE_ENTRIES) {
 149                 int i;
 150                 asm volatile("isync" : : : "memory");
 151                 for (i = 0; i < offset; i++) {
 152                         esid_data = ((unsigned long)get_paca()->slb_cache[i]
 153                                 << SID_SHIFT) | SLBIE_C;
 154                         asm volatile("slbie %0" : : "r" (esid_data));
 155                 }
 156                 asm volatile("isync" : : : "memory");
 157         } else {
 158                 slb_flush_and_rebolt();
 159         }
 160
 161         /* Workaround POWER5 < DD2.1 issue */
 162         if (offset == 1 || offset > SLB_CACHE_ENTRIES)
 163                 asm volatile("slbie %0" : : "r" (esid_data));
 164
 165         get_paca()->slb_cache_ptr = 0;
 166         get_paca()->context = mm->context;
 167
 168         /*
 169          * preload some userspace segments into the SLB.
 170          */
 171         if (test_tsk_thread_flag(tsk, TIF_32BIT))
 172                 unmapped_base = TASK_UNMAPPED_BASE_USER32;
 173         else
 174                 unmapped_base = TASK_UNMAPPED_BASE_USER64;
 175
 176         if (is_kernel_addr(pc))
 177                 return;
 178         slb_allocate(pc);
 179
 180         if (GET_ESID(pc) == GET_ESID(stack))
 181                 return;
 182
 183         if (is_kernel_addr(stack))
 184                 return;
 185         slb_allocate(stack);
 186
 187         if ((GET_ESID(pc) == GET_ESID(unmapped_base))
 188             || (GET_ESID(stack) == GET_ESID(unmapped_base)))
 189                 return;
 190
 191         if (is_kernel_addr(unmapped_base))
 192                 return;
 193         slb_allocate(unmapped_base);
 194 }
 195
 196 static inline void patch_slb_encoding(unsigned int *insn_addr,
 197                                       unsigned int immed)
 198 {
 199         /* Assume the instruction had a "0" immediate value, just
 200          * "or" in the new value
 201          */
 202         *insn_addr |= immed;
 203         flush_icache_range((unsigned long)insn_addr, 4+
 204                            (unsigned long)insn_addr);
 205 }
 206
 207 void slb_initialize(void)
 208 {
 209         unsigned long linear_llp, vmalloc_llp, io_llp;
 210         unsigned long lflags, vflags;
 211         static int slb_encoding_inited;
 212         extern unsigned int *slb_miss_kernel_load_linear;
 213         extern unsigned int *slb_miss_kernel_load_io;
 214
 215         /* Prepare our SLB miss handler based on our page size */
 216         linear_llp = mmu_psize_defs[mmu_linear_psize].sllp;
 217         io_llp = mmu_psize_defs[mmu_io_psize].sllp;
 218         vmalloc_llp = mmu_psize_defs[mmu_vmalloc_psize].sllp;
 219         get_paca()->vmalloc_sllp = SLB_VSID_KERNEL | vmalloc_llp;
 220
 221         if (!slb_encoding_inited) {
 222                 slb_encoding_inited = 1;
 223                 patch_slb_encoding(slb_miss_kernel_load_linear,
 224                                    SLB_VSID_KERNEL | linear_llp);
 225                 patch_slb_encoding(slb_miss_kernel_load_io,
 226                                    SLB_VSID_KERNEL | io_llp);
 227
 228                 DBG("SLB: linear  LLP = %04x\n", linear_llp);
 229                 DBG("SLB: io      LLP = %04x\n", io_llp);
 230         }
 231
 232         get_paca()->stab_rr = SLB_NUM_BOLTED;
 233
 234         /* On iSeries the bolted entries have already been set up by
 235          * the hypervisor from the lparMap data in head.S */
 236         if (firmware_has_feature(FW_FEATURE_ISERIES))
 237                 return;
 238
 239         lflags = SLB_VSID_KERNEL | linear_llp;
 240         vflags = SLB_VSID_KERNEL | vmalloc_llp;
 241
 242         /* Invalidate the entire SLB (even slot 0) & all the ERATS */
 243         asm volatile("isync":::"memory");
 244         asm volatile("slbmte  %0,%0"::"r" (0) : "memory");
 245         asm volatile("isync; slbia; isync":::"memory");
 246         create_shadowed_slbe(PAGE_OFFSET, lflags, 0);
 247
 248         create_shadowed_slbe(VMALLOC_START, vflags, 1);
 249
 250         /* We don't bolt the stack for the time being - we're in boot,
 251          * so the stack is in the bolted segment.  By the time it goes
 252          * elsewhere, we'll call _switch() which will bolt in the new
 253          * one. */
 254         asm volatile("isync":::"memory");
 255 }