Merge branch 'for_linus' of git://git.kernel.org/pub/scm/linux/kernel/git/jwessel...
[linux-2.6] / arch / x86 / kernel / pci-gart_64.c
1 /*
2  * Dynamic DMA mapping support for AMD Hammer.
3  *
4  * Use the integrated AGP GART in the Hammer northbridge as an IOMMU for PCI.
5  * This allows to use PCI devices that only support 32bit addresses on systems
6  * with more than 4GB.
7  *
8  * See Documentation/DMA-mapping.txt for the interface specification.
9  *
10  * Copyright 2002 Andi Kleen, SuSE Labs.
11  * Subject to the GNU General Public License v2 only.
12  */
13
14 #include <linux/types.h>
15 #include <linux/ctype.h>
16 #include <linux/agp_backend.h>
17 #include <linux/init.h>
18 #include <linux/mm.h>
19 #include <linux/string.h>
20 #include <linux/spinlock.h>
21 #include <linux/pci.h>
22 #include <linux/module.h>
23 #include <linux/topology.h>
24 #include <linux/interrupt.h>
25 #include <linux/bitops.h>
26 #include <linux/kdebug.h>
27 #include <linux/scatterlist.h>
28 #include <linux/iommu-helper.h>
29 #include <linux/sysdev.h>
30 #include <asm/atomic.h>
31 #include <asm/io.h>
32 #include <asm/mtrr.h>
33 #include <asm/pgtable.h>
34 #include <asm/proto.h>
35 #include <asm/iommu.h>
36 #include <asm/gart.h>
37 #include <asm/cacheflush.h>
38 #include <asm/swiotlb.h>
39 #include <asm/dma.h>
40 #include <asm/k8.h>
41
42 static unsigned long iommu_bus_base;    /* GART remapping area (physical) */
43 static unsigned long iommu_size;        /* size of remapping area bytes */
44 static unsigned long iommu_pages;       /* .. and in pages */
45
46 static u32 *iommu_gatt_base;            /* Remapping table */
47
48 /*
49  * If this is disabled the IOMMU will use an optimized flushing strategy
50  * of only flushing when an mapping is reused. With it true the GART is
51  * flushed for every mapping. Problem is that doing the lazy flush seems
52  * to trigger bugs with some popular PCI cards, in particular 3ware (but
53  * has been also also seen with Qlogic at least).
54  */
55 int iommu_fullflush = 1;
56
57 /* Allocation bitmap for the remapping area: */
58 static DEFINE_SPINLOCK(iommu_bitmap_lock);
59 /* Guarded by iommu_bitmap_lock: */
60 static unsigned long *iommu_gart_bitmap;
61
62 static u32 gart_unmapped_entry;
63
64 #define GPTE_VALID    1
65 #define GPTE_COHERENT 2
66 #define GPTE_ENCODE(x) \
67         (((x) & 0xfffff000) | (((x) >> 32) << 4) | GPTE_VALID | GPTE_COHERENT)
68 #define GPTE_DECODE(x) (((x) & 0xfffff000) | (((u64)(x) & 0xff0) << 28))
69
70 #define EMERGENCY_PAGES 32 /* = 128KB */
71
72 #ifdef CONFIG_AGP
73 #define AGPEXTERN extern
74 #else
75 #define AGPEXTERN
76 #endif
77
78 /* backdoor interface to AGP driver */
79 AGPEXTERN int agp_memory_reserved;
80 AGPEXTERN __u32 *agp_gatt_table;
81
82 static unsigned long next_bit;  /* protected by iommu_bitmap_lock */
83 static int need_flush;          /* global flush state. set for each gart wrap */
84
85 static unsigned long alloc_iommu(struct device *dev, int size)
86 {
87         unsigned long offset, flags;
88         unsigned long boundary_size;
89         unsigned long base_index;
90
91         base_index = ALIGN(iommu_bus_base & dma_get_seg_boundary(dev),
92                            PAGE_SIZE) >> PAGE_SHIFT;
93         boundary_size = ALIGN(dma_get_seg_boundary(dev) + 1,
94                               PAGE_SIZE) >> PAGE_SHIFT;
95
96         spin_lock_irqsave(&iommu_bitmap_lock, flags);
97         offset = iommu_area_alloc(iommu_gart_bitmap, iommu_pages, next_bit,
98                                   size, base_index, boundary_size, 0);
99         if (offset == -1) {
100                 need_flush = 1;
101                 offset = iommu_area_alloc(iommu_gart_bitmap, iommu_pages, 0,
102                                           size, base_index, boundary_size, 0);
103         }
104         if (offset != -1) {
105                 next_bit = offset+size;
106                 if (next_bit >= iommu_pages) {
107                         next_bit = 0;
108                         need_flush = 1;
109                 }
110         }
111         if (iommu_fullflush)
112                 need_flush = 1;
113         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
114
115         return offset;
116 }
117
118 static void free_iommu(unsigned long offset, int size)
119 {
120         unsigned long flags;
121
122         spin_lock_irqsave(&iommu_bitmap_lock, flags);
123         iommu_area_free(iommu_gart_bitmap, offset, size);
124         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
125 }
126
127 /*
128  * Use global flush state to avoid races with multiple flushers.
129  */
130 static void flush_gart(void)
131 {
132         unsigned long flags;
133
134         spin_lock_irqsave(&iommu_bitmap_lock, flags);
135         if (need_flush) {
136                 k8_flush_garts();
137                 need_flush = 0;
138         }
139         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
140 }
141
142 #ifdef CONFIG_IOMMU_LEAK
143
144 #define SET_LEAK(x)                                                     \
145         do {                                                            \
146                 if (iommu_leak_tab)                                     \
147                         iommu_leak_tab[x] = __builtin_return_address(0);\
148         } while (0)
149
150 #define CLEAR_LEAK(x)                                                   \
151         do {                                                            \
152                 if (iommu_leak_tab)                                     \
153                         iommu_leak_tab[x] = NULL;                       \
154         } while (0)
155
156 /* Debugging aid for drivers that don't free their IOMMU tables */
157 static void **iommu_leak_tab;
158 static int leak_trace;
159 static int iommu_leak_pages = 20;
160
161 static void dump_leak(void)
162 {
163         int i;
164         static int dump;
165
166         if (dump || !iommu_leak_tab)
167                 return;
168         dump = 1;
169         show_stack(NULL, NULL);
170
171         /* Very crude. dump some from the end of the table too */
172         printk(KERN_DEBUG "Dumping %d pages from end of IOMMU:\n",
173                iommu_leak_pages);
174         for (i = 0; i < iommu_leak_pages; i += 2) {
175                 printk(KERN_DEBUG "%lu: ", iommu_pages-i);
176                 printk_address((unsigned long) iommu_leak_tab[iommu_pages-i], 0);
177                 printk(KERN_CONT "%c", (i+1)%2 == 0 ? '\n' : ' ');
178         }
179         printk(KERN_DEBUG "\n");
180 }
181 #else
182 # define SET_LEAK(x)
183 # define CLEAR_LEAK(x)
184 #endif
185
186 static void iommu_full(struct device *dev, size_t size, int dir)
187 {
188         /*
189          * Ran out of IOMMU space for this operation. This is very bad.
190          * Unfortunately the drivers cannot handle this operation properly.
191          * Return some non mapped prereserved space in the aperture and
192          * let the Northbridge deal with it. This will result in garbage
193          * in the IO operation. When the size exceeds the prereserved space
194          * memory corruption will occur or random memory will be DMAed
195          * out. Hopefully no network devices use single mappings that big.
196          */
197
198         dev_err(dev, "PCI-DMA: Out of IOMMU space for %lu bytes\n", size);
199
200         if (size > PAGE_SIZE*EMERGENCY_PAGES) {
201                 if (dir == PCI_DMA_FROMDEVICE || dir == PCI_DMA_BIDIRECTIONAL)
202                         panic("PCI-DMA: Memory would be corrupted\n");
203                 if (dir == PCI_DMA_TODEVICE || dir == PCI_DMA_BIDIRECTIONAL)
204                         panic(KERN_ERR
205                                 "PCI-DMA: Random memory would be DMAed\n");
206         }
207 #ifdef CONFIG_IOMMU_LEAK
208         dump_leak();
209 #endif
210 }
211
212 static inline int
213 need_iommu(struct device *dev, unsigned long addr, size_t size)
214 {
215         u64 mask = *dev->dma_mask;
216         int high = addr + size > mask;
217         int mmu = high;
218
219         if (force_iommu)
220                 mmu = 1;
221
222         return mmu;
223 }
224
225 static inline int
226 nonforced_iommu(struct device *dev, unsigned long addr, size_t size)
227 {
228         u64 mask = *dev->dma_mask;
229         int high = addr + size > mask;
230         int mmu = high;
231
232         return mmu;
233 }
234
235 /* Map a single continuous physical area into the IOMMU.
236  * Caller needs to check if the iommu is needed and flush.
237  */
238 static dma_addr_t dma_map_area(struct device *dev, dma_addr_t phys_mem,
239                                 size_t size, int dir)
240 {
241         unsigned long npages = iommu_num_pages(phys_mem, size);
242         unsigned long iommu_page = alloc_iommu(dev, npages);
243         int i;
244
245         if (iommu_page == -1) {
246                 if (!nonforced_iommu(dev, phys_mem, size))
247                         return phys_mem;
248                 if (panic_on_overflow)
249                         panic("dma_map_area overflow %lu bytes\n", size);
250                 iommu_full(dev, size, dir);
251                 return bad_dma_address;
252         }
253
254         for (i = 0; i < npages; i++) {
255                 iommu_gatt_base[iommu_page + i] = GPTE_ENCODE(phys_mem);
256                 SET_LEAK(iommu_page + i);
257                 phys_mem += PAGE_SIZE;
258         }
259         return iommu_bus_base + iommu_page*PAGE_SIZE + (phys_mem & ~PAGE_MASK);
260 }
261
262 static dma_addr_t
263 gart_map_simple(struct device *dev, phys_addr_t paddr, size_t size, int dir)
264 {
265         dma_addr_t map = dma_map_area(dev, paddr, size, dir);
266
267         flush_gart();
268
269         return map;
270 }
271
272 /* Map a single area into the IOMMU */
273 static dma_addr_t
274 gart_map_single(struct device *dev, phys_addr_t paddr, size_t size, int dir)
275 {
276         unsigned long bus;
277
278         if (!dev)
279                 dev = &fallback_dev;
280
281         if (!need_iommu(dev, paddr, size))
282                 return paddr;
283
284         bus = gart_map_simple(dev, paddr, size, dir);
285
286         return bus;
287 }
288
289 /*
290  * Free a DMA mapping.
291  */
292 static void gart_unmap_single(struct device *dev, dma_addr_t dma_addr,
293                               size_t size, int direction)
294 {
295         unsigned long iommu_page;
296         int npages;
297         int i;
298
299         if (dma_addr < iommu_bus_base + EMERGENCY_PAGES*PAGE_SIZE ||
300             dma_addr >= iommu_bus_base + iommu_size)
301                 return;
302
303         iommu_page = (dma_addr - iommu_bus_base)>>PAGE_SHIFT;
304         npages = iommu_num_pages(dma_addr, size);
305         for (i = 0; i < npages; i++) {
306                 iommu_gatt_base[iommu_page + i] = gart_unmapped_entry;
307                 CLEAR_LEAK(iommu_page + i);
308         }
309         free_iommu(iommu_page, npages);
310 }
311
312 /*
313  * Wrapper for pci_unmap_single working with scatterlists.
314  */
315 static void
316 gart_unmap_sg(struct device *dev, struct scatterlist *sg, int nents, int dir)
317 {
318         struct scatterlist *s;
319         int i;
320
321         for_each_sg(sg, s, nents, i) {
322                 if (!s->dma_length || !s->length)
323                         break;
324                 gart_unmap_single(dev, s->dma_address, s->dma_length, dir);
325         }
326 }
327
328 /* Fallback for dma_map_sg in case of overflow */
329 static int dma_map_sg_nonforce(struct device *dev, struct scatterlist *sg,
330                                int nents, int dir)
331 {
332         struct scatterlist *s;
333         int i;
334
335 #ifdef CONFIG_IOMMU_DEBUG
336         printk(KERN_DEBUG "dma_map_sg overflow\n");
337 #endif
338
339         for_each_sg(sg, s, nents, i) {
340                 unsigned long addr = sg_phys(s);
341
342                 if (nonforced_iommu(dev, addr, s->length)) {
343                         addr = dma_map_area(dev, addr, s->length, dir);
344                         if (addr == bad_dma_address) {
345                                 if (i > 0)
346                                         gart_unmap_sg(dev, sg, i, dir);
347                                 nents = 0;
348                                 sg[0].dma_length = 0;
349                                 break;
350                         }
351                 }
352                 s->dma_address = addr;
353                 s->dma_length = s->length;
354         }
355         flush_gart();
356
357         return nents;
358 }
359
360 /* Map multiple scatterlist entries continuous into the first. */
361 static int __dma_map_cont(struct device *dev, struct scatterlist *start,
362                           int nelems, struct scatterlist *sout,
363                           unsigned long pages)
364 {
365         unsigned long iommu_start = alloc_iommu(dev, pages);
366         unsigned long iommu_page = iommu_start;
367         struct scatterlist *s;
368         int i;
369
370         if (iommu_start == -1)
371                 return -1;
372
373         for_each_sg(start, s, nelems, i) {
374                 unsigned long pages, addr;
375                 unsigned long phys_addr = s->dma_address;
376
377                 BUG_ON(s != start && s->offset);
378                 if (s == start) {
379                         sout->dma_address = iommu_bus_base;
380                         sout->dma_address += iommu_page*PAGE_SIZE + s->offset;
381                         sout->dma_length = s->length;
382                 } else {
383                         sout->dma_length += s->length;
384                 }
385
386                 addr = phys_addr;
387                 pages = iommu_num_pages(s->offset, s->length);
388                 while (pages--) {
389                         iommu_gatt_base[iommu_page] = GPTE_ENCODE(addr);
390                         SET_LEAK(iommu_page);
391                         addr += PAGE_SIZE;
392                         iommu_page++;
393                 }
394         }
395         BUG_ON(iommu_page - iommu_start != pages);
396
397         return 0;
398 }
399
400 static inline int
401 dma_map_cont(struct device *dev, struct scatterlist *start, int nelems,
402              struct scatterlist *sout, unsigned long pages, int need)
403 {
404         if (!need) {
405                 BUG_ON(nelems != 1);
406                 sout->dma_address = start->dma_address;
407                 sout->dma_length = start->length;
408                 return 0;
409         }
410         return __dma_map_cont(dev, start, nelems, sout, pages);
411 }
412
413 /*
414  * DMA map all entries in a scatterlist.
415  * Merge chunks that have page aligned sizes into a continuous mapping.
416  */
417 static int
418 gart_map_sg(struct device *dev, struct scatterlist *sg, int nents, int dir)
419 {
420         struct scatterlist *s, *ps, *start_sg, *sgmap;
421         int need = 0, nextneed, i, out, start;
422         unsigned long pages = 0;
423         unsigned int seg_size;
424         unsigned int max_seg_size;
425
426         if (nents == 0)
427                 return 0;
428
429         if (!dev)
430                 dev = &fallback_dev;
431
432         out = 0;
433         start = 0;
434         start_sg = sgmap = sg;
435         seg_size = 0;
436         max_seg_size = dma_get_max_seg_size(dev);
437         ps = NULL; /* shut up gcc */
438         for_each_sg(sg, s, nents, i) {
439                 dma_addr_t addr = sg_phys(s);
440
441                 s->dma_address = addr;
442                 BUG_ON(s->length == 0);
443
444                 nextneed = need_iommu(dev, addr, s->length);
445
446                 /* Handle the previous not yet processed entries */
447                 if (i > start) {
448                         /*
449                          * Can only merge when the last chunk ends on a
450                          * page boundary and the new one doesn't have an
451                          * offset.
452                          */
453                         if (!iommu_merge || !nextneed || !need || s->offset ||
454                             (s->length + seg_size > max_seg_size) ||
455                             (ps->offset + ps->length) % PAGE_SIZE) {
456                                 if (dma_map_cont(dev, start_sg, i - start,
457                                                  sgmap, pages, need) < 0)
458                                         goto error;
459                                 out++;
460                                 seg_size = 0;
461                                 sgmap = sg_next(sgmap);
462                                 pages = 0;
463                                 start = i;
464                                 start_sg = s;
465                         }
466                 }
467
468                 seg_size += s->length;
469                 need = nextneed;
470                 pages += iommu_num_pages(s->offset, s->length);
471                 ps = s;
472         }
473         if (dma_map_cont(dev, start_sg, i - start, sgmap, pages, need) < 0)
474                 goto error;
475         out++;
476         flush_gart();
477         if (out < nents) {
478                 sgmap = sg_next(sgmap);
479                 sgmap->dma_length = 0;
480         }
481         return out;
482
483 error:
484         flush_gart();
485         gart_unmap_sg(dev, sg, out, dir);
486
487         /* When it was forced or merged try again in a dumb way */
488         if (force_iommu || iommu_merge) {
489                 out = dma_map_sg_nonforce(dev, sg, nents, dir);
490                 if (out > 0)
491                         return out;
492         }
493         if (panic_on_overflow)
494                 panic("dma_map_sg: overflow on %lu pages\n", pages);
495
496         iommu_full(dev, pages << PAGE_SHIFT, dir);
497         for_each_sg(sg, s, nents, i)
498                 s->dma_address = bad_dma_address;
499         return 0;
500 }
501
502 static int no_agp;
503
504 static __init unsigned long check_iommu_size(unsigned long aper, u64 aper_size)
505 {
506         unsigned long a;
507
508         if (!iommu_size) {
509                 iommu_size = aper_size;
510                 if (!no_agp)
511                         iommu_size /= 2;
512         }
513
514         a = aper + iommu_size;
515         iommu_size -= round_up(a, PMD_PAGE_SIZE) - a;
516
517         if (iommu_size < 64*1024*1024) {
518                 printk(KERN_WARNING
519                         "PCI-DMA: Warning: Small IOMMU %luMB."
520                         " Consider increasing the AGP aperture in BIOS\n",
521                                 iommu_size >> 20);
522         }
523
524         return iommu_size;
525 }
526
527 static __init unsigned read_aperture(struct pci_dev *dev, u32 *size)
528 {
529         unsigned aper_size = 0, aper_base_32, aper_order;
530         u64 aper_base;
531
532         pci_read_config_dword(dev, AMD64_GARTAPERTUREBASE, &aper_base_32);
533         pci_read_config_dword(dev, AMD64_GARTAPERTURECTL, &aper_order);
534         aper_order = (aper_order >> 1) & 7;
535
536         aper_base = aper_base_32 & 0x7fff;
537         aper_base <<= 25;
538
539         aper_size = (32 * 1024 * 1024) << aper_order;
540         if (aper_base + aper_size > 0x100000000UL || !aper_size)
541                 aper_base = 0;
542
543         *size = aper_size;
544         return aper_base;
545 }
546
547 static void enable_gart_translations(void)
548 {
549         int i;
550
551         for (i = 0; i < num_k8_northbridges; i++) {
552                 struct pci_dev *dev = k8_northbridges[i];
553
554                 enable_gart_translation(dev, __pa(agp_gatt_table));
555         }
556 }
557
558 /*
559  * If fix_up_north_bridges is set, the north bridges have to be fixed up on
560  * resume in the same way as they are handled in gart_iommu_hole_init().
561  */
562 static bool fix_up_north_bridges;
563 static u32 aperture_order;
564 static u32 aperture_alloc;
565
566 void set_up_gart_resume(u32 aper_order, u32 aper_alloc)
567 {
568         fix_up_north_bridges = true;
569         aperture_order = aper_order;
570         aperture_alloc = aper_alloc;
571 }
572
573 static int gart_resume(struct sys_device *dev)
574 {
575         printk(KERN_INFO "PCI-DMA: Resuming GART IOMMU\n");
576
577         if (fix_up_north_bridges) {
578                 int i;
579
580                 printk(KERN_INFO "PCI-DMA: Restoring GART aperture settings\n");
581
582                 for (i = 0; i < num_k8_northbridges; i++) {
583                         struct pci_dev *dev = k8_northbridges[i];
584
585                         /*
586                          * Don't enable translations just yet.  That is the next
587                          * step.  Restore the pre-suspend aperture settings.
588                          */
589                         pci_write_config_dword(dev, AMD64_GARTAPERTURECTL,
590                                                 aperture_order << 1);
591                         pci_write_config_dword(dev, AMD64_GARTAPERTUREBASE,
592                                                 aperture_alloc >> 25);
593                 }
594         }
595
596         enable_gart_translations();
597
598         return 0;
599 }
600
601 static int gart_suspend(struct sys_device *dev, pm_message_t state)
602 {
603         return 0;
604 }
605
606 static struct sysdev_class gart_sysdev_class = {
607         .name = "gart",
608         .suspend = gart_suspend,
609         .resume = gart_resume,
610
611 };
612
613 static struct sys_device device_gart = {
614         .id     = 0,
615         .cls    = &gart_sysdev_class,
616 };
617
618 /*
619  * Private Northbridge GATT initialization in case we cannot use the
620  * AGP driver for some reason.
621  */
622 static __init int init_k8_gatt(struct agp_kern_info *info)
623 {
624         unsigned aper_size, gatt_size, new_aper_size;
625         unsigned aper_base, new_aper_base;
626         struct pci_dev *dev;
627         void *gatt;
628         int i, error;
629
630         printk(KERN_INFO "PCI-DMA: Disabling AGP.\n");
631         aper_size = aper_base = info->aper_size = 0;
632         dev = NULL;
633         for (i = 0; i < num_k8_northbridges; i++) {
634                 dev = k8_northbridges[i];
635                 new_aper_base = read_aperture(dev, &new_aper_size);
636                 if (!new_aper_base)
637                         goto nommu;
638
639                 if (!aper_base) {
640                         aper_size = new_aper_size;
641                         aper_base = new_aper_base;
642                 }
643                 if (aper_size != new_aper_size || aper_base != new_aper_base)
644                         goto nommu;
645         }
646         if (!aper_base)
647                 goto nommu;
648         info->aper_base = aper_base;
649         info->aper_size = aper_size >> 20;
650
651         gatt_size = (aper_size >> PAGE_SHIFT) * sizeof(u32);
652         gatt = (void *)__get_free_pages(GFP_KERNEL, get_order(gatt_size));
653         if (!gatt)
654                 panic("Cannot allocate GATT table");
655         if (set_memory_uc((unsigned long)gatt, gatt_size >> PAGE_SHIFT))
656                 panic("Could not set GART PTEs to uncacheable pages");
657
658         memset(gatt, 0, gatt_size);
659         agp_gatt_table = gatt;
660
661         enable_gart_translations();
662
663         error = sysdev_class_register(&gart_sysdev_class);
664         if (!error)
665                 error = sysdev_register(&device_gart);
666         if (error)
667                 panic("Could not register gart_sysdev -- would corrupt data on next suspend");
668
669         flush_gart();
670
671         printk(KERN_INFO "PCI-DMA: aperture base @ %x size %u KB\n",
672                aper_base, aper_size>>10);
673
674         return 0;
675
676  nommu:
677         /* Should not happen anymore */
678         printk(KERN_WARNING "PCI-DMA: More than 4GB of RAM and no IOMMU\n"
679                KERN_WARNING "falling back to iommu=soft.\n");
680         return -1;
681 }
682
683 extern int agp_amd64_init(void);
684
685 static struct dma_mapping_ops gart_dma_ops = {
686         .map_single                     = gart_map_single,
687         .map_simple                     = gart_map_simple,
688         .unmap_single                   = gart_unmap_single,
689         .sync_single_for_cpu            = NULL,
690         .sync_single_for_device         = NULL,
691         .sync_single_range_for_cpu      = NULL,
692         .sync_single_range_for_device   = NULL,
693         .sync_sg_for_cpu                = NULL,
694         .sync_sg_for_device             = NULL,
695         .map_sg                         = gart_map_sg,
696         .unmap_sg                       = gart_unmap_sg,
697 };
698
699 void gart_iommu_shutdown(void)
700 {
701         struct pci_dev *dev;
702         int i;
703
704         if (no_agp && (dma_ops != &gart_dma_ops))
705                 return;
706
707         for (i = 0; i < num_k8_northbridges; i++) {
708                 u32 ctl;
709
710                 dev = k8_northbridges[i];
711                 pci_read_config_dword(dev, AMD64_GARTAPERTURECTL, &ctl);
712
713                 ctl &= ~GARTEN;
714
715                 pci_write_config_dword(dev, AMD64_GARTAPERTURECTL, ctl);
716         }
717 }
718
719 void __init gart_iommu_init(void)
720 {
721         struct agp_kern_info info;
722         unsigned long iommu_start;
723         unsigned long aper_base, aper_size;
724         unsigned long start_pfn, end_pfn;
725         unsigned long scratch;
726         long i;
727
728         if (cache_k8_northbridges() < 0 || num_k8_northbridges == 0) {
729                 printk(KERN_INFO "PCI-GART: No AMD northbridge found.\n");
730                 return;
731         }
732
733 #ifndef CONFIG_AGP_AMD64
734         no_agp = 1;
735 #else
736         /* Makefile puts PCI initialization via subsys_initcall first. */
737         /* Add other K8 AGP bridge drivers here */
738         no_agp = no_agp ||
739                 (agp_amd64_init() < 0) ||
740                 (agp_copy_info(agp_bridge, &info) < 0);
741 #endif
742
743         if (swiotlb)
744                 return;
745
746         /* Did we detect a different HW IOMMU? */
747         if (iommu_detected && !gart_iommu_aperture)
748                 return;
749
750         if (no_iommu ||
751             (!force_iommu && max_pfn <= MAX_DMA32_PFN) ||
752             !gart_iommu_aperture ||
753             (no_agp && init_k8_gatt(&info) < 0)) {
754                 if (max_pfn > MAX_DMA32_PFN) {
755                         printk(KERN_WARNING "More than 4GB of memory "
756                                           "but GART IOMMU not available.\n"
757                                KERN_WARNING "falling back to iommu=soft.\n");
758                 }
759                 return;
760         }
761
762         /* need to map that range */
763         aper_size = info.aper_size << 20;
764         aper_base = info.aper_base;
765         end_pfn = (aper_base>>PAGE_SHIFT) + (aper_size>>PAGE_SHIFT);
766         if (end_pfn > max_low_pfn_mapped) {
767                 start_pfn = (aper_base>>PAGE_SHIFT);
768                 init_memory_mapping(start_pfn<<PAGE_SHIFT, end_pfn<<PAGE_SHIFT);
769         }
770
771         printk(KERN_INFO "PCI-DMA: using GART IOMMU.\n");
772         iommu_size = check_iommu_size(info.aper_base, aper_size);
773         iommu_pages = iommu_size >> PAGE_SHIFT;
774
775         iommu_gart_bitmap = (void *) __get_free_pages(GFP_KERNEL,
776                                                       get_order(iommu_pages/8));
777         if (!iommu_gart_bitmap)
778                 panic("Cannot allocate iommu bitmap\n");
779         memset(iommu_gart_bitmap, 0, iommu_pages/8);
780
781 #ifdef CONFIG_IOMMU_LEAK
782         if (leak_trace) {
783                 iommu_leak_tab = (void *)__get_free_pages(GFP_KERNEL,
784                                   get_order(iommu_pages*sizeof(void *)));
785                 if (iommu_leak_tab)
786                         memset(iommu_leak_tab, 0, iommu_pages * 8);
787                 else
788                         printk(KERN_DEBUG
789                                "PCI-DMA: Cannot allocate leak trace area\n");
790         }
791 #endif
792
793         /*
794          * Out of IOMMU space handling.
795          * Reserve some invalid pages at the beginning of the GART.
796          */
797         set_bit_string(iommu_gart_bitmap, 0, EMERGENCY_PAGES);
798
799         agp_memory_reserved = iommu_size;
800         printk(KERN_INFO
801                "PCI-DMA: Reserving %luMB of IOMMU area in the AGP aperture\n",
802                iommu_size >> 20);
803
804         iommu_start = aper_size - iommu_size;
805         iommu_bus_base = info.aper_base + iommu_start;
806         bad_dma_address = iommu_bus_base;
807         iommu_gatt_base = agp_gatt_table + (iommu_start>>PAGE_SHIFT);
808
809         /*
810          * Unmap the IOMMU part of the GART. The alias of the page is
811          * always mapped with cache enabled and there is no full cache
812          * coherency across the GART remapping. The unmapping avoids
813          * automatic prefetches from the CPU allocating cache lines in
814          * there. All CPU accesses are done via the direct mapping to
815          * the backing memory. The GART address is only used by PCI
816          * devices.
817          */
818         set_memory_np((unsigned long)__va(iommu_bus_base),
819                                 iommu_size >> PAGE_SHIFT);
820         /*
821          * Tricky. The GART table remaps the physical memory range,
822          * so the CPU wont notice potential aliases and if the memory
823          * is remapped to UC later on, we might surprise the PCI devices
824          * with a stray writeout of a cacheline. So play it sure and
825          * do an explicit, full-scale wbinvd() _after_ having marked all
826          * the pages as Not-Present:
827          */
828         wbinvd();
829
830         /*
831          * Try to workaround a bug (thanks to BenH):
832          * Set unmapped entries to a scratch page instead of 0.
833          * Any prefetches that hit unmapped entries won't get an bus abort
834          * then. (P2P bridge may be prefetching on DMA reads).
835          */
836         scratch = get_zeroed_page(GFP_KERNEL);
837         if (!scratch)
838                 panic("Cannot allocate iommu scratch page");
839         gart_unmapped_entry = GPTE_ENCODE(__pa(scratch));
840         for (i = EMERGENCY_PAGES; i < iommu_pages; i++)
841                 iommu_gatt_base[i] = gart_unmapped_entry;
842
843         flush_gart();
844         dma_ops = &gart_dma_ops;
845 }
846
847 void __init gart_parse_options(char *p)
848 {
849         int arg;
850
851 #ifdef CONFIG_IOMMU_LEAK
852         if (!strncmp(p, "leak", 4)) {
853                 leak_trace = 1;
854                 p += 4;
855                 if (*p == '=') ++p;
856                 if (isdigit(*p) && get_option(&p, &arg))
857                         iommu_leak_pages = arg;
858         }
859 #endif
860         if (isdigit(*p) && get_option(&p, &arg))
861                 iommu_size = arg;
862         if (!strncmp(p, "fullflush", 8))
863                 iommu_fullflush = 1;
864         if (!strncmp(p, "nofullflush", 11))
865                 iommu_fullflush = 0;
866         if (!strncmp(p, "noagp", 5))
867                 no_agp = 1;
868         if (!strncmp(p, "noaperture", 10))
869                 fix_aperture = 0;
870         /* duplicated from pci-dma.c */
871         if (!strncmp(p, "force", 5))
872                 gart_iommu_aperture_allowed = 1;
873         if (!strncmp(p, "allowed", 7))
874                 gart_iommu_aperture_allowed = 1;
875         if (!strncmp(p, "memaper", 7)) {
876                 fallback_aper_force = 1;
877                 p += 7;
878                 if (*p == '=') {
879                         ++p;
880                         if (get_option(&p, &arg))
881                                 fallback_aper_order = arg;
882                 }
883         }
884 }