[CPUFREQ] Fix up merge conflicts with recent ACPI changes.
[linux-2.6] / drivers / pci / pci.c
1 /*
2  *      $Id: pci.c,v 1.91 1999/01/21 13:34:01 davem Exp $
3  *
4  *      PCI Bus Services, see include/linux/pci.h for further explanation.
5  *
6  *      Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
7  *      David Mosberger-Tang
8  *
9  *      Copyright 1997 -- 2000 Martin Mares <mj@ucw.cz>
10  */
11
12 #include <linux/kernel.h>
13 #include <linux/delay.h>
14 #include <linux/init.h>
15 #include <linux/pci.h>
16 #include <linux/module.h>
17 #include <linux/spinlock.h>
18 #include <linux/string.h>
19 #include <asm/dma.h>    /* isa_dma_bridge_buggy */
20 #include "pci.h"
21
22 unsigned int pci_pm_d3_delay = 10;
23
24 /**
25  * pci_bus_max_busnr - returns maximum PCI bus number of given bus' children
26  * @bus: pointer to PCI bus structure to search
27  *
28  * Given a PCI bus, returns the highest PCI bus number present in the set
29  * including the given PCI bus and its list of child PCI buses.
30  */
31 unsigned char __devinit
32 pci_bus_max_busnr(struct pci_bus* bus)
33 {
34         struct list_head *tmp;
35         unsigned char max, n;
36
37         max = bus->subordinate;
38         list_for_each(tmp, &bus->children) {
39                 n = pci_bus_max_busnr(pci_bus_b(tmp));
40                 if(n > max)
41                         max = n;
42         }
43         return max;
44 }
45 EXPORT_SYMBOL_GPL(pci_bus_max_busnr);
46
47 #if 0
48 /**
49  * pci_max_busnr - returns maximum PCI bus number
50  *
51  * Returns the highest PCI bus number present in the system global list of
52  * PCI buses.
53  */
54 unsigned char __devinit
55 pci_max_busnr(void)
56 {
57         struct pci_bus *bus = NULL;
58         unsigned char max, n;
59
60         max = 0;
61         while ((bus = pci_find_next_bus(bus)) != NULL) {
62                 n = pci_bus_max_busnr(bus);
63                 if(n > max)
64                         max = n;
65         }
66         return max;
67 }
68
69 #endif  /*  0  */
70
71 #define PCI_FIND_CAP_TTL        48
72
73 static int __pci_find_next_cap_ttl(struct pci_bus *bus, unsigned int devfn,
74                                    u8 pos, int cap, int *ttl)
75 {
76         u8 id;
77
78         while ((*ttl)--) {
79                 pci_bus_read_config_byte(bus, devfn, pos, &pos);
80                 if (pos < 0x40)
81                         break;
82                 pos &= ~3;
83                 pci_bus_read_config_byte(bus, devfn, pos + PCI_CAP_LIST_ID,
84                                          &id);
85                 if (id == 0xff)
86                         break;
87                 if (id == cap)
88                         return pos;
89                 pos += PCI_CAP_LIST_NEXT;
90         }
91         return 0;
92 }
93
94 static int __pci_find_next_cap(struct pci_bus *bus, unsigned int devfn,
95                                u8 pos, int cap)
96 {
97         int ttl = PCI_FIND_CAP_TTL;
98
99         return __pci_find_next_cap_ttl(bus, devfn, pos, cap, &ttl);
100 }
101
102 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap)
103 {
104         return __pci_find_next_cap(dev->bus, dev->devfn,
105                                    pos + PCI_CAP_LIST_NEXT, cap);
106 }
107 EXPORT_SYMBOL_GPL(pci_find_next_capability);
108
109 static int __pci_bus_find_cap_start(struct pci_bus *bus,
110                                     unsigned int devfn, u8 hdr_type)
111 {
112         u16 status;
113
114         pci_bus_read_config_word(bus, devfn, PCI_STATUS, &status);
115         if (!(status & PCI_STATUS_CAP_LIST))
116                 return 0;
117
118         switch (hdr_type) {
119         case PCI_HEADER_TYPE_NORMAL:
120         case PCI_HEADER_TYPE_BRIDGE:
121                 return PCI_CAPABILITY_LIST;
122         case PCI_HEADER_TYPE_CARDBUS:
123                 return PCI_CB_CAPABILITY_LIST;
124         default:
125                 return 0;
126         }
127
128         return 0;
129 }
130
131 /**
132  * pci_find_capability - query for devices' capabilities 
133  * @dev: PCI device to query
134  * @cap: capability code
135  *
136  * Tell if a device supports a given PCI capability.
137  * Returns the address of the requested capability structure within the
138  * device's PCI configuration space or 0 in case the device does not
139  * support it.  Possible values for @cap:
140  *
141  *  %PCI_CAP_ID_PM           Power Management 
142  *  %PCI_CAP_ID_AGP          Accelerated Graphics Port 
143  *  %PCI_CAP_ID_VPD          Vital Product Data 
144  *  %PCI_CAP_ID_SLOTID       Slot Identification 
145  *  %PCI_CAP_ID_MSI          Message Signalled Interrupts
146  *  %PCI_CAP_ID_CHSWP        CompactPCI HotSwap 
147  *  %PCI_CAP_ID_PCIX         PCI-X
148  *  %PCI_CAP_ID_EXP          PCI Express
149  */
150 int pci_find_capability(struct pci_dev *dev, int cap)
151 {
152         int pos;
153
154         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
155         if (pos)
156                 pos = __pci_find_next_cap(dev->bus, dev->devfn, pos, cap);
157
158         return pos;
159 }
160
161 /**
162  * pci_bus_find_capability - query for devices' capabilities 
163  * @bus:   the PCI bus to query
164  * @devfn: PCI device to query
165  * @cap:   capability code
166  *
167  * Like pci_find_capability() but works for pci devices that do not have a
168  * pci_dev structure set up yet. 
169  *
170  * Returns the address of the requested capability structure within the
171  * device's PCI configuration space or 0 in case the device does not
172  * support it.
173  */
174 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap)
175 {
176         int pos;
177         u8 hdr_type;
178
179         pci_bus_read_config_byte(bus, devfn, PCI_HEADER_TYPE, &hdr_type);
180
181         pos = __pci_bus_find_cap_start(bus, devfn, hdr_type & 0x7f);
182         if (pos)
183                 pos = __pci_find_next_cap(bus, devfn, pos, cap);
184
185         return pos;
186 }
187
188 /**
189  * pci_find_ext_capability - Find an extended capability
190  * @dev: PCI device to query
191  * @cap: capability code
192  *
193  * Returns the address of the requested extended capability structure
194  * within the device's PCI configuration space or 0 if the device does
195  * not support it.  Possible values for @cap:
196  *
197  *  %PCI_EXT_CAP_ID_ERR         Advanced Error Reporting
198  *  %PCI_EXT_CAP_ID_VC          Virtual Channel
199  *  %PCI_EXT_CAP_ID_DSN         Device Serial Number
200  *  %PCI_EXT_CAP_ID_PWR         Power Budgeting
201  */
202 int pci_find_ext_capability(struct pci_dev *dev, int cap)
203 {
204         u32 header;
205         int ttl = 480; /* 3840 bytes, minimum 8 bytes per capability */
206         int pos = 0x100;
207
208         if (dev->cfg_size <= 256)
209                 return 0;
210
211         if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
212                 return 0;
213
214         /*
215          * If we have no capabilities, this is indicated by cap ID,
216          * cap version and next pointer all being 0.
217          */
218         if (header == 0)
219                 return 0;
220
221         while (ttl-- > 0) {
222                 if (PCI_EXT_CAP_ID(header) == cap)
223                         return pos;
224
225                 pos = PCI_EXT_CAP_NEXT(header);
226                 if (pos < 0x100)
227                         break;
228
229                 if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
230                         break;
231         }
232
233         return 0;
234 }
235 EXPORT_SYMBOL_GPL(pci_find_ext_capability);
236
237 static int __pci_find_next_ht_cap(struct pci_dev *dev, int pos, int ht_cap)
238 {
239         int rc, ttl = PCI_FIND_CAP_TTL;
240         u8 cap, mask;
241
242         if (ht_cap == HT_CAPTYPE_SLAVE || ht_cap == HT_CAPTYPE_HOST)
243                 mask = HT_3BIT_CAP_MASK;
244         else
245                 mask = HT_5BIT_CAP_MASK;
246
247         pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn, pos,
248                                       PCI_CAP_ID_HT, &ttl);
249         while (pos) {
250                 rc = pci_read_config_byte(dev, pos + 3, &cap);
251                 if (rc != PCIBIOS_SUCCESSFUL)
252                         return 0;
253
254                 if ((cap & mask) == ht_cap)
255                         return pos;
256
257                 pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn,
258                                               pos + PCI_CAP_LIST_NEXT,
259                                               PCI_CAP_ID_HT, &ttl);
260         }
261
262         return 0;
263 }
264 /**
265  * pci_find_next_ht_capability - query a device's Hypertransport capabilities
266  * @dev: PCI device to query
267  * @pos: Position from which to continue searching
268  * @ht_cap: Hypertransport capability code
269  *
270  * To be used in conjunction with pci_find_ht_capability() to search for
271  * all capabilities matching @ht_cap. @pos should always be a value returned
272  * from pci_find_ht_capability().
273  *
274  * NB. To be 100% safe against broken PCI devices, the caller should take
275  * steps to avoid an infinite loop.
276  */
277 int pci_find_next_ht_capability(struct pci_dev *dev, int pos, int ht_cap)
278 {
279         return __pci_find_next_ht_cap(dev, pos + PCI_CAP_LIST_NEXT, ht_cap);
280 }
281 EXPORT_SYMBOL_GPL(pci_find_next_ht_capability);
282
283 /**
284  * pci_find_ht_capability - query a device's Hypertransport capabilities
285  * @dev: PCI device to query
286  * @ht_cap: Hypertransport capability code
287  *
288  * Tell if a device supports a given Hypertransport capability.
289  * Returns an address within the device's PCI configuration space
290  * or 0 in case the device does not support the request capability.
291  * The address points to the PCI capability, of type PCI_CAP_ID_HT,
292  * which has a Hypertransport capability matching @ht_cap.
293  */
294 int pci_find_ht_capability(struct pci_dev *dev, int ht_cap)
295 {
296         int pos;
297
298         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
299         if (pos)
300                 pos = __pci_find_next_ht_cap(dev, pos, ht_cap);
301
302         return pos;
303 }
304 EXPORT_SYMBOL_GPL(pci_find_ht_capability);
305
306 /**
307  * pci_find_parent_resource - return resource region of parent bus of given region
308  * @dev: PCI device structure contains resources to be searched
309  * @res: child resource record for which parent is sought
310  *
311  *  For given resource region of given device, return the resource
312  *  region of parent bus the given region is contained in or where
313  *  it should be allocated from.
314  */
315 struct resource *
316 pci_find_parent_resource(const struct pci_dev *dev, struct resource *res)
317 {
318         const struct pci_bus *bus = dev->bus;
319         int i;
320         struct resource *best = NULL;
321
322         for(i = 0; i < PCI_BUS_NUM_RESOURCES; i++) {
323                 struct resource *r = bus->resource[i];
324                 if (!r)
325                         continue;
326                 if (res->start && !(res->start >= r->start && res->end <= r->end))
327                         continue;       /* Not contained */
328                 if ((res->flags ^ r->flags) & (IORESOURCE_IO | IORESOURCE_MEM))
329                         continue;       /* Wrong type */
330                 if (!((res->flags ^ r->flags) & IORESOURCE_PREFETCH))
331                         return r;       /* Exact match */
332                 if ((res->flags & IORESOURCE_PREFETCH) && !(r->flags & IORESOURCE_PREFETCH))
333                         best = r;       /* Approximating prefetchable by non-prefetchable */
334         }
335         return best;
336 }
337
338 /**
339  * pci_restore_bars - restore a devices BAR values (e.g. after wake-up)
340  * @dev: PCI device to have its BARs restored
341  *
342  * Restore the BAR values for a given device, so as to make it
343  * accessible by its driver.
344  */
345 void
346 pci_restore_bars(struct pci_dev *dev)
347 {
348         int i, numres;
349
350         switch (dev->hdr_type) {
351         case PCI_HEADER_TYPE_NORMAL:
352                 numres = 6;
353                 break;
354         case PCI_HEADER_TYPE_BRIDGE:
355                 numres = 2;
356                 break;
357         case PCI_HEADER_TYPE_CARDBUS:
358                 numres = 1;
359                 break;
360         default:
361                 /* Should never get here, but just in case... */
362                 return;
363         }
364
365         for (i = 0; i < numres; i ++)
366                 pci_update_resource(dev, &dev->resource[i], i);
367 }
368
369 int (*platform_pci_set_power_state)(struct pci_dev *dev, pci_power_t t);
370
371 /**
372  * pci_set_power_state - Set the power state of a PCI device
373  * @dev: PCI device to be suspended
374  * @state: PCI power state (D0, D1, D2, D3hot, D3cold) we're entering
375  *
376  * Transition a device to a new power state, using the Power Management 
377  * Capabilities in the device's config space.
378  *
379  * RETURN VALUE: 
380  * -EINVAL if trying to enter a lower state than we're already in.
381  * 0 if we're already in the requested state.
382  * -EIO if device does not support PCI PM.
383  * 0 if we can successfully change the power state.
384  */
385 int
386 pci_set_power_state(struct pci_dev *dev, pci_power_t state)
387 {
388         int pm, need_restore = 0;
389         u16 pmcsr, pmc;
390
391         /* bound the state we're entering */
392         if (state > PCI_D3hot)
393                 state = PCI_D3hot;
394
395         /*
396          * If the device or the parent bridge can't support PCI PM, ignore
397          * the request if we're doing anything besides putting it into D0
398          * (which would only happen on boot).
399          */
400         if ((state == PCI_D1 || state == PCI_D2) && pci_no_d1d2(dev))
401                 return 0;
402
403         /* Validate current state:
404          * Can enter D0 from any state, but if we can only go deeper 
405          * to sleep if we're already in a low power state
406          */
407         if (state != PCI_D0 && dev->current_state > state) {
408                 printk(KERN_ERR "%s(): %s: state=%d, current state=%d\n",
409                         __FUNCTION__, pci_name(dev), state, dev->current_state);
410                 return -EINVAL;
411         } else if (dev->current_state == state)
412                 return 0;        /* we're already there */
413
414
415         /* find PCI PM capability in list */
416         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
417         
418         /* abort if the device doesn't support PM capabilities */
419         if (!pm)
420                 return -EIO; 
421
422         pci_read_config_word(dev,pm + PCI_PM_PMC,&pmc);
423         if ((pmc & PCI_PM_CAP_VER_MASK) > 3) {
424                 printk(KERN_DEBUG
425                        "PCI: %s has unsupported PM cap regs version (%u)\n",
426                        pci_name(dev), pmc & PCI_PM_CAP_VER_MASK);
427                 return -EIO;
428         }
429
430         /* check if this device supports the desired state */
431         if (state == PCI_D1 && !(pmc & PCI_PM_CAP_D1))
432                 return -EIO;
433         else if (state == PCI_D2 && !(pmc & PCI_PM_CAP_D2))
434                 return -EIO;
435
436         pci_read_config_word(dev, pm + PCI_PM_CTRL, &pmcsr);
437
438         /* If we're (effectively) in D3, force entire word to 0.
439          * This doesn't affect PME_Status, disables PME_En, and
440          * sets PowerState to 0.
441          */
442         switch (dev->current_state) {
443         case PCI_D0:
444         case PCI_D1:
445         case PCI_D2:
446                 pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
447                 pmcsr |= state;
448                 break;
449         case PCI_UNKNOWN: /* Boot-up */
450                 if ((pmcsr & PCI_PM_CTRL_STATE_MASK) == PCI_D3hot
451                  && !(pmcsr & PCI_PM_CTRL_NO_SOFT_RESET))
452                         need_restore = 1;
453                 /* Fall-through: force to D0 */
454         default:
455                 pmcsr = 0;
456                 break;
457         }
458
459         /* enter specified state */
460         pci_write_config_word(dev, pm + PCI_PM_CTRL, pmcsr);
461
462         /* Mandatory power management transition delays */
463         /* see PCI PM 1.1 5.6.1 table 18 */
464         if (state == PCI_D3hot || dev->current_state == PCI_D3hot)
465                 msleep(pci_pm_d3_delay);
466         else if (state == PCI_D2 || dev->current_state == PCI_D2)
467                 udelay(200);
468
469         /*
470          * Give firmware a chance to be called, such as ACPI _PRx, _PSx
471          * Firmware method after native method ?
472          */
473         if (platform_pci_set_power_state)
474                 platform_pci_set_power_state(dev, state);
475
476         dev->current_state = state;
477
478         /* According to section 5.4.1 of the "PCI BUS POWER MANAGEMENT
479          * INTERFACE SPECIFICATION, REV. 1.2", a device transitioning
480          * from D3hot to D0 _may_ perform an internal reset, thereby
481          * going to "D0 Uninitialized" rather than "D0 Initialized".
482          * For example, at least some versions of the 3c905B and the
483          * 3c556B exhibit this behaviour.
484          *
485          * At least some laptop BIOSen (e.g. the Thinkpad T21) leave
486          * devices in a D3hot state at boot.  Consequently, we need to
487          * restore at least the BARs so that the device will be
488          * accessible to its driver.
489          */
490         if (need_restore)
491                 pci_restore_bars(dev);
492
493         return 0;
494 }
495
496 int (*platform_pci_choose_state)(struct pci_dev *dev, pm_message_t state);
497  
498 /**
499  * pci_choose_state - Choose the power state of a PCI device
500  * @dev: PCI device to be suspended
501  * @state: target sleep state for the whole system. This is the value
502  *      that is passed to suspend() function.
503  *
504  * Returns PCI power state suitable for given device and given system
505  * message.
506  */
507
508 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state)
509 {
510         int ret;
511
512         if (!pci_find_capability(dev, PCI_CAP_ID_PM))
513                 return PCI_D0;
514
515         if (platform_pci_choose_state) {
516                 ret = platform_pci_choose_state(dev, state);
517                 if (ret >= 0)
518                         state.event = ret;
519         }
520
521         switch (state.event) {
522         case PM_EVENT_ON:
523                 return PCI_D0;
524         case PM_EVENT_FREEZE:
525         case PM_EVENT_PRETHAW:
526                 /* REVISIT both freeze and pre-thaw "should" use D0 */
527         case PM_EVENT_SUSPEND:
528                 return PCI_D3hot;
529         default:
530                 printk("Unrecognized suspend event %d\n", state.event);
531                 BUG();
532         }
533         return PCI_D0;
534 }
535
536 EXPORT_SYMBOL(pci_choose_state);
537
538 static int pci_save_pcie_state(struct pci_dev *dev)
539 {
540         int pos, i = 0;
541         struct pci_cap_saved_state *save_state;
542         u16 *cap;
543
544         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
545         if (pos <= 0)
546                 return 0;
547
548         save_state = kzalloc(sizeof(*save_state) + sizeof(u16) * 4, GFP_KERNEL);
549         if (!save_state) {
550                 dev_err(&dev->dev, "Out of memory in pci_save_pcie_state\n");
551                 return -ENOMEM;
552         }
553         cap = (u16 *)&save_state->data[0];
554
555         pci_read_config_word(dev, pos + PCI_EXP_DEVCTL, &cap[i++]);
556         pci_read_config_word(dev, pos + PCI_EXP_LNKCTL, &cap[i++]);
557         pci_read_config_word(dev, pos + PCI_EXP_SLTCTL, &cap[i++]);
558         pci_read_config_word(dev, pos + PCI_EXP_RTCTL, &cap[i++]);
559         pci_add_saved_cap(dev, save_state);
560         return 0;
561 }
562
563 static void pci_restore_pcie_state(struct pci_dev *dev)
564 {
565         int i = 0, pos;
566         struct pci_cap_saved_state *save_state;
567         u16 *cap;
568
569         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
570         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
571         if (!save_state || pos <= 0)
572                 return;
573         cap = (u16 *)&save_state->data[0];
574
575         pci_write_config_word(dev, pos + PCI_EXP_DEVCTL, cap[i++]);
576         pci_write_config_word(dev, pos + PCI_EXP_LNKCTL, cap[i++]);
577         pci_write_config_word(dev, pos + PCI_EXP_SLTCTL, cap[i++]);
578         pci_write_config_word(dev, pos + PCI_EXP_RTCTL, cap[i++]);
579         pci_remove_saved_cap(save_state);
580         kfree(save_state);
581 }
582
583
584 static int pci_save_pcix_state(struct pci_dev *dev)
585 {
586         int pos, i = 0;
587         struct pci_cap_saved_state *save_state;
588         u16 *cap;
589
590         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
591         if (pos <= 0)
592                 return 0;
593
594         save_state = kzalloc(sizeof(*save_state) + sizeof(u16), GFP_KERNEL);
595         if (!save_state) {
596                 dev_err(&dev->dev, "Out of memory in pci_save_pcie_state\n");
597                 return -ENOMEM;
598         }
599         cap = (u16 *)&save_state->data[0];
600
601         pci_read_config_word(dev, pos + PCI_X_CMD, &cap[i++]);
602         pci_add_saved_cap(dev, save_state);
603         return 0;
604 }
605
606 static void pci_restore_pcix_state(struct pci_dev *dev)
607 {
608         int i = 0, pos;
609         struct pci_cap_saved_state *save_state;
610         u16 *cap;
611
612         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
613         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
614         if (!save_state || pos <= 0)
615                 return;
616         cap = (u16 *)&save_state->data[0];
617
618         pci_write_config_word(dev, pos + PCI_X_CMD, cap[i++]);
619         pci_remove_saved_cap(save_state);
620         kfree(save_state);
621 }
622
623
624 /**
625  * pci_save_state - save the PCI configuration space of a device before suspending
626  * @dev: - PCI device that we're dealing with
627  */
628 int
629 pci_save_state(struct pci_dev *dev)
630 {
631         int i;
632         /* XXX: 100% dword access ok here? */
633         for (i = 0; i < 16; i++)
634                 pci_read_config_dword(dev, i * 4,&dev->saved_config_space[i]);
635         if ((i = pci_save_msi_state(dev)) != 0)
636                 return i;
637         if ((i = pci_save_pcie_state(dev)) != 0)
638                 return i;
639         if ((i = pci_save_pcix_state(dev)) != 0)
640                 return i;
641         return 0;
642 }
643
644 /** 
645  * pci_restore_state - Restore the saved state of a PCI device
646  * @dev: - PCI device that we're dealing with
647  */
648 int 
649 pci_restore_state(struct pci_dev *dev)
650 {
651         int i;
652         int val;
653
654         /* PCI Express register must be restored first */
655         pci_restore_pcie_state(dev);
656
657         /*
658          * The Base Address register should be programmed before the command
659          * register(s)
660          */
661         for (i = 15; i >= 0; i--) {
662                 pci_read_config_dword(dev, i * 4, &val);
663                 if (val != dev->saved_config_space[i]) {
664                         printk(KERN_DEBUG "PM: Writing back config space on "
665                                 "device %s at offset %x (was %x, writing %x)\n",
666                                 pci_name(dev), i,
667                                 val, (int)dev->saved_config_space[i]);
668                         pci_write_config_dword(dev,i * 4,
669                                 dev->saved_config_space[i]);
670                 }
671         }
672         pci_restore_pcix_state(dev);
673         pci_restore_msi_state(dev);
674
675         return 0;
676 }
677
678 static int do_pci_enable_device(struct pci_dev *dev, int bars)
679 {
680         int err;
681
682         err = pci_set_power_state(dev, PCI_D0);
683         if (err < 0 && err != -EIO)
684                 return err;
685         err = pcibios_enable_device(dev, bars);
686         if (err < 0)
687                 return err;
688         pci_fixup_device(pci_fixup_enable, dev);
689
690         return 0;
691 }
692
693 /**
694  * __pci_reenable_device - Resume abandoned device
695  * @dev: PCI device to be resumed
696  *
697  *  Note this function is a backend of pci_default_resume and is not supposed
698  *  to be called by normal code, write proper resume handler and use it instead.
699  */
700 int
701 __pci_reenable_device(struct pci_dev *dev)
702 {
703         if (atomic_read(&dev->enable_cnt))
704                 return do_pci_enable_device(dev, (1 << PCI_NUM_RESOURCES) - 1);
705         return 0;
706 }
707
708 /**
709  * pci_enable_device_bars - Initialize some of a device for use
710  * @dev: PCI device to be initialized
711  * @bars: bitmask of BAR's that must be configured
712  *
713  *  Initialize device before it's used by a driver. Ask low-level code
714  *  to enable selected I/O and memory resources. Wake up the device if it
715  *  was suspended. Beware, this function can fail.
716  */
717 int
718 pci_enable_device_bars(struct pci_dev *dev, int bars)
719 {
720         int err;
721
722         if (atomic_add_return(1, &dev->enable_cnt) > 1)
723                 return 0;               /* already enabled */
724
725         err = do_pci_enable_device(dev, bars);
726         if (err < 0)
727                 atomic_dec(&dev->enable_cnt);
728         return err;
729 }
730
731 /**
732  * pci_enable_device - Initialize device before it's used by a driver.
733  * @dev: PCI device to be initialized
734  *
735  *  Initialize device before it's used by a driver. Ask low-level code
736  *  to enable I/O and memory. Wake up the device if it was suspended.
737  *  Beware, this function can fail.
738  *
739  *  Note we don't actually enable the device many times if we call
740  *  this function repeatedly (we just increment the count).
741  */
742 int pci_enable_device(struct pci_dev *dev)
743 {
744         return pci_enable_device_bars(dev, (1 << PCI_NUM_RESOURCES) - 1);
745 }
746
747 /*
748  * Managed PCI resources.  This manages device on/off, intx/msi/msix
749  * on/off and BAR regions.  pci_dev itself records msi/msix status, so
750  * there's no need to track it separately.  pci_devres is initialized
751  * when a device is enabled using managed PCI device enable interface.
752  */
753 struct pci_devres {
754         unsigned int disable:1;
755         unsigned int orig_intx:1;
756         unsigned int restore_intx:1;
757         u32 region_mask;
758 };
759
760 static void pcim_release(struct device *gendev, void *res)
761 {
762         struct pci_dev *dev = container_of(gendev, struct pci_dev, dev);
763         struct pci_devres *this = res;
764         int i;
765
766         if (dev->msi_enabled)
767                 pci_disable_msi(dev);
768         if (dev->msix_enabled)
769                 pci_disable_msix(dev);
770
771         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
772                 if (this->region_mask & (1 << i))
773                         pci_release_region(dev, i);
774
775         if (this->restore_intx)
776                 pci_intx(dev, this->orig_intx);
777
778         if (this->disable)
779                 pci_disable_device(dev);
780 }
781
782 static struct pci_devres * get_pci_dr(struct pci_dev *pdev)
783 {
784         struct pci_devres *dr, *new_dr;
785
786         dr = devres_find(&pdev->dev, pcim_release, NULL, NULL);
787         if (dr)
788                 return dr;
789
790         new_dr = devres_alloc(pcim_release, sizeof(*new_dr), GFP_KERNEL);
791         if (!new_dr)
792                 return NULL;
793         return devres_get(&pdev->dev, new_dr, NULL, NULL);
794 }
795
796 static struct pci_devres * find_pci_dr(struct pci_dev *pdev)
797 {
798         if (pci_is_managed(pdev))
799                 return devres_find(&pdev->dev, pcim_release, NULL, NULL);
800         return NULL;
801 }
802
803 /**
804  * pcim_enable_device - Managed pci_enable_device()
805  * @pdev: PCI device to be initialized
806  *
807  * Managed pci_enable_device().
808  */
809 int pcim_enable_device(struct pci_dev *pdev)
810 {
811         struct pci_devres *dr;
812         int rc;
813
814         dr = get_pci_dr(pdev);
815         if (unlikely(!dr))
816                 return -ENOMEM;
817         WARN_ON(!!dr->disable);
818
819         rc = pci_enable_device(pdev);
820         if (!rc) {
821                 pdev->is_managed = 1;
822                 dr->disable = 1;
823         }
824         return rc;
825 }
826
827 /**
828  * pcim_pin_device - Pin managed PCI device
829  * @pdev: PCI device to pin
830  *
831  * Pin managed PCI device @pdev.  Pinned device won't be disabled on
832  * driver detach.  @pdev must have been enabled with
833  * pcim_enable_device().
834  */
835 void pcim_pin_device(struct pci_dev *pdev)
836 {
837         struct pci_devres *dr;
838
839         dr = find_pci_dr(pdev);
840         WARN_ON(!dr || !dr->disable);
841         if (dr)
842                 dr->disable = 0;
843 }
844
845 /**
846  * pcibios_disable_device - disable arch specific PCI resources for device dev
847  * @dev: the PCI device to disable
848  *
849  * Disables architecture specific PCI resources for the device. This
850  * is the default implementation. Architecture implementations can
851  * override this.
852  */
853 void __attribute__ ((weak)) pcibios_disable_device (struct pci_dev *dev) {}
854
855 /**
856  * pci_disable_device - Disable PCI device after use
857  * @dev: PCI device to be disabled
858  *
859  * Signal to the system that the PCI device is not in use by the system
860  * anymore.  This only involves disabling PCI bus-mastering, if active.
861  *
862  * Note we don't actually disable the device until all callers of
863  * pci_device_enable() have called pci_device_disable().
864  */
865 void
866 pci_disable_device(struct pci_dev *dev)
867 {
868         struct pci_devres *dr;
869         u16 pci_command;
870
871         dr = find_pci_dr(dev);
872         if (dr)
873                 dr->disable = 0;
874
875         if (atomic_sub_return(1, &dev->enable_cnt) != 0)
876                 return;
877
878         if (dev->msi_enabled)
879                 disable_msi_mode(dev, pci_find_capability(dev, PCI_CAP_ID_MSI),
880                         PCI_CAP_ID_MSI);
881         if (dev->msix_enabled)
882                 disable_msi_mode(dev, pci_find_capability(dev, PCI_CAP_ID_MSI),
883                         PCI_CAP_ID_MSIX);
884
885         pci_read_config_word(dev, PCI_COMMAND, &pci_command);
886         if (pci_command & PCI_COMMAND_MASTER) {
887                 pci_command &= ~PCI_COMMAND_MASTER;
888                 pci_write_config_word(dev, PCI_COMMAND, pci_command);
889         }
890         dev->is_busmaster = 0;
891
892         pcibios_disable_device(dev);
893 }
894
895 /**
896  * pci_enable_wake - enable device to generate PME# when suspended
897  * @dev: - PCI device to operate on
898  * @state: - Current state of device.
899  * @enable: - Flag to enable or disable generation
900  * 
901  * Set the bits in the device's PM Capabilities to generate PME# when
902  * the system is suspended. 
903  *
904  * -EIO is returned if device doesn't have PM Capabilities. 
905  * -EINVAL is returned if device supports it, but can't generate wake events.
906  * 0 if operation is successful.
907  * 
908  */
909 int pci_enable_wake(struct pci_dev *dev, pci_power_t state, int enable)
910 {
911         int pm;
912         u16 value;
913
914         /* find PCI PM capability in list */
915         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
916
917         /* If device doesn't support PM Capabilities, but request is to disable
918          * wake events, it's a nop; otherwise fail */
919         if (!pm) 
920                 return enable ? -EIO : 0; 
921
922         /* Check device's ability to generate PME# */
923         pci_read_config_word(dev,pm+PCI_PM_PMC,&value);
924
925         value &= PCI_PM_CAP_PME_MASK;
926         value >>= ffs(PCI_PM_CAP_PME_MASK) - 1;   /* First bit of mask */
927
928         /* Check if it can generate PME# from requested state. */
929         if (!value || !(value & (1 << state))) 
930                 return enable ? -EINVAL : 0;
931
932         pci_read_config_word(dev, pm + PCI_PM_CTRL, &value);
933
934         /* Clear PME_Status by writing 1 to it and enable PME# */
935         value |= PCI_PM_CTRL_PME_STATUS | PCI_PM_CTRL_PME_ENABLE;
936
937         if (!enable)
938                 value &= ~PCI_PM_CTRL_PME_ENABLE;
939
940         pci_write_config_word(dev, pm + PCI_PM_CTRL, value);
941         
942         return 0;
943 }
944
945 int
946 pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge)
947 {
948         u8 pin;
949
950         pin = dev->pin;
951         if (!pin)
952                 return -1;
953         pin--;
954         while (dev->bus->self) {
955                 pin = (pin + PCI_SLOT(dev->devfn)) % 4;
956                 dev = dev->bus->self;
957         }
958         *bridge = dev;
959         return pin;
960 }
961
962 /**
963  *      pci_release_region - Release a PCI bar
964  *      @pdev: PCI device whose resources were previously reserved by pci_request_region
965  *      @bar: BAR to release
966  *
967  *      Releases the PCI I/O and memory resources previously reserved by a
968  *      successful call to pci_request_region.  Call this function only
969  *      after all use of the PCI regions has ceased.
970  */
971 void pci_release_region(struct pci_dev *pdev, int bar)
972 {
973         struct pci_devres *dr;
974
975         if (pci_resource_len(pdev, bar) == 0)
976                 return;
977         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO)
978                 release_region(pci_resource_start(pdev, bar),
979                                 pci_resource_len(pdev, bar));
980         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM)
981                 release_mem_region(pci_resource_start(pdev, bar),
982                                 pci_resource_len(pdev, bar));
983
984         dr = find_pci_dr(pdev);
985         if (dr)
986                 dr->region_mask &= ~(1 << bar);
987 }
988
989 /**
990  *      pci_request_region - Reserved PCI I/O and memory resource
991  *      @pdev: PCI device whose resources are to be reserved
992  *      @bar: BAR to be reserved
993  *      @res_name: Name to be associated with resource.
994  *
995  *      Mark the PCI region associated with PCI device @pdev BR @bar as
996  *      being reserved by owner @res_name.  Do not access any
997  *      address inside the PCI regions unless this call returns
998  *      successfully.
999  *
1000  *      Returns 0 on success, or %EBUSY on error.  A warning
1001  *      message is also printed on failure.
1002  */
1003 int pci_request_region(struct pci_dev *pdev, int bar, const char *res_name)
1004 {
1005         struct pci_devres *dr;
1006
1007         if (pci_resource_len(pdev, bar) == 0)
1008                 return 0;
1009                 
1010         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO) {
1011                 if (!request_region(pci_resource_start(pdev, bar),
1012                             pci_resource_len(pdev, bar), res_name))
1013                         goto err_out;
1014         }
1015         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM) {
1016                 if (!request_mem_region(pci_resource_start(pdev, bar),
1017                                         pci_resource_len(pdev, bar), res_name))
1018                         goto err_out;
1019         }
1020
1021         dr = find_pci_dr(pdev);
1022         if (dr)
1023                 dr->region_mask |= 1 << bar;
1024
1025         return 0;
1026
1027 err_out:
1028         printk (KERN_WARNING "PCI: Unable to reserve %s region #%d:%llx@%llx "
1029                 "for device %s\n",
1030                 pci_resource_flags(pdev, bar) & IORESOURCE_IO ? "I/O" : "mem",
1031                 bar + 1, /* PCI BAR # */
1032                 (unsigned long long)pci_resource_len(pdev, bar),
1033                 (unsigned long long)pci_resource_start(pdev, bar),
1034                 pci_name(pdev));
1035         return -EBUSY;
1036 }
1037
1038 /**
1039  * pci_release_selected_regions - Release selected PCI I/O and memory resources
1040  * @pdev: PCI device whose resources were previously reserved
1041  * @bars: Bitmask of BARs to be released
1042  *
1043  * Release selected PCI I/O and memory resources previously reserved.
1044  * Call this function only after all use of the PCI regions has ceased.
1045  */
1046 void pci_release_selected_regions(struct pci_dev *pdev, int bars)
1047 {
1048         int i;
1049
1050         for (i = 0; i < 6; i++)
1051                 if (bars & (1 << i))
1052                         pci_release_region(pdev, i);
1053 }
1054
1055 /**
1056  * pci_request_selected_regions - Reserve selected PCI I/O and memory resources
1057  * @pdev: PCI device whose resources are to be reserved
1058  * @bars: Bitmask of BARs to be requested
1059  * @res_name: Name to be associated with resource
1060  */
1061 int pci_request_selected_regions(struct pci_dev *pdev, int bars,
1062                                  const char *res_name)
1063 {
1064         int i;
1065
1066         for (i = 0; i < 6; i++)
1067                 if (bars & (1 << i))
1068                         if(pci_request_region(pdev, i, res_name))
1069                                 goto err_out;
1070         return 0;
1071
1072 err_out:
1073         while(--i >= 0)
1074                 if (bars & (1 << i))
1075                         pci_release_region(pdev, i);
1076
1077         return -EBUSY;
1078 }
1079
1080 /**
1081  *      pci_release_regions - Release reserved PCI I/O and memory resources
1082  *      @pdev: PCI device whose resources were previously reserved by pci_request_regions
1083  *
1084  *      Releases all PCI I/O and memory resources previously reserved by a
1085  *      successful call to pci_request_regions.  Call this function only
1086  *      after all use of the PCI regions has ceased.
1087  */
1088
1089 void pci_release_regions(struct pci_dev *pdev)
1090 {
1091         pci_release_selected_regions(pdev, (1 << 6) - 1);
1092 }
1093
1094 /**
1095  *      pci_request_regions - Reserved PCI I/O and memory resources
1096  *      @pdev: PCI device whose resources are to be reserved
1097  *      @res_name: Name to be associated with resource.
1098  *
1099  *      Mark all PCI regions associated with PCI device @pdev as
1100  *      being reserved by owner @res_name.  Do not access any
1101  *      address inside the PCI regions unless this call returns
1102  *      successfully.
1103  *
1104  *      Returns 0 on success, or %EBUSY on error.  A warning
1105  *      message is also printed on failure.
1106  */
1107 int pci_request_regions(struct pci_dev *pdev, const char *res_name)
1108 {
1109         return pci_request_selected_regions(pdev, ((1 << 6) - 1), res_name);
1110 }
1111
1112 /**
1113  * pci_set_master - enables bus-mastering for device dev
1114  * @dev: the PCI device to enable
1115  *
1116  * Enables bus-mastering on the device and calls pcibios_set_master()
1117  * to do the needed arch specific settings.
1118  */
1119 void
1120 pci_set_master(struct pci_dev *dev)
1121 {
1122         u16 cmd;
1123
1124         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1125         if (! (cmd & PCI_COMMAND_MASTER)) {
1126                 pr_debug("PCI: Enabling bus mastering for device %s\n", pci_name(dev));
1127                 cmd |= PCI_COMMAND_MASTER;
1128                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1129         }
1130         dev->is_busmaster = 1;
1131         pcibios_set_master(dev);
1132 }
1133
1134 #ifdef PCI_DISABLE_MWI
1135 int pci_set_mwi(struct pci_dev *dev)
1136 {
1137         return 0;
1138 }
1139
1140 void pci_clear_mwi(struct pci_dev *dev)
1141 {
1142 }
1143
1144 #else
1145
1146 #ifndef PCI_CACHE_LINE_BYTES
1147 #define PCI_CACHE_LINE_BYTES L1_CACHE_BYTES
1148 #endif
1149
1150 /* This can be overridden by arch code. */
1151 /* Don't forget this is measured in 32-bit words, not bytes */
1152 u8 pci_cache_line_size = PCI_CACHE_LINE_BYTES / 4;
1153
1154 /**
1155  * pci_set_cacheline_size - ensure the CACHE_LINE_SIZE register is programmed
1156  * @dev: the PCI device for which MWI is to be enabled
1157  *
1158  * Helper function for pci_set_mwi.
1159  * Originally copied from drivers/net/acenic.c.
1160  * Copyright 1998-2001 by Jes Sorensen, <jes@trained-monkey.org>.
1161  *
1162  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1163  */
1164 static int
1165 pci_set_cacheline_size(struct pci_dev *dev)
1166 {
1167         u8 cacheline_size;
1168
1169         if (!pci_cache_line_size)
1170                 return -EINVAL;         /* The system doesn't support MWI. */
1171
1172         /* Validate current setting: the PCI_CACHE_LINE_SIZE must be
1173            equal to or multiple of the right value. */
1174         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
1175         if (cacheline_size >= pci_cache_line_size &&
1176             (cacheline_size % pci_cache_line_size) == 0)
1177                 return 0;
1178
1179         /* Write the correct value. */
1180         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, pci_cache_line_size);
1181         /* Read it back. */
1182         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
1183         if (cacheline_size == pci_cache_line_size)
1184                 return 0;
1185
1186         printk(KERN_DEBUG "PCI: cache line size of %d is not supported "
1187                "by device %s\n", pci_cache_line_size << 2, pci_name(dev));
1188
1189         return -EINVAL;
1190 }
1191
1192 /**
1193  * pci_set_mwi - enables memory-write-invalidate PCI transaction
1194  * @dev: the PCI device for which MWI is enabled
1195  *
1196  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND,
1197  * and then calls @pcibios_set_mwi to do the needed arch specific
1198  * operations or a generic mwi-prep function.
1199  *
1200  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1201  */
1202 int
1203 pci_set_mwi(struct pci_dev *dev)
1204 {
1205         int rc;
1206         u16 cmd;
1207
1208         rc = pci_set_cacheline_size(dev);
1209         if (rc)
1210                 return rc;
1211
1212         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1213         if (! (cmd & PCI_COMMAND_INVALIDATE)) {
1214                 pr_debug("PCI: Enabling Mem-Wr-Inval for device %s\n", pci_name(dev));
1215                 cmd |= PCI_COMMAND_INVALIDATE;
1216                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1217         }
1218         
1219         return 0;
1220 }
1221
1222 /**
1223  * pci_clear_mwi - disables Memory-Write-Invalidate for device dev
1224  * @dev: the PCI device to disable
1225  *
1226  * Disables PCI Memory-Write-Invalidate transaction on the device
1227  */
1228 void
1229 pci_clear_mwi(struct pci_dev *dev)
1230 {
1231         u16 cmd;
1232
1233         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1234         if (cmd & PCI_COMMAND_INVALIDATE) {
1235                 cmd &= ~PCI_COMMAND_INVALIDATE;
1236                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1237         }
1238 }
1239 #endif /* ! PCI_DISABLE_MWI */
1240
1241 /**
1242  * pci_intx - enables/disables PCI INTx for device dev
1243  * @pdev: the PCI device to operate on
1244  * @enable: boolean: whether to enable or disable PCI INTx
1245  *
1246  * Enables/disables PCI INTx for device dev
1247  */
1248 void
1249 pci_intx(struct pci_dev *pdev, int enable)
1250 {
1251         u16 pci_command, new;
1252
1253         pci_read_config_word(pdev, PCI_COMMAND, &pci_command);
1254
1255         if (enable) {
1256                 new = pci_command & ~PCI_COMMAND_INTX_DISABLE;
1257         } else {
1258                 new = pci_command | PCI_COMMAND_INTX_DISABLE;
1259         }
1260
1261         if (new != pci_command) {
1262                 struct pci_devres *dr;
1263
1264                 pci_write_config_word(pdev, PCI_COMMAND, new);
1265
1266                 dr = find_pci_dr(pdev);
1267                 if (dr && !dr->restore_intx) {
1268                         dr->restore_intx = 1;
1269                         dr->orig_intx = !enable;
1270                 }
1271         }
1272 }
1273
1274 #ifndef HAVE_ARCH_PCI_SET_DMA_MASK
1275 /*
1276  * These can be overridden by arch-specific implementations
1277  */
1278 int
1279 pci_set_dma_mask(struct pci_dev *dev, u64 mask)
1280 {
1281         if (!pci_dma_supported(dev, mask))
1282                 return -EIO;
1283
1284         dev->dma_mask = mask;
1285
1286         return 0;
1287 }
1288     
1289 int
1290 pci_set_consistent_dma_mask(struct pci_dev *dev, u64 mask)
1291 {
1292         if (!pci_dma_supported(dev, mask))
1293                 return -EIO;
1294
1295         dev->dev.coherent_dma_mask = mask;
1296
1297         return 0;
1298 }
1299 #endif
1300
1301 /**
1302  * pci_select_bars - Make BAR mask from the type of resource
1303  * @pdev: the PCI device for which BAR mask is made
1304  * @flags: resource type mask to be selected
1305  *
1306  * This helper routine makes bar mask from the type of resource.
1307  */
1308 int pci_select_bars(struct pci_dev *dev, unsigned long flags)
1309 {
1310         int i, bars = 0;
1311         for (i = 0; i < PCI_NUM_RESOURCES; i++)
1312                 if (pci_resource_flags(dev, i) & flags)
1313                         bars |= (1 << i);
1314         return bars;
1315 }
1316
1317 static int __devinit pci_init(void)
1318 {
1319         struct pci_dev *dev = NULL;
1320
1321         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
1322                 pci_fixup_device(pci_fixup_final, dev);
1323         }
1324         return 0;
1325 }
1326
1327 static int __devinit pci_setup(char *str)
1328 {
1329         while (str) {
1330                 char *k = strchr(str, ',');
1331                 if (k)
1332                         *k++ = 0;
1333                 if (*str && (str = pcibios_setup(str)) && *str) {
1334                         if (!strcmp(str, "nomsi")) {
1335                                 pci_no_msi();
1336                         } else {
1337                                 printk(KERN_ERR "PCI: Unknown option `%s'\n",
1338                                                 str);
1339                         }
1340                 }
1341                 str = k;
1342         }
1343         return 0;
1344 }
1345 early_param("pci", pci_setup);
1346
1347 device_initcall(pci_init);
1348
1349 EXPORT_SYMBOL_GPL(pci_restore_bars);
1350 EXPORT_SYMBOL(pci_enable_device_bars);
1351 EXPORT_SYMBOL(pci_enable_device);
1352 EXPORT_SYMBOL(pcim_enable_device);
1353 EXPORT_SYMBOL(pcim_pin_device);
1354 EXPORT_SYMBOL(pci_disable_device);
1355 EXPORT_SYMBOL(pci_find_capability);
1356 EXPORT_SYMBOL(pci_bus_find_capability);
1357 EXPORT_SYMBOL(pci_release_regions);
1358 EXPORT_SYMBOL(pci_request_regions);
1359 EXPORT_SYMBOL(pci_release_region);
1360 EXPORT_SYMBOL(pci_request_region);
1361 EXPORT_SYMBOL(pci_release_selected_regions);
1362 EXPORT_SYMBOL(pci_request_selected_regions);
1363 EXPORT_SYMBOL(pci_set_master);
1364 EXPORT_SYMBOL(pci_set_mwi);
1365 EXPORT_SYMBOL(pci_clear_mwi);
1366 EXPORT_SYMBOL_GPL(pci_intx);
1367 EXPORT_SYMBOL(pci_set_dma_mask);
1368 EXPORT_SYMBOL(pci_set_consistent_dma_mask);
1369 EXPORT_SYMBOL(pci_assign_resource);
1370 EXPORT_SYMBOL(pci_find_parent_resource);
1371 EXPORT_SYMBOL(pci_select_bars);
1372
1373 EXPORT_SYMBOL(pci_set_power_state);
1374 EXPORT_SYMBOL(pci_save_state);
1375 EXPORT_SYMBOL(pci_restore_state);
1376 EXPORT_SYMBOL(pci_enable_wake);
1377