git.oblomov.eu Git - linux-2.6/blob - drivers/media/video/pxa_camera.c

   1 /*
   2  * V4L2 Driver for PXA camera host
   3  *
   4  * Copyright (C) 2006, Sascha Hauer, Pengutronix
   5  * Copyright (C) 2008, Guennadi Liakhovetski <kernel@pengutronix.de>
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  */
  12
  13 #include <linux/init.h>
  14 #include <linux/module.h>
  15 #include <linux/io.h>
  16 #include <linux/delay.h>
  17 #include <linux/dma-mapping.h>
  18 #include <linux/errno.h>
  19 #include <linux/fs.h>
  20 #include <linux/interrupt.h>
  21 #include <linux/kernel.h>
  22 #include <linux/mm.h>
  23 #include <linux/moduleparam.h>
  24 #include <linux/time.h>
  25 #include <linux/version.h>
  26 #include <linux/device.h>
  27 #include <linux/platform_device.h>
  28 #include <linux/mutex.h>
  29 #include <linux/clk.h>
  30
  31 #include <media/v4l2-common.h>
  32 #include <media/v4l2-dev.h>
  33 #include <media/videobuf-dma-sg.h>
  34 #include <media/soc_camera.h>
  35
  36 #include <linux/videodev2.h>
  37
  38 #include <asm/dma.h>
  39 #include <mach/pxa-regs.h>
  40 #include <mach/camera.h>
  41
  42 #define PXA_CAM_VERSION_CODE KERNEL_VERSION(0, 0, 5)
  43 #define PXA_CAM_DRV_NAME "pxa27x-camera"
  44
  45 /* Camera Interface */
  46 #define CICR0           0x0000
  47 #define CICR1           0x0004
  48 #define CICR2           0x0008
  49 #define CICR3           0x000C
  50 #define CICR4           0x0010
  51 #define CISR            0x0014
  52 #define CIFR            0x0018
  53 #define CITOR           0x001C
  54 #define CIBR0           0x0028
  55 #define CIBR1           0x0030
  56 #define CIBR2           0x0038
  57
  58 #define CICR0_DMAEN     (1 << 31)       /* DMA request enable */
  59 #define CICR0_PAR_EN    (1 << 30)       /* Parity enable */
  60 #define CICR0_SL_CAP_EN (1 << 29)       /* Capture enable for slave mode */
  61 #define CICR0_ENB       (1 << 28)       /* Camera interface enable */
  62 #define CICR0_DIS       (1 << 27)       /* Camera interface disable */
  63 #define CICR0_SIM       (0x7 << 24)     /* Sensor interface mode mask */
  64 #define CICR0_TOM       (1 << 9)        /* Time-out mask */
  65 #define CICR0_RDAVM     (1 << 8)        /* Receive-data-available mask */
  66 #define CICR0_FEM       (1 << 7)        /* FIFO-empty mask */
  67 #define CICR0_EOLM      (1 << 6)        /* End-of-line mask */
  68 #define CICR0_PERRM     (1 << 5)        /* Parity-error mask */
  69 #define CICR0_QDM       (1 << 4)        /* Quick-disable mask */
  70 #define CICR0_CDM       (1 << 3)        /* Disable-done mask */
  71 #define CICR0_SOFM      (1 << 2)        /* Start-of-frame mask */
  72 #define CICR0_EOFM      (1 << 1)        /* End-of-frame mask */
  73 #define CICR0_FOM       (1 << 0)        /* FIFO-overrun mask */
  74
  75 #define CICR1_TBIT      (1 << 31)       /* Transparency bit */
  76 #define CICR1_RGBT_CONV (0x3 << 29)     /* RGBT conversion mask */
  77 #define CICR1_PPL       (0x7ff << 15)   /* Pixels per line mask */
  78 #define CICR1_RGB_CONV  (0x7 << 12)     /* RGB conversion mask */
  79 #define CICR1_RGB_F     (1 << 11)       /* RGB format */
  80 #define CICR1_YCBCR_F   (1 << 10)       /* YCbCr format */
  81 #define CICR1_RGB_BPP   (0x7 << 7)      /* RGB bis per pixel mask */
  82 #define CICR1_RAW_BPP   (0x3 << 5)      /* Raw bis per pixel mask */
  83 #define CICR1_COLOR_SP  (0x3 << 3)      /* Color space mask */
  84 #define CICR1_DW        (0x7 << 0)      /* Data width mask */
  85
  86 #define CICR2_BLW       (0xff << 24)    /* Beginning-of-line pixel clock
  87                                            wait count mask */
  88 #define CICR2_ELW       (0xff << 16)    /* End-of-line pixel clock
  89                                            wait count mask */
  90 #define CICR2_HSW       (0x3f << 10)    /* Horizontal sync pulse width mask */
  91 #define CICR2_BFPW      (0x3f << 3)     /* Beginning-of-frame pixel clock
  92                                            wait count mask */
  93 #define CICR2_FSW       (0x7 << 0)      /* Frame stabilization
  94                                            wait count mask */
  95
  96 #define CICR3_BFW       (0xff << 24)    /* Beginning-of-frame line clock
  97                                            wait count mask */
  98 #define CICR3_EFW       (0xff << 16)    /* End-of-frame line clock
  99                                            wait count mask */
 100 #define CICR3_VSW       (0x3f << 10)    /* Vertical sync pulse width mask */
 101 #define CICR3_BFPW      (0x3f << 3)     /* Beginning-of-frame pixel clock
 102                                            wait count mask */
 103 #define CICR3_LPF       (0x7ff << 0)    /* Lines per frame mask */
 104
 105 #define CICR4_MCLK_DLY  (0x3 << 24)     /* MCLK Data Capture Delay mask */
 106 #define CICR4_PCLK_EN   (1 << 23)       /* Pixel clock enable */
 107 #define CICR4_PCP       (1 << 22)       /* Pixel clock polarity */
 108 #define CICR4_HSP       (1 << 21)       /* Horizontal sync polarity */
 109 #define CICR4_VSP       (1 << 20)       /* Vertical sync polarity */
 110 #define CICR4_MCLK_EN   (1 << 19)       /* MCLK enable */
 111 #define CICR4_FR_RATE   (0x7 << 8)      /* Frame rate mask */
 112 #define CICR4_DIV       (0xff << 0)     /* Clock divisor mask */
 113
 114 #define CISR_FTO        (1 << 15)       /* FIFO time-out */
 115 #define CISR_RDAV_2     (1 << 14)       /* Channel 2 receive data available */
 116 #define CISR_RDAV_1     (1 << 13)       /* Channel 1 receive data available */
 117 #define CISR_RDAV_0     (1 << 12)       /* Channel 0 receive data available */
 118 #define CISR_FEMPTY_2   (1 << 11)       /* Channel 2 FIFO empty */
 119 #define CISR_FEMPTY_1   (1 << 10)       /* Channel 1 FIFO empty */
 120 #define CISR_FEMPTY_0   (1 << 9)        /* Channel 0 FIFO empty */
 121 #define CISR_EOL        (1 << 8)        /* End of line */
 122 #define CISR_PAR_ERR    (1 << 7)        /* Parity error */
 123 #define CISR_CQD        (1 << 6)        /* Camera interface quick disable */
 124 #define CISR_CDD        (1 << 5)        /* Camera interface disable done */
 125 #define CISR_SOF        (1 << 4)        /* Start of frame */
 126 #define CISR_EOF        (1 << 3)        /* End of frame */
 127 #define CISR_IFO_2      (1 << 2)        /* FIFO overrun for Channel 2 */
 128 #define CISR_IFO_1      (1 << 1)        /* FIFO overrun for Channel 1 */
 129 #define CISR_IFO_0      (1 << 0)        /* FIFO overrun for Channel 0 */
 130
 131 #define CIFR_FLVL2      (0x7f << 23)    /* FIFO 2 level mask */
 132 #define CIFR_FLVL1      (0x7f << 16)    /* FIFO 1 level mask */
 133 #define CIFR_FLVL0      (0xff << 8)     /* FIFO 0 level mask */
 134 #define CIFR_THL_0      (0x3 << 4)      /* Threshold Level for Channel 0 FIFO */
 135 #define CIFR_RESET_F    (1 << 3)        /* Reset input FIFOs */
 136 #define CIFR_FEN2       (1 << 2)        /* FIFO enable for channel 2 */
 137 #define CIFR_FEN1       (1 << 1)        /* FIFO enable for channel 1 */
 138 #define CIFR_FEN0       (1 << 0)        /* FIFO enable for channel 0 */
 139
 140 #define CICR0_SIM_MP    (0 << 24)
 141 #define CICR0_SIM_SP    (1 << 24)
 142 #define CICR0_SIM_MS    (2 << 24)
 143 #define CICR0_SIM_EP    (3 << 24)
 144 #define CICR0_SIM_ES    (4 << 24)
 145
 146 #define CICR1_DW_VAL(x)   ((x) & CICR1_DW)          /* Data bus width */
 147 #define CICR1_PPL_VAL(x)  (((x) << 15) & CICR1_PPL) /* Pixels per line */
 148 #define CICR1_COLOR_SP_VAL(x)   (((x) << 3) & CICR1_COLOR_SP)   /* color space */
 149 #define CICR1_RGB_BPP_VAL(x)    (((x) << 7) & CICR1_RGB_BPP)    /* bpp for rgb */
 150 #define CICR1_RGBT_CONV_VAL(x)  (((x) << 29) & CICR1_RGBT_CONV) /* rgbt conv */
 151
 152 #define CICR2_BLW_VAL(x)  (((x) << 24) & CICR2_BLW) /* Beginning-of-line pixel clock wait count */
 153 #define CICR2_ELW_VAL(x)  (((x) << 16) & CICR2_ELW) /* End-of-line pixel clock wait count */
 154 #define CICR2_HSW_VAL(x)  (((x) << 10) & CICR2_HSW) /* Horizontal sync pulse width */
 155 #define CICR2_BFPW_VAL(x) (((x) << 3) & CICR2_BFPW) /* Beginning-of-frame pixel clock wait count */
 156 #define CICR2_FSW_VAL(x)  (((x) << 0) & CICR2_FSW)  /* Frame stabilization wait count */
 157
 158 #define CICR3_BFW_VAL(x)  (((x) << 24) & CICR3_BFW) /* Beginning-of-frame line clock wait count  */
 159 #define CICR3_EFW_VAL(x)  (((x) << 16) & CICR3_EFW) /* End-of-frame line clock wait count */
 160 #define CICR3_VSW_VAL(x)  (((x) << 11) & CICR3_VSW) /* Vertical sync pulse width */
 161 #define CICR3_LPF_VAL(x)  (((x) << 0) & CICR3_LPF)  /* Lines per frame */
 162
 163 #define CICR0_IRQ_MASK (CICR0_TOM | CICR0_RDAVM | CICR0_FEM | CICR0_EOLM | \
 164                         CICR0_PERRM | CICR0_QDM | CICR0_CDM | CICR0_SOFM | \
 165                         CICR0_EOFM | CICR0_FOM)
 166
 167 static DEFINE_MUTEX(camera_lock);
 168
 169 /*
 170  * Structures
 171  */
 172 enum pxa_camera_active_dma {
 173         DMA_Y = 0x1,
 174         DMA_U = 0x2,
 175         DMA_V = 0x4,
 176 };
 177
 178 /* descriptor needed for the PXA DMA engine */
 179 struct pxa_cam_dma {
 180         dma_addr_t              sg_dma;
 181         struct pxa_dma_desc     *sg_cpu;
 182         size_t                  sg_size;
 183         int                     sglen;
 184 };
 185
 186 /* buffer for one video frame */
 187 struct pxa_buffer {
 188         /* common v4l buffer stuff -- must be first */
 189         struct videobuf_buffer vb;
 190
 191         const struct soc_camera_data_format        *fmt;
 192
 193         /* our descriptor lists for Y, U and V channels */
 194         struct pxa_cam_dma dmas[3];
 195
 196         int                     inwork;
 197
 198         enum pxa_camera_active_dma active_dma;
 199 };
 200
 201 struct pxa_camera_dev {
 202         struct device           *dev;
 203         /* PXA27x is only supposed to handle one camera on its Quick Capture
 204          * interface. If anyone ever builds hardware to enable more than
 205          * one camera, they will have to modify this driver too */
 206         struct soc_camera_device *icd;
 207         struct clk              *clk;
 208
 209         unsigned int            irq;
 210         void __iomem            *base;
 211
 212         int                     channels;
 213         unsigned int            dma_chans[3];
 214
 215         struct pxacamera_platform_data *pdata;
 216         struct resource         *res;
 217         unsigned long           platform_flags;
 218         unsigned long           ciclk;
 219         unsigned long           mclk;
 220         u32                     mclk_divisor;
 221
 222         struct list_head        capture;
 223
 224         spinlock_t              lock;
 225
 226         struct pxa_buffer       *active;
 227         struct pxa_dma_desc     *sg_tail[3];
 228
 229         u32                     save_cicr[5];
 230 };
 231
 232 static const char *pxa_cam_driver_description = "PXA_Camera";
 233
 234 static unsigned int vid_limit = 16;     /* Video memory limit, in Mb */
 235
 236 /*
 237  *  Videobuf operations
 238  */
 239 static int pxa_videobuf_setup(struct videobuf_queue *vq, unsigned int *count,
 240                               unsigned int *size)
 241 {
 242         struct soc_camera_device *icd = vq->priv_data;
 243         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
 244         struct pxa_camera_dev *pcdev = ici->priv;
 245
 246         dev_dbg(&icd->dev, "count=%d, size=%d\n", *count, *size);
 247
 248         /* planar capture requires Y, U and V buffers to be page aligned */
 249         if (pcdev->channels == 3) {
 250                 *size = PAGE_ALIGN(icd->width * icd->height); /* Y pages */
 251                 *size += PAGE_ALIGN(icd->width * icd->height / 2); /* U pages */
 252                 *size += PAGE_ALIGN(icd->width * icd->height / 2); /* V pages */
 253         } else {
 254                 *size = icd->width * icd->height *
 255                         ((icd->current_fmt->depth + 7) >> 3);
 256         }
 257
 258         if (0 == *count)
 259                 *count = 32;
 260         while (*size * *count > vid_limit * 1024 * 1024)
 261                 (*count)--;
 262
 263         return 0;
 264 }
 265
 266 static void free_buffer(struct videobuf_queue *vq, struct pxa_buffer *buf)
 267 {
 268         struct soc_camera_device *icd = vq->priv_data;
 269         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
 270         struct pxa_camera_dev *pcdev = ici->priv;
 271         struct videobuf_dmabuf *dma = videobuf_to_dma(&buf->vb);
 272         int i;
 273
 274         BUG_ON(in_interrupt());
 275
 276         dev_dbg(&icd->dev, "%s (vb=0x%p) 0x%08lx %d\n", __func__,
 277                 &buf->vb, buf->vb.baddr, buf->vb.bsize);
 278
 279         /* This waits until this buffer is out of danger, i.e., until it is no
 280          * longer in STATE_QUEUED or STATE_ACTIVE */
 281         videobuf_waiton(&buf->vb, 0, 0);
 282         videobuf_dma_unmap(vq, dma);
 283         videobuf_dma_free(dma);
 284
 285         for (i = 0; i < ARRAY_SIZE(buf->dmas); i++) {
 286                 if (buf->dmas[i].sg_cpu)
 287                         dma_free_coherent(pcdev->dev, buf->dmas[i].sg_size,
 288                                           buf->dmas[i].sg_cpu,
 289                                           buf->dmas[i].sg_dma);
 290                 buf->dmas[i].sg_cpu = NULL;
 291         }
 292
 293         buf->vb.state = VIDEOBUF_NEEDS_INIT;
 294 }
 295
 296 static int pxa_init_dma_channel(struct pxa_camera_dev *pcdev,
 297                                 struct pxa_buffer *buf,
 298                                 struct videobuf_dmabuf *dma, int channel,
 299                                 int sglen, int sg_start, int cibr,
 300                                 unsigned int size)
 301 {
 302         struct pxa_cam_dma *pxa_dma = &buf->dmas[channel];
 303         int i;
 304
 305         if (pxa_dma->sg_cpu)
 306                 dma_free_coherent(pcdev->dev, pxa_dma->sg_size,
 307                                   pxa_dma->sg_cpu, pxa_dma->sg_dma);
 308
 309         pxa_dma->sg_size = (sglen + 1) * sizeof(struct pxa_dma_desc);
 310         pxa_dma->sg_cpu = dma_alloc_coherent(pcdev->dev, pxa_dma->sg_size,
 311                                              &pxa_dma->sg_dma, GFP_KERNEL);
 312         if (!pxa_dma->sg_cpu)
 313                 return -ENOMEM;
 314
 315         pxa_dma->sglen = sglen;
 316
 317         for (i = 0; i < sglen; i++) {
 318                 int sg_i = sg_start + i;
 319                 struct scatterlist *sg = dma->sglist;
 320                 unsigned int dma_len = sg_dma_len(&sg[sg_i]), xfer_len;
 321
 322                 pxa_dma->sg_cpu[i].dsadr = pcdev->res->start + cibr;
 323                 pxa_dma->sg_cpu[i].dtadr = sg_dma_address(&sg[sg_i]);
 324
 325                 /* PXA27x Developer's Manual 27.4.4.1: round up to 8 bytes */
 326                 xfer_len = (min(dma_len, size) + 7) & ~7;
 327
 328                 pxa_dma->sg_cpu[i].dcmd =
 329                         DCMD_FLOWSRC | DCMD_BURST8 | DCMD_INCTRGADDR | xfer_len;
 330                 size -= dma_len;
 331                 pxa_dma->sg_cpu[i].ddadr =
 332                         pxa_dma->sg_dma + (i + 1) * sizeof(struct pxa_dma_desc);
 333         }
 334
 335         pxa_dma->sg_cpu[sglen - 1].ddadr = DDADR_STOP;
 336         pxa_dma->sg_cpu[sglen - 1].dcmd |= DCMD_ENDIRQEN;
 337
 338         return 0;
 339 }
 340
 341 static int pxa_videobuf_prepare(struct videobuf_queue *vq,
 342                 struct videobuf_buffer *vb, enum v4l2_field field)
 343 {
 344         struct soc_camera_device *icd = vq->priv_data;
 345         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
 346         struct pxa_camera_dev *pcdev = ici->priv;
 347         struct pxa_buffer *buf = container_of(vb, struct pxa_buffer, vb);
 348         int ret;
 349         int sglen_y,  sglen_yu = 0, sglen_u = 0, sglen_v = 0;
 350         int size_y, size_u = 0, size_v = 0;
 351
 352         dev_dbg(&icd->dev, "%s (vb=0x%p) 0x%08lx %d\n", __func__,
 353                 vb, vb->baddr, vb->bsize);
 354
 355         /* Added list head initialization on alloc */
 356         WARN_ON(!list_empty(&vb->queue));
 357
 358 #ifdef DEBUG
 359         /* This can be useful if you want to see if we actually fill
 360          * the buffer with something */
 361         memset((void *)vb->baddr, 0xaa, vb->bsize);
 362 #endif
 363
 364         BUG_ON(NULL == icd->current_fmt);
 365
 366         /* I think, in buf_prepare you only have to protect global data,
 367          * the actual buffer is yours */
 368         buf->inwork = 1;
 369
 370         if (buf->fmt    != icd->current_fmt ||
 371             vb->width   != icd->width ||
 372             vb->height  != icd->height ||
 373             vb->field   != field) {
 374                 buf->fmt        = icd->current_fmt;
 375                 vb->width       = icd->width;
 376                 vb->height      = icd->height;
 377                 vb->field       = field;
 378                 vb->state       = VIDEOBUF_NEEDS_INIT;
 379         }
 380
 381         vb->size = vb->width * vb->height * ((buf->fmt->depth + 7) >> 3);
 382         if (0 != vb->baddr && vb->bsize < vb->size) {
 383                 ret = -EINVAL;
 384                 goto out;
 385         }
 386
 387         if (vb->state == VIDEOBUF_NEEDS_INIT) {
 388                 unsigned int size = vb->size;
 389                 struct videobuf_dmabuf *dma = videobuf_to_dma(vb);
 390
 391                 ret = videobuf_iolock(vq, vb, NULL);
 392                 if (ret)
 393                         goto fail;
 394
 395                 if (pcdev->channels == 3) {
 396                         /* FIXME the calculations should be more precise */
 397                         sglen_y = dma->sglen / 2;
 398                         sglen_u = sglen_v = dma->sglen / 4 + 1;
 399                         sglen_yu = sglen_y + sglen_u;
 400                         size_y = size / 2;
 401                         size_u = size_v = size / 4;
 402                 } else {
 403                         sglen_y = dma->sglen;
 404                         size_y = size;
 405                 }
 406
 407                 /* init DMA for Y channel */
 408                 ret = pxa_init_dma_channel(pcdev, buf, dma, 0, sglen_y,
 409                                            0, 0x28, size_y);
 410
 411                 if (ret) {
 412                         dev_err(pcdev->dev,
 413                                 "DMA initialization for Y/RGB failed\n");
 414                         goto fail;
 415                 }
 416
 417                 if (pcdev->channels == 3) {
 418                         /* init DMA for U channel */
 419                         ret = pxa_init_dma_channel(pcdev, buf, dma, 1, sglen_u,
 420                                                    sglen_y, 0x30, size_u);
 421                         if (ret) {
 422                                 dev_err(pcdev->dev,
 423                                         "DMA initialization for U failed\n");
 424                                 goto fail_u;
 425                         }
 426
 427                         /* init DMA for V channel */
 428                         ret = pxa_init_dma_channel(pcdev, buf, dma, 2, sglen_v,
 429                                                    sglen_yu, 0x38, size_v);
 430                         if (ret) {
 431                                 dev_err(pcdev->dev,
 432                                         "DMA initialization for V failed\n");
 433                                 goto fail_v;
 434                         }
 435                 }
 436
 437                 vb->state = VIDEOBUF_PREPARED;
 438         }
 439
 440         buf->inwork = 0;
 441         buf->active_dma = DMA_Y;
 442         if (pcdev->channels == 3)
 443                 buf->active_dma |= DMA_U | DMA_V;
 444
 445         return 0;
 446
 447 fail_v:
 448         dma_free_coherent(pcdev->dev, buf->dmas[1].sg_size,
 449                           buf->dmas[1].sg_cpu, buf->dmas[1].sg_dma);
 450 fail_u:
 451         dma_free_coherent(pcdev->dev, buf->dmas[0].sg_size,
 452                           buf->dmas[0].sg_cpu, buf->dmas[0].sg_dma);
 453 fail:
 454         free_buffer(vq, buf);
 455 out:
 456         buf->inwork = 0;
 457         return ret;
 458 }
 459
 460 static void pxa_videobuf_queue(struct videobuf_queue *vq,
 461                                struct videobuf_buffer *vb)
 462 {
 463         struct soc_camera_device *icd = vq->priv_data;
 464         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
 465         struct pxa_camera_dev *pcdev = ici->priv;
 466         struct pxa_buffer *buf = container_of(vb, struct pxa_buffer, vb);
 467         struct pxa_buffer *active;
 468         unsigned long flags;
 469         int i;
 470
 471         dev_dbg(&icd->dev, "%s (vb=0x%p) 0x%08lx %d\n", __func__,
 472                 vb, vb->baddr, vb->bsize);
 473         spin_lock_irqsave(&pcdev->lock, flags);
 474
 475         list_add_tail(&vb->queue, &pcdev->capture);
 476
 477         vb->state = VIDEOBUF_ACTIVE;
 478         active = pcdev->active;
 479
 480         if (!active) {
 481                 unsigned long cifr, cicr0;
 482
 483                 cifr = __raw_readl(pcdev->base + CIFR) | CIFR_RESET_F;
 484                 __raw_writel(cifr, pcdev->base + CIFR);
 485
 486                 for (i = 0; i < pcdev->channels; i++) {
 487                         DDADR(pcdev->dma_chans[i]) = buf->dmas[i].sg_dma;
 488                         DCSR(pcdev->dma_chans[i]) = DCSR_RUN;
 489                         pcdev->sg_tail[i] = buf->dmas[i].sg_cpu + buf->dmas[i].sglen - 1;
 490                 }
 491
 492                 pcdev->active = buf;
 493
 494                 cicr0 = __raw_readl(pcdev->base + CICR0) | CICR0_ENB;
 495                 __raw_writel(cicr0, pcdev->base + CICR0);
 496         } else {
 497                 struct pxa_cam_dma *buf_dma;
 498                 struct pxa_cam_dma *act_dma;
 499                 int nents;
 500
 501                 for (i = 0; i < pcdev->channels; i++) {
 502                         buf_dma = &buf->dmas[i];
 503                         act_dma = &active->dmas[i];
 504                         nents = buf_dma->sglen;
 505
 506                         /* Stop DMA engine */
 507                         DCSR(pcdev->dma_chans[i]) = 0;
 508
 509                         /* Add the descriptors we just initialized to
 510                            the currently running chain */
 511                         pcdev->sg_tail[i]->ddadr = buf_dma->sg_dma;
 512                         pcdev->sg_tail[i] = buf_dma->sg_cpu + buf_dma->sglen - 1;
 513
 514                         /* Setup a dummy descriptor with the DMA engines current
 515                          * state
 516                          */
 517                         buf_dma->sg_cpu[nents].dsadr =
 518                                 pcdev->res->start + 0x28 + i*8; /* CIBRx */
 519                         buf_dma->sg_cpu[nents].dtadr =
 520                                 DTADR(pcdev->dma_chans[i]);
 521                         buf_dma->sg_cpu[nents].dcmd =
 522                                 DCMD(pcdev->dma_chans[i]);
 523
 524                         if (DDADR(pcdev->dma_chans[i]) == DDADR_STOP) {
 525                                 /* The DMA engine is on the last
 526                                    descriptor, set the next descriptors
 527                                    address to the descriptors we just
 528                                    initialized */
 529                                 buf_dma->sg_cpu[nents].ddadr = buf_dma->sg_dma;
 530                         } else {
 531                                 buf_dma->sg_cpu[nents].ddadr =
 532                                         DDADR(pcdev->dma_chans[i]);
 533                         }
 534
 535                         /* The next descriptor is the dummy descriptor */
 536                         DDADR(pcdev->dma_chans[i]) = buf_dma->sg_dma + nents *
 537                                 sizeof(struct pxa_dma_desc);
 538
 539                         DCSR(pcdev->dma_chans[i]) = DCSR_RUN;
 540                 }
 541         }
 542
 543         spin_unlock_irqrestore(&pcdev->lock, flags);
 544 }
 545
 546 static void pxa_videobuf_release(struct videobuf_queue *vq,
 547                                  struct videobuf_buffer *vb)
 548 {
 549         struct pxa_buffer *buf = container_of(vb, struct pxa_buffer, vb);
 550 #ifdef DEBUG
 551         struct soc_camera_device *icd = vq->priv_data;
 552
 553         dev_dbg(&icd->dev, "%s (vb=0x%p) 0x%08lx %d\n", __func__,
 554                 vb, vb->baddr, vb->bsize);
 555
 556         switch (vb->state) {
 557         case VIDEOBUF_ACTIVE:
 558                 dev_dbg(&icd->dev, "%s (active)\n", __func__);
 559                 break;
 560         case VIDEOBUF_QUEUED:
 561                 dev_dbg(&icd->dev, "%s (queued)\n", __func__);
 562                 break;
 563         case VIDEOBUF_PREPARED:
 564                 dev_dbg(&icd->dev, "%s (prepared)\n", __func__);
 565                 break;
 566         default:
 567                 dev_dbg(&icd->dev, "%s (unknown)\n", __func__);
 568                 break;
 569         }
 570 #endif
 571
 572         free_buffer(vq, buf);
 573 }
 574
 575 static void pxa_camera_wakeup(struct pxa_camera_dev *pcdev,
 576                               struct videobuf_buffer *vb,
 577                               struct pxa_buffer *buf)
 578 {
 579         unsigned long cicr0;
 580
 581         /* _init is used to debug races, see comment in pxa_camera_reqbufs() */
 582         list_del_init(&vb->queue);
 583         vb->state = VIDEOBUF_DONE;
 584         do_gettimeofday(&vb->ts);
 585         vb->field_count++;
 586         wake_up(&vb->done);
 587
 588         if (list_empty(&pcdev->capture)) {
 589                 pcdev->active = NULL;
 590                 DCSR(pcdev->dma_chans[0]) = 0;
 591                 DCSR(pcdev->dma_chans[1]) = 0;
 592                 DCSR(pcdev->dma_chans[2]) = 0;
 593
 594                 cicr0 = __raw_readl(pcdev->base + CICR0) & ~CICR0_ENB;
 595                 __raw_writel(cicr0, pcdev->base + CICR0);
 596                 return;
 597         }
 598
 599         pcdev->active = list_entry(pcdev->capture.next,
 600                                    struct pxa_buffer, vb.queue);
 601 }
 602
 603 static void pxa_camera_dma_irq(int channel, struct pxa_camera_dev *pcdev,
 604                                enum pxa_camera_active_dma act_dma)
 605 {
 606         struct pxa_buffer *buf;
 607         unsigned long flags;
 608         u32 status, camera_status, overrun;
 609         struct videobuf_buffer *vb;
 610         unsigned long cifr, cicr0;
 611
 612         spin_lock_irqsave(&pcdev->lock, flags);
 613
 614         status = DCSR(channel);
 615         DCSR(channel) = status | DCSR_ENDINTR;
 616
 617         if (status & DCSR_BUSERR) {
 618                 dev_err(pcdev->dev, "DMA Bus Error IRQ!\n");
 619                 goto out;
 620         }
 621
 622         if (!(status & DCSR_ENDINTR)) {
 623                 dev_err(pcdev->dev, "Unknown DMA IRQ source, "
 624                         "status: 0x%08x\n", status);
 625                 goto out;
 626         }
 627
 628         if (!pcdev->active) {
 629                 dev_err(pcdev->dev, "DMA End IRQ with no active buffer!\n");
 630                 goto out;
 631         }
 632
 633         camera_status = __raw_readl(pcdev->base + CISR);
 634         overrun = CISR_IFO_0;
 635         if (pcdev->channels == 3)
 636                 overrun |= CISR_IFO_1 | CISR_IFO_2;
 637         if (camera_status & overrun) {
 638                 dev_dbg(pcdev->dev, "FIFO overrun! CISR: %x\n", camera_status);
 639                 /* Stop the Capture Interface */
 640                 cicr0 = __raw_readl(pcdev->base + CICR0) & ~CICR0_ENB;
 641                 __raw_writel(cicr0, pcdev->base + CICR0);
 642
 643                 /* Stop DMA */
 644                 DCSR(channel) = 0;
 645                 /* Reset the FIFOs */
 646                 cifr = __raw_readl(pcdev->base + CIFR) | CIFR_RESET_F;
 647                 __raw_writel(cifr, pcdev->base + CIFR);
 648                 /* Enable End-Of-Frame Interrupt */
 649                 cicr0 &= ~CICR0_EOFM;
 650                 __raw_writel(cicr0, pcdev->base + CICR0);
 651                 /* Restart the Capture Interface */
 652                 __raw_writel(cicr0 | CICR0_ENB, pcdev->base + CICR0);
 653                 goto out;
 654         }
 655
 656         vb = &pcdev->active->vb;
 657         buf = container_of(vb, struct pxa_buffer, vb);
 658         WARN_ON(buf->inwork || list_empty(&vb->queue));
 659         dev_dbg(pcdev->dev, "%s (vb=0x%p) 0x%08lx %d\n", __func__,
 660                 vb, vb->baddr, vb->bsize);
 661
 662         buf->active_dma &= ~act_dma;
 663         if (!buf->active_dma)
 664                 pxa_camera_wakeup(pcdev, vb, buf);
 665
 666 out:
 667         spin_unlock_irqrestore(&pcdev->lock, flags);
 668 }
 669
 670 static void pxa_camera_dma_irq_y(int channel, void *data)
 671 {
 672         struct pxa_camera_dev *pcdev = data;
 673         pxa_camera_dma_irq(channel, pcdev, DMA_Y);
 674 }
 675
 676 static void pxa_camera_dma_irq_u(int channel, void *data)
 677 {
 678         struct pxa_camera_dev *pcdev = data;
 679         pxa_camera_dma_irq(channel, pcdev, DMA_U);
 680 }
 681
 682 static void pxa_camera_dma_irq_v(int channel, void *data)
 683 {
 684         struct pxa_camera_dev *pcdev = data;
 685         pxa_camera_dma_irq(channel, pcdev, DMA_V);
 686 }
 687
 688 static struct videobuf_queue_ops pxa_videobuf_ops = {
 689         .buf_setup      = pxa_videobuf_setup,
 690         .buf_prepare    = pxa_videobuf_prepare,
 691         .buf_queue      = pxa_videobuf_queue,
 692         .buf_release    = pxa_videobuf_release,
 693 };
 694
 695 static void pxa_camera_init_videobuf(struct videobuf_queue *q,
 696                               struct soc_camera_device *icd)
 697 {
 698         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
 699         struct pxa_camera_dev *pcdev = ici->priv;
 700
 701         /* We must pass NULL as dev pointer, then all pci_* dma operations
 702          * transform to normal dma_* ones. */
 703         videobuf_queue_sg_init(q, &pxa_videobuf_ops, NULL, &pcdev->lock,
 704                                 V4L2_BUF_TYPE_VIDEO_CAPTURE, V4L2_FIELD_NONE,
 705                                 sizeof(struct pxa_buffer), icd);
 706 }
 707
 708 static u32 mclk_get_divisor(struct pxa_camera_dev *pcdev)
 709 {
 710         unsigned long mclk = pcdev->mclk;
 711         u32 div;
 712         unsigned long lcdclk;
 713
 714         lcdclk = clk_get_rate(pcdev->clk);
 715         pcdev->ciclk = lcdclk;
 716
 717         /* mclk <= ciclk / 4 (27.4.2) */
 718         if (mclk > lcdclk / 4) {
 719                 mclk = lcdclk / 4;
 720                 dev_warn(pcdev->dev, "Limiting master clock to %lu\n", mclk);
 721         }
 722
 723         /* We verify mclk != 0, so if anyone breaks it, here comes their Oops */
 724         div = (lcdclk + 2 * mclk - 1) / (2 * mclk) - 1;
 725
 726         /* If we're not supplying MCLK, leave it at 0 */
 727         if (pcdev->platform_flags & PXA_CAMERA_MCLK_EN)
 728                 pcdev->mclk = lcdclk / (2 * (div + 1));
 729
 730         dev_dbg(pcdev->dev, "LCD clock %luHz, target freq %luHz, "
 731                 "divisor %u\n", lcdclk, mclk, div);
 732
 733         return div;
 734 }
 735
 736 static void recalculate_fifo_timeout(struct pxa_camera_dev *pcdev,
 737                                      unsigned long pclk)
 738 {
 739         /* We want a timeout > 1 pixel time, not ">=" */
 740         u32 ciclk_per_pixel = pcdev->ciclk / pclk + 1;
 741
 742         __raw_writel(ciclk_per_pixel, pcdev->base + CITOR);
 743 }
 744
 745 static void pxa_camera_activate(struct pxa_camera_dev *pcdev)
 746 {
 747         struct pxacamera_platform_data *pdata = pcdev->pdata;
 748         u32 cicr4 = 0;
 749
 750         dev_dbg(pcdev->dev, "Registered platform device at %p data %p\n",
 751                 pcdev, pdata);
 752
 753         if (pdata && pdata->init) {
 754                 dev_dbg(pcdev->dev, "%s: Init gpios\n", __func__);
 755                 pdata->init(pcdev->dev);
 756         }
 757
 758         /* disable all interrupts */
 759         __raw_writel(0x3ff, pcdev->base + CICR0);
 760
 761         if (pcdev->platform_flags & PXA_CAMERA_PCLK_EN)
 762                 cicr4 |= CICR4_PCLK_EN;
 763         if (pcdev->platform_flags & PXA_CAMERA_MCLK_EN)
 764                 cicr4 |= CICR4_MCLK_EN;
 765         if (pcdev->platform_flags & PXA_CAMERA_PCP)
 766                 cicr4 |= CICR4_PCP;
 767         if (pcdev->platform_flags & PXA_CAMERA_HSP)
 768                 cicr4 |= CICR4_HSP;
 769         if (pcdev->platform_flags & PXA_CAMERA_VSP)
 770                 cicr4 |= CICR4_VSP;
 771
 772         __raw_writel(pcdev->mclk_divisor | cicr4, pcdev->base + CICR4);
 773
 774         if (pcdev->platform_flags & PXA_CAMERA_MCLK_EN)
 775                 /* Initialise the timeout under the assumption pclk = mclk */
 776                 recalculate_fifo_timeout(pcdev, pcdev->mclk);
 777         else
 778                 /* "Safe default" - 13MHz */
 779                 recalculate_fifo_timeout(pcdev, 13000000);
 780
 781         clk_enable(pcdev->clk);
 782 }
 783
 784 static void pxa_camera_deactivate(struct pxa_camera_dev *pcdev)
 785 {
 786         clk_disable(pcdev->clk);
 787 }
 788
 789 static irqreturn_t pxa_camera_irq(int irq, void *data)
 790 {
 791         struct pxa_camera_dev *pcdev = data;
 792         unsigned long status, cicr0;
 793
 794         status = __raw_readl(pcdev->base + CISR);
 795         dev_dbg(pcdev->dev, "Camera interrupt status 0x%lx\n", status);
 796
 797         if (!status)
 798                 return IRQ_NONE;
 799
 800         __raw_writel(status, pcdev->base + CISR);
 801
 802         if (status & CISR_EOF) {
 803                 int i;
 804                 for (i = 0; i < pcdev->channels; i++) {
 805                         DDADR(pcdev->dma_chans[i]) =
 806                                 pcdev->active->dmas[i].sg_dma;
 807                         DCSR(pcdev->dma_chans[i]) = DCSR_RUN;
 808                 }
 809                 cicr0 = __raw_readl(pcdev->base + CICR0) | CICR0_EOFM;
 810                 __raw_writel(cicr0, pcdev->base + CICR0);
 811         }
 812
 813         return IRQ_HANDLED;
 814 }
 815
 816 /* The following two functions absolutely depend on the fact, that
 817  * there can be only one camera on PXA quick capture interface */
 818 static int pxa_camera_add_device(struct soc_camera_device *icd)
 819 {
 820         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
 821         struct pxa_camera_dev *pcdev = ici->priv;
 822         int ret;
 823
 824         mutex_lock(&camera_lock);
 825
 826         if (pcdev->icd) {
 827                 ret = -EBUSY;
 828                 goto ebusy;
 829         }
 830
 831         dev_info(&icd->dev, "PXA Camera driver attached to camera %d\n",
 832                  icd->devnum);
 833
 834         pxa_camera_activate(pcdev);
 835         ret = icd->ops->init(icd);
 836
 837         if (!ret)
 838                 pcdev->icd = icd;
 839
 840 ebusy:
 841         mutex_unlock(&camera_lock);
 842
 843         return ret;
 844 }
 845
 846 static void pxa_camera_remove_device(struct soc_camera_device *icd)
 847 {
 848         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
 849         struct pxa_camera_dev *pcdev = ici->priv;
 850
 851         BUG_ON(icd != pcdev->icd);
 852
 853         dev_info(&icd->dev, "PXA Camera driver detached from camera %d\n",
 854                  icd->devnum);
 855
 856         /* disable capture, disable interrupts */
 857         __raw_writel(0x3ff, pcdev->base + CICR0);
 858
 859         /* Stop DMA engine */
 860         DCSR(pcdev->dma_chans[0]) = 0;
 861         DCSR(pcdev->dma_chans[1]) = 0;
 862         DCSR(pcdev->dma_chans[2]) = 0;
 863
 864         icd->ops->release(icd);
 865
 866         pxa_camera_deactivate(pcdev);
 867
 868         pcdev->icd = NULL;
 869 }
 870
 871 static int test_platform_param(struct pxa_camera_dev *pcdev,
 872                                unsigned char buswidth, unsigned long *flags)
 873 {
 874         /*
 875          * Platform specified synchronization and pixel clock polarities are
 876          * only a recommendation and are only used during probing. The PXA270
 877          * quick capture interface supports both.
 878          */
 879         *flags = (pcdev->platform_flags & PXA_CAMERA_MASTER ?
 880                   SOCAM_MASTER : SOCAM_SLAVE) |
 881                 SOCAM_HSYNC_ACTIVE_HIGH |
 882                 SOCAM_HSYNC_ACTIVE_LOW |
 883                 SOCAM_VSYNC_ACTIVE_HIGH |
 884                 SOCAM_VSYNC_ACTIVE_LOW |
 885                 SOCAM_PCLK_SAMPLE_RISING |
 886                 SOCAM_PCLK_SAMPLE_FALLING;
 887
 888         /* If requested data width is supported by the platform, use it */
 889         switch (buswidth) {
 890         case 10:
 891                 if (!(pcdev->platform_flags & PXA_CAMERA_DATAWIDTH_10))
 892                         return -EINVAL;
 893                 *flags |= SOCAM_DATAWIDTH_10;
 894                 break;
 895         case 9:
 896                 if (!(pcdev->platform_flags & PXA_CAMERA_DATAWIDTH_9))
 897                         return -EINVAL;
 898                 *flags |= SOCAM_DATAWIDTH_9;
 899                 break;
 900         case 8:
 901                 if (!(pcdev->platform_flags & PXA_CAMERA_DATAWIDTH_8))
 902                         return -EINVAL;
 903                 *flags |= SOCAM_DATAWIDTH_8;
 904                 break;
 905         default:
 906                 return -EINVAL;
 907         }
 908
 909         return 0;
 910 }
 911
 912 static int pxa_camera_set_bus_param(struct soc_camera_device *icd, __u32 pixfmt)
 913 {
 914         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
 915         struct pxa_camera_dev *pcdev = ici->priv;
 916         unsigned long dw, bpp, bus_flags, camera_flags, common_flags;
 917         u32 cicr0, cicr1, cicr2, cicr3, cicr4 = 0;
 918         int ret = test_platform_param(pcdev, icd->buswidth, &bus_flags);
 919
 920         if (ret < 0)
 921                 return ret;
 922
 923         camera_flags = icd->ops->query_bus_param(icd);
 924
 925         common_flags = soc_camera_bus_param_compatible(camera_flags, bus_flags);
 926         if (!common_flags)
 927                 return -EINVAL;
 928
 929         pcdev->channels = 1;
 930
 931         /* Make choises, based on platform preferences */
 932         if ((common_flags & SOCAM_HSYNC_ACTIVE_HIGH) &&
 933             (common_flags & SOCAM_HSYNC_ACTIVE_LOW)) {
 934                 if (pcdev->platform_flags & PXA_CAMERA_HSP)
 935                         common_flags &= ~SOCAM_HSYNC_ACTIVE_HIGH;
 936                 else
 937                         common_flags &= ~SOCAM_HSYNC_ACTIVE_LOW;
 938         }
 939
 940         if ((common_flags & SOCAM_VSYNC_ACTIVE_HIGH) &&
 941             (common_flags & SOCAM_VSYNC_ACTIVE_LOW)) {
 942                 if (pcdev->platform_flags & PXA_CAMERA_VSP)
 943                         common_flags &= ~SOCAM_VSYNC_ACTIVE_HIGH;
 944                 else
 945                         common_flags &= ~SOCAM_VSYNC_ACTIVE_LOW;
 946         }
 947
 948         if ((common_flags & SOCAM_PCLK_SAMPLE_RISING) &&
 949             (common_flags & SOCAM_PCLK_SAMPLE_FALLING)) {
 950                 if (pcdev->platform_flags & PXA_CAMERA_PCP)
 951                         common_flags &= ~SOCAM_PCLK_SAMPLE_RISING;
 952                 else
 953                         common_flags &= ~SOCAM_PCLK_SAMPLE_FALLING;
 954         }
 955
 956         ret = icd->ops->set_bus_param(icd, common_flags);
 957         if (ret < 0)
 958                 return ret;
 959
 960         /* Datawidth is now guaranteed to be equal to one of the three values.
 961          * We fix bit-per-pixel equal to data-width... */
 962         switch (common_flags & SOCAM_DATAWIDTH_MASK) {
 963         case SOCAM_DATAWIDTH_10:
 964                 dw = 4;
 965                 bpp = 0x40;
 966                 break;
 967         case SOCAM_DATAWIDTH_9:
 968                 dw = 3;
 969                 bpp = 0x20;
 970                 break;
 971         default:
 972                 /* Actually it can only be 8 now,
 973                  * default is just to silence compiler warnings */
 974         case SOCAM_DATAWIDTH_8:
 975                 dw = 2;
 976                 bpp = 0;
 977         }
 978
 979         if (pcdev->platform_flags & PXA_CAMERA_PCLK_EN)
 980                 cicr4 |= CICR4_PCLK_EN;
 981         if (pcdev->platform_flags & PXA_CAMERA_MCLK_EN)
 982                 cicr4 |= CICR4_MCLK_EN;
 983         if (common_flags & SOCAM_PCLK_SAMPLE_FALLING)
 984                 cicr4 |= CICR4_PCP;
 985         if (common_flags & SOCAM_HSYNC_ACTIVE_LOW)
 986                 cicr4 |= CICR4_HSP;
 987         if (common_flags & SOCAM_VSYNC_ACTIVE_LOW)
 988                 cicr4 |= CICR4_VSP;
 989
 990         cicr0 = __raw_readl(pcdev->base + CICR0);
 991         if (cicr0 & CICR0_ENB)
 992                 __raw_writel(cicr0 & ~CICR0_ENB, pcdev->base + CICR0);
 993
 994         cicr1 = CICR1_PPL_VAL(icd->width - 1) | bpp | dw;
 995
 996         switch (pixfmt) {
 997         case V4L2_PIX_FMT_YUV422P:
 998                 pcdev->channels = 3;
 999                 cicr1 |= CICR1_YCBCR_F;
1000                 /*
1001                  * Normally, pxa bus wants as input UYVY format. We allow all
1002                  * reorderings of the YUV422 format, as no processing is done,
1003                  * and the YUV stream is just passed through without any
1004                  * transformation. Note that UYVY is the only format that
1005                  * should be used if pxa framebuffer Overlay2 is used.
1006                  */
1007         case V4L2_PIX_FMT_UYVY:
1008         case V4L2_PIX_FMT_VYUY:
1009         case V4L2_PIX_FMT_YUYV:
1010         case V4L2_PIX_FMT_YVYU:
1011                 cicr1 |= CICR1_COLOR_SP_VAL(2);
1012                 break;
1013         case V4L2_PIX_FMT_RGB555:
1014                 cicr1 |= CICR1_RGB_BPP_VAL(1) | CICR1_RGBT_CONV_VAL(2) |
1015                         CICR1_TBIT | CICR1_COLOR_SP_VAL(1);
1016                 break;
1017         case V4L2_PIX_FMT_RGB565:
1018                 cicr1 |= CICR1_COLOR_SP_VAL(1) | CICR1_RGB_BPP_VAL(2);
1019                 break;
1020         }
1021
1022         cicr2 = 0;
1023         cicr3 = CICR3_LPF_VAL(icd->height - 1) |
1024                 CICR3_BFW_VAL(min((unsigned short)255, icd->y_skip_top));
1025         cicr4 |= pcdev->mclk_divisor;
1026
1027         __raw_writel(cicr1, pcdev->base + CICR1);
1028         __raw_writel(cicr2, pcdev->base + CICR2);
1029         __raw_writel(cicr3, pcdev->base + CICR3);
1030         __raw_writel(cicr4, pcdev->base + CICR4);
1031
1032         /* CIF interrupts are not used, only DMA */
1033         cicr0 = (cicr0 & CICR0_ENB) | (pcdev->platform_flags & PXA_CAMERA_MASTER ?
1034                 CICR0_SIM_MP : (CICR0_SL_CAP_EN | CICR0_SIM_SP));
1035         cicr0 |= CICR0_DMAEN | CICR0_IRQ_MASK;
1036         __raw_writel(cicr0, pcdev->base + CICR0);
1037
1038         return 0;
1039 }
1040
1041 static int pxa_camera_try_bus_param(struct soc_camera_device *icd,
1042                                     unsigned char buswidth)
1043 {
1044         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
1045         struct pxa_camera_dev *pcdev = ici->priv;
1046         unsigned long bus_flags, camera_flags;
1047         int ret = test_platform_param(pcdev, buswidth, &bus_flags);
1048
1049         if (ret < 0)
1050                 return ret;
1051
1052         camera_flags = icd->ops->query_bus_param(icd);
1053
1054         return soc_camera_bus_param_compatible(camera_flags, bus_flags) ? 0 : -EINVAL;
1055 }
1056
1057 static const struct soc_camera_data_format pxa_camera_formats[] = {
1058         {
1059                 .name           = "Planar YUV422 16 bit",
1060                 .depth          = 16,
1061                 .fourcc         = V4L2_PIX_FMT_YUV422P,
1062                 .colorspace     = V4L2_COLORSPACE_JPEG,
1063         },
1064 };
1065
1066 static bool buswidth_supported(struct soc_camera_device *icd, int depth)
1067 {
1068         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
1069         struct pxa_camera_dev *pcdev = ici->priv;
1070
1071         switch (depth) {
1072         case 8:
1073                 return !!(pcdev->platform_flags & PXA_CAMERA_DATAWIDTH_8);
1074         case 9:
1075                 return !!(pcdev->platform_flags & PXA_CAMERA_DATAWIDTH_9);
1076         case 10:
1077                 return !!(pcdev->platform_flags & PXA_CAMERA_DATAWIDTH_10);
1078         }
1079         return false;
1080 }
1081
1082 static int required_buswidth(const struct soc_camera_data_format *fmt)
1083 {
1084         switch (fmt->fourcc) {
1085         case V4L2_PIX_FMT_UYVY:
1086         case V4L2_PIX_FMT_VYUY:
1087         case V4L2_PIX_FMT_YUYV:
1088         case V4L2_PIX_FMT_YVYU:
1089         case V4L2_PIX_FMT_RGB565:
1090         case V4L2_PIX_FMT_RGB555:
1091                 return 8;
1092         default:
1093                 return fmt->depth;
1094         }
1095 }
1096
1097 static int pxa_camera_get_formats(struct soc_camera_device *icd, int idx,
1098                                   struct soc_camera_format_xlate *xlate)
1099 {
1100         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
1101         int formats = 0, buswidth, ret;
1102
1103         buswidth = required_buswidth(icd->formats + idx);
1104
1105         if (!buswidth_supported(icd, buswidth))
1106                 return 0;
1107
1108         ret = pxa_camera_try_bus_param(icd, buswidth);
1109         if (ret < 0)
1110                 return 0;
1111
1112         switch (icd->formats[idx].fourcc) {
1113         case V4L2_PIX_FMT_UYVY:
1114                 formats++;
1115                 if (xlate) {
1116                         xlate->host_fmt = &pxa_camera_formats[0];
1117                         xlate->cam_fmt = icd->formats + idx;
1118                         xlate->buswidth = buswidth;
1119                         xlate++;
1120                         dev_dbg(&ici->dev, "Providing format %s using %s\n",
1121                                 pxa_camera_formats[0].name,
1122                                 icd->formats[idx].name);
1123                 }
1124         case V4L2_PIX_FMT_VYUY:
1125         case V4L2_PIX_FMT_YUYV:
1126         case V4L2_PIX_FMT_YVYU:
1127         case V4L2_PIX_FMT_RGB565:
1128         case V4L2_PIX_FMT_RGB555:
1129                 formats++;
1130                 if (xlate) {
1131                         xlate->host_fmt = icd->formats + idx;
1132                         xlate->cam_fmt = icd->formats + idx;
1133                         xlate->buswidth = buswidth;
1134                         xlate++;
1135                         dev_dbg(&ici->dev, "Providing format %s packed\n",
1136                                 icd->formats[idx].name);
1137                 }
1138                 break;
1139         default:
1140                 /* Generic pass-through */
1141                 formats++;
1142                 if (xlate) {
1143                         xlate->host_fmt = icd->formats + idx;
1144                         xlate->cam_fmt = icd->formats + idx;
1145                         xlate->buswidth = icd->formats[idx].depth;
1146                         xlate++;
1147                         dev_dbg(&ici->dev,
1148                                 "Providing format %s in pass-through mode\n",
1149                                 icd->formats[idx].name);
1150                 }
1151         }
1152
1153         return formats;
1154 }
1155
1156 static int pxa_camera_set_fmt(struct soc_camera_device *icd,
1157                               __u32 pixfmt, struct v4l2_rect *rect)
1158 {
1159         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
1160         struct pxa_camera_dev *pcdev = ici->priv;
1161         const struct soc_camera_data_format *host_fmt, *cam_fmt = NULL;
1162         const struct soc_camera_format_xlate *xlate;
1163         struct soc_camera_sense sense = {
1164                 .master_clock = pcdev->mclk,
1165                 .pixel_clock_max = pcdev->ciclk / 4,
1166         };
1167         int ret, buswidth;
1168
1169         xlate = soc_camera_xlate_by_fourcc(icd, pixfmt);
1170         if (!xlate) {
1171                 dev_warn(&ici->dev, "Format %x not found\n", pixfmt);
1172                 return -EINVAL;
1173         }
1174
1175         buswidth = xlate->buswidth;
1176         host_fmt = xlate->host_fmt;
1177         cam_fmt = xlate->cam_fmt;
1178
1179         /* If PCLK is used to latch data from the sensor, check sense */
1180         if (pcdev->platform_flags & PXA_CAMERA_PCLK_EN)
1181                 icd->sense = &sense;
1182
1183         switch (pixfmt) {
1184         case 0:                         /* Only geometry change */
1185                 ret = icd->ops->set_fmt(icd, pixfmt, rect);
1186                 break;
1187         default:
1188                 ret = icd->ops->set_fmt(icd, cam_fmt->fourcc, rect);
1189         }
1190
1191         icd->sense = NULL;
1192
1193         if (ret < 0) {
1194                 dev_warn(&ici->dev, "Failed to configure for format %x\n",
1195                          pixfmt);
1196         } else if (sense.flags & SOCAM_SENSE_PCLK_CHANGED) {
1197                 if (sense.pixel_clock > sense.pixel_clock_max) {
1198                         dev_err(&ici->dev,
1199                                 "pixel clock %lu set by the camera too high!",
1200                                 sense.pixel_clock);
1201                         return -EIO;
1202                 }
1203                 recalculate_fifo_timeout(pcdev, sense.pixel_clock);
1204         }
1205
1206         if (pixfmt && !ret) {
1207                 icd->buswidth = buswidth;
1208                 icd->current_fmt = host_fmt;
1209         }
1210
1211         return ret;
1212 }
1213
1214 static int pxa_camera_try_fmt(struct soc_camera_device *icd,
1215                               struct v4l2_format *f)
1216 {
1217         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
1218         const struct soc_camera_format_xlate *xlate;
1219         struct v4l2_pix_format *pix = &f->fmt.pix;
1220         __u32 pixfmt = pix->pixelformat;
1221         int ret;
1222
1223         xlate = soc_camera_xlate_by_fourcc(icd, pixfmt);
1224         if (!xlate) {
1225                 dev_warn(&ici->dev, "Format %x not found\n", pixfmt);
1226                 return -EINVAL;
1227         }
1228
1229         /* limit to pxa hardware capabilities */
1230         if (pix->height < 32)
1231                 pix->height = 32;
1232         if (pix->height > 2048)
1233                 pix->height = 2048;
1234         if (pix->width < 48)
1235                 pix->width = 48;
1236         if (pix->width > 2048)
1237                 pix->width = 2048;
1238         pix->width &= ~0x01;
1239
1240         pix->bytesperline = pix->width *
1241                 DIV_ROUND_UP(xlate->host_fmt->depth, 8);
1242         pix->sizeimage = pix->height * pix->bytesperline;
1243
1244         /* camera has to see its format, but the user the original one */
1245         pix->pixelformat = xlate->cam_fmt->fourcc;
1246         /* limit to sensor capabilities */
1247         ret = icd->ops->try_fmt(icd, f);
1248         pix->pixelformat = xlate->host_fmt->fourcc;
1249
1250         return ret;
1251 }
1252
1253 static int pxa_camera_reqbufs(struct soc_camera_file *icf,
1254                               struct v4l2_requestbuffers *p)
1255 {
1256         int i;
1257
1258         /* This is for locking debugging only. I removed spinlocks and now I
1259          * check whether .prepare is ever called on a linked buffer, or whether
1260          * a dma IRQ can occur for an in-work or unlinked buffer. Until now
1261          * it hadn't triggered */
1262         for (i = 0; i < p->count; i++) {
1263                 struct pxa_buffer *buf = container_of(icf->vb_vidq.bufs[i],
1264                                                       struct pxa_buffer, vb);
1265                 buf->inwork = 0;
1266                 INIT_LIST_HEAD(&buf->vb.queue);
1267         }
1268
1269         return 0;
1270 }
1271
1272 static unsigned int pxa_camera_poll(struct file *file, poll_table *pt)
1273 {
1274         struct soc_camera_file *icf = file->private_data;
1275         struct pxa_buffer *buf;
1276
1277         buf = list_entry(icf->vb_vidq.stream.next, struct pxa_buffer,
1278                          vb.stream);
1279
1280         poll_wait(file, &buf->vb.done, pt);
1281
1282         if (buf->vb.state == VIDEOBUF_DONE ||
1283             buf->vb.state == VIDEOBUF_ERROR)
1284                 return POLLIN|POLLRDNORM;
1285
1286         return 0;
1287 }
1288
1289 static int pxa_camera_querycap(struct soc_camera_host *ici,
1290                                struct v4l2_capability *cap)
1291 {
1292         /* cap->name is set by the firendly caller:-> */
1293         strlcpy(cap->card, pxa_cam_driver_description, sizeof(cap->card));
1294         cap->version = PXA_CAM_VERSION_CODE;
1295         cap->capabilities = V4L2_CAP_VIDEO_CAPTURE | V4L2_CAP_STREAMING;
1296
1297         return 0;
1298 }
1299
1300 static int pxa_camera_suspend(struct soc_camera_device *icd, pm_message_t state)
1301 {
1302         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
1303         struct pxa_camera_dev *pcdev = ici->priv;
1304         int i = 0, ret = 0;
1305
1306         pcdev->save_cicr[i++] = __raw_readl(pcdev->base + CICR0);
1307         pcdev->save_cicr[i++] = __raw_readl(pcdev->base + CICR1);
1308         pcdev->save_cicr[i++] = __raw_readl(pcdev->base + CICR2);
1309         pcdev->save_cicr[i++] = __raw_readl(pcdev->base + CICR3);
1310         pcdev->save_cicr[i++] = __raw_readl(pcdev->base + CICR4);
1311
1312         if ((pcdev->icd) && (pcdev->icd->ops->suspend))
1313                 ret = pcdev->icd->ops->suspend(pcdev->icd, state);
1314
1315         return ret;
1316 }
1317
1318 static int pxa_camera_resume(struct soc_camera_device *icd)
1319 {
1320         struct soc_camera_host *ici = to_soc_camera_host(icd->dev.parent);
1321         struct pxa_camera_dev *pcdev = ici->priv;
1322         int i = 0, ret = 0;
1323
1324         DRCMR(68) = pcdev->dma_chans[0] | DRCMR_MAPVLD;
1325         DRCMR(69) = pcdev->dma_chans[1] | DRCMR_MAPVLD;
1326         DRCMR(70) = pcdev->dma_chans[2] | DRCMR_MAPVLD;
1327
1328         __raw_writel(pcdev->save_cicr[i++] & ~CICR0_ENB, pcdev->base + CICR0);
1329         __raw_writel(pcdev->save_cicr[i++], pcdev->base + CICR1);
1330         __raw_writel(pcdev->save_cicr[i++], pcdev->base + CICR2);
1331         __raw_writel(pcdev->save_cicr[i++], pcdev->base + CICR3);
1332         __raw_writel(pcdev->save_cicr[i++], pcdev->base + CICR4);
1333
1334         if ((pcdev->icd) && (pcdev->icd->ops->resume))
1335                 ret = pcdev->icd->ops->resume(pcdev->icd);
1336
1337         /* Restart frame capture if active buffer exists */
1338         if (!ret && pcdev->active) {
1339                 unsigned long cifr, cicr0;
1340
1341                 /* Reset the FIFOs */
1342                 cifr = __raw_readl(pcdev->base + CIFR) | CIFR_RESET_F;
1343                 __raw_writel(cifr, pcdev->base + CIFR);
1344
1345                 cicr0 = __raw_readl(pcdev->base + CICR0);
1346                 cicr0 &= ~CICR0_EOFM;   /* Enable End-Of-Frame Interrupt */
1347                 cicr0 |= CICR0_ENB;     /* Restart the Capture Interface */
1348                 __raw_writel(cicr0, pcdev->base + CICR0);
1349         }
1350
1351         return ret;
1352 }
1353
1354 static struct soc_camera_host_ops pxa_soc_camera_host_ops = {
1355         .owner          = THIS_MODULE,
1356         .add            = pxa_camera_add_device,
1357         .remove         = pxa_camera_remove_device,
1358         .suspend        = pxa_camera_suspend,
1359         .resume         = pxa_camera_resume,
1360         .get_formats    = pxa_camera_get_formats,
1361         .set_fmt        = pxa_camera_set_fmt,
1362         .try_fmt        = pxa_camera_try_fmt,
1363         .init_videobuf  = pxa_camera_init_videobuf,
1364         .reqbufs        = pxa_camera_reqbufs,
1365         .poll           = pxa_camera_poll,
1366         .querycap       = pxa_camera_querycap,
1367         .set_bus_param  = pxa_camera_set_bus_param,
1368 };
1369
1370 /* Should be allocated dynamically too, but we have only one. */
1371 static struct soc_camera_host pxa_soc_camera_host = {
1372         .drv_name               = PXA_CAM_DRV_NAME,
1373         .ops                    = &pxa_soc_camera_host_ops,
1374 };
1375
1376 static int pxa_camera_probe(struct platform_device *pdev)
1377 {
1378         struct pxa_camera_dev *pcdev;
1379         struct resource *res;
1380         void __iomem *base;
1381         int irq;
1382         int err = 0;
1383
1384         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1385         irq = platform_get_irq(pdev, 0);
1386         if (!res || irq < 0) {
1387                 err = -ENODEV;
1388                 goto exit;
1389         }
1390
1391         pcdev = kzalloc(sizeof(*pcdev), GFP_KERNEL);
1392         if (!pcdev) {
1393                 dev_err(&pdev->dev, "Could not allocate pcdev\n");
1394                 err = -ENOMEM;
1395                 goto exit;
1396         }
1397
1398         pcdev->clk = clk_get(&pdev->dev, "CAMCLK");
1399         if (IS_ERR(pcdev->clk)) {
1400                 err = PTR_ERR(pcdev->clk);
1401                 goto exit_kfree;
1402         }
1403
1404         dev_set_drvdata(&pdev->dev, pcdev);
1405         pcdev->res = res;
1406
1407         pcdev->pdata = pdev->dev.platform_data;
1408         pcdev->platform_flags = pcdev->pdata->flags;
1409         if (!(pcdev->platform_flags & (PXA_CAMERA_DATAWIDTH_8 |
1410                         PXA_CAMERA_DATAWIDTH_9 | PXA_CAMERA_DATAWIDTH_10))) {
1411                 /* Platform hasn't set available data widths. This is bad.
1412                  * Warn and use a default. */
1413                 dev_warn(&pdev->dev, "WARNING! Platform hasn't set available "
1414                          "data widths, using default 10 bit\n");
1415                 pcdev->platform_flags |= PXA_CAMERA_DATAWIDTH_10;
1416         }
1417         pcdev->mclk = pcdev->pdata->mclk_10khz * 10000;
1418         if (!pcdev->mclk) {
1419                 dev_warn(&pdev->dev,
1420                          "mclk == 0! Please, fix your platform data. "
1421                          "Using default 20MHz\n");
1422                 pcdev->mclk = 20000000;
1423         }
1424
1425         pcdev->dev = &pdev->dev;
1426         pcdev->mclk_divisor = mclk_get_divisor(pcdev);
1427
1428         INIT_LIST_HEAD(&pcdev->capture);
1429         spin_lock_init(&pcdev->lock);
1430
1431         /*
1432          * Request the regions.
1433          */
1434         if (!request_mem_region(res->start, res->end - res->start + 1,
1435                                 PXA_CAM_DRV_NAME)) {
1436                 err = -EBUSY;
1437                 goto exit_clk;
1438         }
1439
1440         base = ioremap(res->start, res->end - res->start + 1);
1441         if (!base) {
1442                 err = -ENOMEM;
1443                 goto exit_release;
1444         }
1445         pcdev->irq = irq;
1446         pcdev->base = base;
1447
1448         /* request dma */
1449         err = pxa_request_dma("CI_Y", DMA_PRIO_HIGH,
1450                               pxa_camera_dma_irq_y, pcdev);
1451         if (err < 0) {
1452                 dev_err(pcdev->dev, "Can't request DMA for Y\n");
1453                 goto exit_iounmap;
1454         }
1455         pcdev->dma_chans[0] = err;
1456         dev_dbg(pcdev->dev, "got DMA channel %d\n", pcdev->dma_chans[0]);
1457
1458         err = pxa_request_dma("CI_U", DMA_PRIO_HIGH,
1459                               pxa_camera_dma_irq_u, pcdev);
1460         if (err < 0) {
1461                 dev_err(pcdev->dev, "Can't request DMA for U\n");
1462                 goto exit_free_dma_y;
1463         }
1464         pcdev->dma_chans[1] = err;
1465         dev_dbg(pcdev->dev, "got DMA channel (U) %d\n", pcdev->dma_chans[1]);
1466
1467         err = pxa_request_dma("CI_V", DMA_PRIO_HIGH,
1468                               pxa_camera_dma_irq_v, pcdev);
1469         if (err < 0) {
1470                 dev_err(pcdev->dev, "Can't request DMA for V\n");
1471                 goto exit_free_dma_u;
1472         }
1473         pcdev->dma_chans[2] = err;
1474         dev_dbg(pcdev->dev, "got DMA channel (V) %d\n", pcdev->dma_chans[2]);
1475
1476         DRCMR(68) = pcdev->dma_chans[0] | DRCMR_MAPVLD;
1477         DRCMR(69) = pcdev->dma_chans[1] | DRCMR_MAPVLD;
1478         DRCMR(70) = pcdev->dma_chans[2] | DRCMR_MAPVLD;
1479
1480         /* request irq */
1481         err = request_irq(pcdev->irq, pxa_camera_irq, 0, PXA_CAM_DRV_NAME,
1482                           pcdev);
1483         if (err) {
1484                 dev_err(pcdev->dev, "Camera interrupt register failed \n");
1485                 goto exit_free_dma;
1486         }
1487
1488         pxa_soc_camera_host.priv        = pcdev;
1489         pxa_soc_camera_host.dev.parent  = &pdev->dev;
1490         pxa_soc_camera_host.nr          = pdev->id;
1491         err = soc_camera_host_register(&pxa_soc_camera_host);
1492         if (err)
1493                 goto exit_free_irq;
1494
1495         return 0;
1496
1497 exit_free_irq:
1498         free_irq(pcdev->irq, pcdev);
1499 exit_free_dma:
1500         pxa_free_dma(pcdev->dma_chans[2]);
1501 exit_free_dma_u:
1502         pxa_free_dma(pcdev->dma_chans[1]);
1503 exit_free_dma_y:
1504         pxa_free_dma(pcdev->dma_chans[0]);
1505 exit_iounmap:
1506         iounmap(base);
1507 exit_release:
1508         release_mem_region(res->start, res->end - res->start + 1);
1509 exit_clk:
1510         clk_put(pcdev->clk);
1511 exit_kfree:
1512         kfree(pcdev);
1513 exit:
1514         return err;
1515 }
1516
1517 static int __devexit pxa_camera_remove(struct platform_device *pdev)
1518 {
1519         struct pxa_camera_dev *pcdev = platform_get_drvdata(pdev);
1520         struct resource *res;
1521
1522         clk_put(pcdev->clk);
1523
1524         pxa_free_dma(pcdev->dma_chans[0]);
1525         pxa_free_dma(pcdev->dma_chans[1]);
1526         pxa_free_dma(pcdev->dma_chans[2]);
1527         free_irq(pcdev->irq, pcdev);
1528
1529         soc_camera_host_unregister(&pxa_soc_camera_host);
1530
1531         iounmap(pcdev->base);
1532
1533         res = pcdev->res;
1534         release_mem_region(res->start, res->end - res->start + 1);
1535
1536         kfree(pcdev);
1537
1538         dev_info(&pdev->dev, "PXA Camera driver unloaded\n");
1539
1540         return 0;
1541 }
1542
1543 static struct platform_driver pxa_camera_driver = {
1544         .driver         = {
1545                 .name   = PXA_CAM_DRV_NAME,
1546         },
1547         .probe          = pxa_camera_probe,
1548         .remove         = __exit_p(pxa_camera_remove),
1549 };
1550
1551
1552 static int __devinit pxa_camera_init(void)
1553 {
1554         return platform_driver_register(&pxa_camera_driver);
1555 }
1556
1557 static void __exit pxa_camera_exit(void)
1558 {
1559         platform_driver_unregister(&pxa_camera_driver);
1560 }
1561
1562 module_init(pxa_camera_init);
1563 module_exit(pxa_camera_exit);
1564
1565 MODULE_DESCRIPTION("PXA27x SoC Camera Host driver");
1566 MODULE_AUTHOR("Guennadi Liakhovetski <kernel@pengutronix.de>");
1567 MODULE_LICENSE("GPL");