Pull c2 into release branch
[linux-2.6] / arch / mips / kernel / r2300_switch.S
1 /*
2  * r2300_switch.S: R2300 specific task switching code.
3  *
4  * Copyright (C) 1994, 1995, 1996, 1999 by Ralf Baechle
5  * Copyright (C) 1994, 1995, 1996 by Andreas Busse
6  *
7  * Multi-cpu abstraction and macros for easier reading:
8  * Copyright (C) 1996 David S. Miller (dm@engr.sgi.com)
9  *
10  * Further modifications to make this work:
11  * Copyright (c) 1998-2000 Harald Koerfgen
12  */
13 #include <asm/asm.h>
14 #include <asm/cachectl.h>
15 #include <asm/fpregdef.h>
16 #include <asm/mipsregs.h>
17 #include <asm/asm-offsets.h>
18 #include <asm/page.h>
19 #include <asm/regdef.h>
20 #include <asm/stackframe.h>
21 #include <asm/thread_info.h>
22
23 #include <asm/asmmacro.h>
24
25         .set    mips1
26         .align  5
27
28 /*
29  * Offset to the current process status flags, the first 32 bytes of the
30  * stack are not used.
31  */
32 #define ST_OFF (_THREAD_SIZE - 32 - PT_SIZE + PT_STATUS)
33
34 /*
35  * FPU context is saved iff the process has used it's FPU in the current
36  * time slice as indicated by TIF_USEDFPU.  In any case, the CU1 bit for user
37  * space STATUS register should be 0, so that a process *always* starts its
38  * userland with FPU disabled after each context switch.
39  *
40  * FPU will be enabled as soon as the process accesses FPU again, through
41  * do_cpu() trap.
42  */
43
44 /*
45  * task_struct *resume(task_struct *prev, task_struct *next,
46  *                     struct thread_info *next_ti) )
47  */
48 LEAF(resume)
49 #ifndef CONFIG_CPU_HAS_LLSC
50         sw      zero, ll_bit
51 #endif
52         mfc0    t2, CP0_STATUS
53         cpu_save_nonscratch a0
54         sw      ra, THREAD_REG31(a0)
55
56         /*
57          * check if we need to save FPU registers
58          */
59         lw      t3, TASK_THREAD_INFO(a0)
60         lw      t0, TI_FLAGS(t3)
61         li      t1, _TIF_USEDFPU
62         and     t1, t0
63         beqz    t1, 1f
64         nor     t1, zero, t1
65
66         and     t0, t0, t1
67         sw      t0, TI_FLAGS(t3)
68
69         /*
70          * clear saved user stack CU1 bit
71          */
72         lw      t0, ST_OFF(t3)
73         li      t1, ~ST0_CU1
74         and     t0, t0, t1
75         sw      t0, ST_OFF(t3)
76         /* clear thread_struct CU1 bit */
77         and     t2, t1
78
79         fpu_save_single a0, t0                  # clobbers t0
80
81 1:
82         sw      t2, THREAD_STATUS(a0)
83         /*
84          * The order of restoring the registers takes care of the race
85          * updating $28, $29 and kernelsp without disabling ints.
86          */
87         move    $28, a2
88         cpu_restore_nonscratch a1
89
90         addiu   t1, $28, _THREAD_SIZE - 32
91         sw      t1, kernelsp
92
93         mfc0    t1, CP0_STATUS          /* Do we really need this? */
94         li      a3, 0xff01
95         and     t1, a3
96         lw      a2, THREAD_STATUS(a1)
97         nor     a3, $0, a3
98         and     a2, a3
99         or      a2, t1
100         mtc0    a2, CP0_STATUS
101         move    v0, a0
102         jr      ra
103         END(resume)
104
105 /*
106  * Save a thread's fp context.
107  */
108 LEAF(_save_fp)
109         fpu_save_single a0, t1                  # clobbers t1
110         jr      ra
111         END(_save_fp)
112
113 /*
114  * Restore a thread's fp context.
115  */
116 LEAF(_restore_fp)
117         fpu_restore_single a0, t1               # clobbers t1
118         jr      ra
119         END(_restore_fp)
120
121 /*
122  * Load the FPU with signalling NANS.  This bit pattern we're using has
123  * the property that no matter whether considered as single or as double
124  * precision represents signaling NANS.
125  *
126  * We initialize fcr31 to rounding to nearest, no exceptions.
127  */
128
129 #define FPU_DEFAULT  0x00000000
130
131 LEAF(_init_fpu)
132         mfc0    t0, CP0_STATUS
133         li      t1, ST0_CU1
134         or      t0, t1
135         mtc0    t0, CP0_STATUS
136
137         li      t1, FPU_DEFAULT
138         ctc1    t1, fcr31
139
140         li      t0, -1
141
142         mtc1    t0, $f0
143         mtc1    t0, $f1
144         mtc1    t0, $f2
145         mtc1    t0, $f3
146         mtc1    t0, $f4
147         mtc1    t0, $f5
148         mtc1    t0, $f6
149         mtc1    t0, $f7
150         mtc1    t0, $f8
151         mtc1    t0, $f9
152         mtc1    t0, $f10
153         mtc1    t0, $f11
154         mtc1    t0, $f12
155         mtc1    t0, $f13
156         mtc1    t0, $f14
157         mtc1    t0, $f15
158         mtc1    t0, $f16
159         mtc1    t0, $f17
160         mtc1    t0, $f18
161         mtc1    t0, $f19
162         mtc1    t0, $f20
163         mtc1    t0, $f21
164         mtc1    t0, $f22
165         mtc1    t0, $f23
166         mtc1    t0, $f24
167         mtc1    t0, $f25
168         mtc1    t0, $f26
169         mtc1    t0, $f27
170         mtc1    t0, $f28
171         mtc1    t0, $f29
172         mtc1    t0, $f30
173         mtc1    t0, $f31
174         jr      ra
175         END(_init_fpu)