git.oblomov.eu Git - linux-2.6/blob - drivers/net/sky2.c

   1 /*
   2  * New driver for Marvell Yukon 2 chipset.
   3  * Based on earlier sk98lin, and skge driver.
   4  *
   5  * This driver intentionally does not support all the features
   6  * of the original driver such as link fail-over and link management because
   7  * those should be done at higher levels.
   8  *
   9  * Copyright (C) 2005 Stephen Hemminger <shemminger@osdl.org>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License, or
  14  * (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  24  */
  25
  26 #include <linux/config.h>
  27 #include <linux/crc32.h>
  28 #include <linux/kernel.h>
  29 #include <linux/version.h>
  30 #include <linux/module.h>
  31 #include <linux/netdevice.h>
  32 #include <linux/dma-mapping.h>
  33 #include <linux/etherdevice.h>
  34 #include <linux/ethtool.h>
  35 #include <linux/pci.h>
  36 #include <linux/ip.h>
  37 #include <linux/tcp.h>
  38 #include <linux/in.h>
  39 #include <linux/delay.h>
  40 #include <linux/workqueue.h>
  41 #include <linux/if_vlan.h>
  42 #include <linux/prefetch.h>
  43 #include <linux/mii.h>
  44
  45 #include <asm/irq.h>
  46
  47 #if defined(CONFIG_VLAN_8021Q) || defined(CONFIG_VLAN_8021Q_MODULE)
  48 #define SKY2_VLAN_TAG_USED 1
  49 #endif
  50
  51 #include "sky2.h"
  52
  53 #define DRV_NAME                "sky2"
  54 #define DRV_VERSION             "0.15"
  55 #define PFX                     DRV_NAME " "
  56
  57 /*
  58  * The Yukon II chipset takes 64 bit command blocks (called list elements)
  59  * that are organized into three (receive, transmit, status) different rings
  60  * similar to Tigon3. A transmit can require several elements;
  61  * a receive requires one (or two if using 64 bit dma).
  62  */
  63
  64 #define is_ec_a1(hw) \
  65         unlikely((hw)->chip_id == CHIP_ID_YUKON_EC && \
  66                  (hw)->chip_rev == CHIP_REV_YU_EC_A1)
  67
  68 #define RX_LE_SIZE              512
  69 #define RX_LE_BYTES             (RX_LE_SIZE*sizeof(struct sky2_rx_le))
  70 #define RX_MAX_PENDING          (RX_LE_SIZE/2 - 2)
  71 #define RX_DEF_PENDING          RX_MAX_PENDING
  72 #define RX_SKB_ALIGN            8
  73
  74 #define TX_RING_SIZE            512
  75 #define TX_DEF_PENDING          (TX_RING_SIZE - 1)
  76 #define TX_MIN_PENDING          64
  77 #define MAX_SKB_TX_LE           (4 + 2*MAX_SKB_FRAGS)
  78
  79 #define STATUS_RING_SIZE        2048    /* 2 ports * (TX + 2*RX) */
  80 #define STATUS_LE_BYTES         (STATUS_RING_SIZE*sizeof(struct sky2_status_le))
  81 #define ETH_JUMBO_MTU           9000
  82 #define TX_WATCHDOG             (5 * HZ)
  83 #define NAPI_WEIGHT             64
  84 #define PHY_RETRIES             1000
  85
  86 static const u32 default_msg =
  87     NETIF_MSG_DRV | NETIF_MSG_PROBE | NETIF_MSG_LINK
  88     | NETIF_MSG_TIMER | NETIF_MSG_TX_ERR | NETIF_MSG_RX_ERR
  89     | NETIF_MSG_IFUP | NETIF_MSG_IFDOWN;
  90
  91 static int debug = -1;          /* defaults above */
  92 module_param(debug, int, 0);
  93 MODULE_PARM_DESC(debug, "Debug level (0=none,...,16=all)");
  94
  95 static int copybreak __read_mostly = 256;
  96 module_param(copybreak, int, 0);
  97 MODULE_PARM_DESC(copybreak, "Receive copy threshold");
  98
  99 static int disable_msi = 0;
 100 module_param(disable_msi, int, 0);
 101 MODULE_PARM_DESC(disable_msi, "Disable Message Signaled Interrupt (MSI)");
 102
 103 static const struct pci_device_id sky2_id_table[] = {
 104         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9000) },
 105         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9E00) },
 106         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4b00) },
 107         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4b01) },
 108         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4340) },
 109         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4341) },
 110         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4342) },
 111         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4343) },
 112         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4344) },
 113         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4345) },
 114         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4346) },
 115         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4347) },
 116         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4350) },
 117         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4351) },
 118         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4352) },
 119         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4360) },
 120         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4361) },
 121         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4362) },
 122         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4363) },
 123         { 0 }
 124 };
 125
 126 MODULE_DEVICE_TABLE(pci, sky2_id_table);
 127
 128 /* Avoid conditionals by using array */
 129 static const unsigned txqaddr[] = { Q_XA1, Q_XA2 };
 130 static const unsigned rxqaddr[] = { Q_R1, Q_R2 };
 131
 132 /* This driver supports yukon2 chipset only */
 133 static const char *yukon2_name[] = {
 134         "XL",           /* 0xb3 */
 135         "EC Ultra",     /* 0xb4 */
 136         "UNKNOWN",      /* 0xb5 */
 137         "EC",           /* 0xb6 */
 138         "FE",           /* 0xb7 */
 139 };
 140
 141 /* Access to external PHY */
 142 static int gm_phy_write(struct sky2_hw *hw, unsigned port, u16 reg, u16 val)
 143 {
 144         int i;
 145
 146         gma_write16(hw, port, GM_SMI_DATA, val);
 147         gma_write16(hw, port, GM_SMI_CTRL,
 148                     GM_SMI_CT_PHY_AD(PHY_ADDR_MARV) | GM_SMI_CT_REG_AD(reg));
 149
 150         for (i = 0; i < PHY_RETRIES; i++) {
 151                 if (!(gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_BUSY))
 152                         return 0;
 153                 udelay(1);
 154         }
 155
 156         printk(KERN_WARNING PFX "%s: phy write timeout\n", hw->dev[port]->name);
 157         return -ETIMEDOUT;
 158 }
 159
 160 static int __gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg, u16 *val)
 161 {
 162         int i;
 163
 164         gma_write16(hw, port, GM_SMI_CTRL, GM_SMI_CT_PHY_AD(PHY_ADDR_MARV)
 165                     | GM_SMI_CT_REG_AD(reg) | GM_SMI_CT_OP_RD);
 166
 167         for (i = 0; i < PHY_RETRIES; i++) {
 168                 if (gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_RD_VAL) {
 169                         *val = gma_read16(hw, port, GM_SMI_DATA);
 170                         return 0;
 171                 }
 172
 173                 udelay(1);
 174         }
 175
 176         return -ETIMEDOUT;
 177 }
 178
 179 static u16 gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg)
 180 {
 181         u16 v;
 182
 183         if (__gm_phy_read(hw, port, reg, &v) != 0)
 184                 printk(KERN_WARNING PFX "%s: phy read timeout\n", hw->dev[port]->name);
 185         return v;
 186 }
 187
 188 static int sky2_set_power_state(struct sky2_hw *hw, pci_power_t state)
 189 {
 190         u16 power_control;
 191         u32 reg1;
 192         int vaux;
 193         int ret = 0;
 194
 195         pr_debug("sky2_set_power_state %d\n", state);
 196         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
 197
 198         pci_read_config_word(hw->pdev, hw->pm_cap + PCI_PM_PMC, &power_control);
 199         vaux = (sky2_read16(hw, B0_CTST) & Y2_VAUX_AVAIL) &&
 200                 (power_control & PCI_PM_CAP_PME_D3cold);
 201
 202         pci_read_config_word(hw->pdev, hw->pm_cap + PCI_PM_CTRL, &power_control);
 203
 204         power_control |= PCI_PM_CTRL_PME_STATUS;
 205         power_control &= ~(PCI_PM_CTRL_STATE_MASK);
 206
 207         switch (state) {
 208         case PCI_D0:
 209                 /* switch power to VCC (WA for VAUX problem) */
 210                 sky2_write8(hw, B0_POWER_CTRL,
 211                             PC_VAUX_ENA | PC_VCC_ENA | PC_VAUX_OFF | PC_VCC_ON);
 212
 213                 /* disable Core Clock Division, */
 214                 sky2_write32(hw, B2_Y2_CLK_CTRL, Y2_CLK_DIV_DIS);
 215
 216                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 217                         /* enable bits are inverted */
 218                         sky2_write8(hw, B2_Y2_CLK_GATE,
 219                                     Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 220                                     Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 221                                     Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 222                 else
 223                         sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 224
 225                 /* Turn off phy power saving */
 226                 pci_read_config_dword(hw->pdev, PCI_DEV_REG1, &reg1);
 227                 reg1 &= ~(PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
 228
 229                 /* looks like this XL is back asswards .. */
 230                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1) {
 231                         reg1 |= PCI_Y2_PHY1_COMA;
 232                         if (hw->ports > 1)
 233                                 reg1 |= PCI_Y2_PHY2_COMA;
 234                 }
 235                 pci_write_config_dword(hw->pdev, PCI_DEV_REG1, reg1);
 236                 break;
 237
 238         case PCI_D3hot:
 239         case PCI_D3cold:
 240                 /* Turn on phy power saving */
 241                 pci_read_config_dword(hw->pdev, PCI_DEV_REG1, &reg1);
 242                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 243                         reg1 &= ~(PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
 244                 else
 245                         reg1 |= (PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
 246                 pci_write_config_dword(hw->pdev, PCI_DEV_REG1, reg1);
 247
 248                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 249                         sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 250                 else
 251                         /* enable bits are inverted */
 252                         sky2_write8(hw, B2_Y2_CLK_GATE,
 253                                     Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 254                                     Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 255                                     Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 256
 257                 /* switch power to VAUX */
 258                 if (vaux && state != PCI_D3cold)
 259                         sky2_write8(hw, B0_POWER_CTRL,
 260                                     (PC_VAUX_ENA | PC_VCC_ENA |
 261                                      PC_VAUX_ON | PC_VCC_OFF));
 262                 break;
 263         default:
 264                 printk(KERN_ERR PFX "Unknown power state %d\n", state);
 265                 ret = -1;
 266         }
 267
 268         pci_write_config_byte(hw->pdev, hw->pm_cap + PCI_PM_CTRL, power_control);
 269         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
 270         return ret;
 271 }
 272
 273 static void sky2_phy_reset(struct sky2_hw *hw, unsigned port)
 274 {
 275         u16 reg;
 276
 277         /* disable all GMAC IRQ's */
 278         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), 0);
 279         /* disable PHY IRQs */
 280         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
 281
 282         gma_write16(hw, port, GM_MC_ADDR_H1, 0);        /* clear MC hash */
 283         gma_write16(hw, port, GM_MC_ADDR_H2, 0);
 284         gma_write16(hw, port, GM_MC_ADDR_H3, 0);
 285         gma_write16(hw, port, GM_MC_ADDR_H4, 0);
 286
 287         reg = gma_read16(hw, port, GM_RX_CTRL);
 288         reg |= GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA;
 289         gma_write16(hw, port, GM_RX_CTRL, reg);
 290 }
 291
 292 static void sky2_phy_init(struct sky2_hw *hw, unsigned port)
 293 {
 294         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 295         u16 ctrl, ct1000, adv, pg, ledctrl, ledover;
 296
 297         if (sky2->autoneg == AUTONEG_ENABLE && hw->chip_id != CHIP_ID_YUKON_XL) {
 298                 u16 ectrl = gm_phy_read(hw, port, PHY_MARV_EXT_CTRL);
 299
 300                 ectrl &= ~(PHY_M_EC_M_DSC_MSK | PHY_M_EC_S_DSC_MSK |
 301                            PHY_M_EC_MAC_S_MSK);
 302                 ectrl |= PHY_M_EC_MAC_S(MAC_TX_CLK_25_MHZ);
 303
 304                 if (hw->chip_id == CHIP_ID_YUKON_EC)
 305                         ectrl |= PHY_M_EC_DSC_2(2) | PHY_M_EC_DOWN_S_ENA;
 306                 else
 307                         ectrl |= PHY_M_EC_M_DSC(2) | PHY_M_EC_S_DSC(3);
 308
 309                 gm_phy_write(hw, port, PHY_MARV_EXT_CTRL, ectrl);
 310         }
 311
 312         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 313         if (hw->copper) {
 314                 if (hw->chip_id == CHIP_ID_YUKON_FE) {
 315                         /* enable automatic crossover */
 316                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO) >> 1;
 317                 } else {
 318                         /* disable energy detect */
 319                         ctrl &= ~PHY_M_PC_EN_DET_MSK;
 320
 321                         /* enable automatic crossover */
 322                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO);
 323
 324                         if (sky2->autoneg == AUTONEG_ENABLE &&
 325                             hw->chip_id == CHIP_ID_YUKON_XL) {
 326                                 ctrl &= ~PHY_M_PC_DSC_MSK;
 327                                 ctrl |= PHY_M_PC_DSC(2) | PHY_M_PC_DOWN_S_ENA;
 328                         }
 329                 }
 330                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 331         } else {
 332                 /* workaround for deviation #4.88 (CRC errors) */
 333                 /* disable Automatic Crossover */
 334
 335                 ctrl &= ~PHY_M_PC_MDIX_MSK;
 336                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 337
 338                 if (hw->chip_id == CHIP_ID_YUKON_XL) {
 339                         /* Fiber: select 1000BASE-X only mode MAC Specific Ctrl Reg. */
 340                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 341                         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 342                         ctrl &= ~PHY_M_MAC_MD_MSK;
 343                         ctrl |= PHY_M_MAC_MODE_SEL(PHY_M_MAC_MD_1000BX);
 344                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 345
 346                         /* select page 1 to access Fiber registers */
 347                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 1);
 348                 }
 349         }
 350
 351         ctrl = gm_phy_read(hw, port, PHY_MARV_CTRL);
 352         if (sky2->autoneg == AUTONEG_DISABLE)
 353                 ctrl &= ~PHY_CT_ANE;
 354         else
 355                 ctrl |= PHY_CT_ANE;
 356
 357         ctrl |= PHY_CT_RESET;
 358         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 359
 360         ctrl = 0;
 361         ct1000 = 0;
 362         adv = PHY_AN_CSMA;
 363
 364         if (sky2->autoneg == AUTONEG_ENABLE) {
 365                 if (hw->copper) {
 366                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 367                                 ct1000 |= PHY_M_1000C_AFD;
 368                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 369                                 ct1000 |= PHY_M_1000C_AHD;
 370                         if (sky2->advertising & ADVERTISED_100baseT_Full)
 371                                 adv |= PHY_M_AN_100_FD;
 372                         if (sky2->advertising & ADVERTISED_100baseT_Half)
 373                                 adv |= PHY_M_AN_100_HD;
 374                         if (sky2->advertising & ADVERTISED_10baseT_Full)
 375                                 adv |= PHY_M_AN_10_FD;
 376                         if (sky2->advertising & ADVERTISED_10baseT_Half)
 377                                 adv |= PHY_M_AN_10_HD;
 378                 } else          /* special defines for FIBER (88E1011S only) */
 379                         adv |= PHY_M_AN_1000X_AHD | PHY_M_AN_1000X_AFD;
 380
 381                 /* Set Flow-control capabilities */
 382                 if (sky2->tx_pause && sky2->rx_pause)
 383                         adv |= PHY_AN_PAUSE_CAP;        /* symmetric */
 384                 else if (sky2->rx_pause && !sky2->tx_pause)
 385                         adv |= PHY_AN_PAUSE_ASYM | PHY_AN_PAUSE_CAP;
 386                 else if (!sky2->rx_pause && sky2->tx_pause)
 387                         adv |= PHY_AN_PAUSE_ASYM;       /* local */
 388
 389                 /* Restart Auto-negotiation */
 390                 ctrl |= PHY_CT_ANE | PHY_CT_RE_CFG;
 391         } else {
 392                 /* forced speed/duplex settings */
 393                 ct1000 = PHY_M_1000C_MSE;
 394
 395                 if (sky2->duplex == DUPLEX_FULL)
 396                         ctrl |= PHY_CT_DUP_MD;
 397
 398                 switch (sky2->speed) {
 399                 case SPEED_1000:
 400                         ctrl |= PHY_CT_SP1000;
 401                         break;
 402                 case SPEED_100:
 403                         ctrl |= PHY_CT_SP100;
 404                         break;
 405                 }
 406
 407                 ctrl |= PHY_CT_RESET;
 408         }
 409
 410         if (hw->chip_id != CHIP_ID_YUKON_FE)
 411                 gm_phy_write(hw, port, PHY_MARV_1000T_CTRL, ct1000);
 412
 413         gm_phy_write(hw, port, PHY_MARV_AUNE_ADV, adv);
 414         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 415
 416         /* Setup Phy LED's */
 417         ledctrl = PHY_M_LED_PULS_DUR(PULS_170MS);
 418         ledover = 0;
 419
 420         switch (hw->chip_id) {
 421         case CHIP_ID_YUKON_FE:
 422                 /* on 88E3082 these bits are at 11..9 (shifted left) */
 423                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) << 1;
 424
 425                 ctrl = gm_phy_read(hw, port, PHY_MARV_FE_LED_PAR);
 426
 427                 /* delete ACT LED control bits */
 428                 ctrl &= ~PHY_M_FELP_LED1_MSK;
 429                 /* change ACT LED control to blink mode */
 430                 ctrl |= PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_ACT_BL);
 431                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 432                 break;
 433
 434         case CHIP_ID_YUKON_XL:
 435                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 436
 437                 /* select page 3 to access LED control register */
 438                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 439
 440                 /* set LED Function Control register */
 441                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, (PHY_M_LEDC_LOS_CTRL(1) |     /* LINK/ACT */
 442                                                            PHY_M_LEDC_INIT_CTRL(7) |    /* 10 Mbps */
 443                                                            PHY_M_LEDC_STA1_CTRL(7) |    /* 100 Mbps */
 444                                                            PHY_M_LEDC_STA0_CTRL(7)));   /* 1000 Mbps */
 445
 446                 /* set Polarity Control register */
 447                 gm_phy_write(hw, port, PHY_MARV_PHY_STAT,
 448                              (PHY_M_POLC_LS1_P_MIX(4) |
 449                               PHY_M_POLC_IS0_P_MIX(4) |
 450                               PHY_M_POLC_LOS_CTRL(2) |
 451                               PHY_M_POLC_INIT_CTRL(2) |
 452                               PHY_M_POLC_STA1_CTRL(2) |
 453                               PHY_M_POLC_STA0_CTRL(2)));
 454
 455                 /* restore page register */
 456                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 457                 break;
 458
 459         default:
 460                 /* set Tx LED (LED_TX) to blink mode on Rx OR Tx activity */
 461                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) | PHY_M_LEDC_TX_CTRL;
 462                 /* turn off the Rx LED (LED_RX) */
 463                 ledover |= PHY_M_LED_MO_RX(MO_LED_OFF);
 464         }
 465
 466         gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
 467
 468         if (sky2->autoneg == AUTONEG_DISABLE || sky2->speed == SPEED_100) {
 469                 /* turn on 100 Mbps LED (LED_LINK100) */
 470                 ledover |= PHY_M_LED_MO_100(MO_LED_ON);
 471         }
 472
 473         if (ledover)
 474                 gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
 475
 476         /* Enable phy interrupt on auto-negotiation complete (or link up) */
 477         if (sky2->autoneg == AUTONEG_ENABLE)
 478                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_IS_AN_COMPL);
 479         else
 480                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
 481 }
 482
 483 /* Force a renegotiation */
 484 static void sky2_phy_reinit(struct sky2_port *sky2)
 485 {
 486         down(&sky2->phy_sema);
 487         sky2_phy_init(sky2->hw, sky2->port);
 488         up(&sky2->phy_sema);
 489 }
 490
 491 static void sky2_mac_init(struct sky2_hw *hw, unsigned port)
 492 {
 493         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 494         u16 reg;
 495         int i;
 496         const u8 *addr = hw->dev[port]->dev_addr;
 497
 498         sky2_write32(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
 499         sky2_write32(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR|GPC_ENA_PAUSE);
 500
 501         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 502
 503         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0 && port == 1) {
 504                 /* WA DEV_472 -- looks like crossed wires on port 2 */
 505                 /* clear GMAC 1 Control reset */
 506                 sky2_write8(hw, SK_REG(0, GMAC_CTRL), GMC_RST_CLR);
 507                 do {
 508                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_SET);
 509                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_CLR);
 510                 } while (gm_phy_read(hw, 1, PHY_MARV_ID0) != PHY_MARV_ID0_VAL ||
 511                          gm_phy_read(hw, 1, PHY_MARV_ID1) != PHY_MARV_ID1_Y2 ||
 512                          gm_phy_read(hw, 1, PHY_MARV_INT_MASK) != 0);
 513         }
 514
 515         if (sky2->autoneg == AUTONEG_DISABLE) {
 516                 reg = gma_read16(hw, port, GM_GP_CTRL);
 517                 reg |= GM_GPCR_AU_ALL_DIS;
 518                 gma_write16(hw, port, GM_GP_CTRL, reg);
 519                 gma_read16(hw, port, GM_GP_CTRL);
 520
 521                 switch (sky2->speed) {
 522                 case SPEED_1000:
 523                         reg |= GM_GPCR_SPEED_1000;
 524                         /* fallthru */
 525                 case SPEED_100:
 526                         reg |= GM_GPCR_SPEED_100;
 527                 }
 528
 529                 if (sky2->duplex == DUPLEX_FULL)
 530                         reg |= GM_GPCR_DUP_FULL;
 531         } else
 532                 reg = GM_GPCR_SPEED_1000 | GM_GPCR_SPEED_100 | GM_GPCR_DUP_FULL;
 533
 534         if (!sky2->tx_pause && !sky2->rx_pause) {
 535                 sky2_write32(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
 536                 reg |=
 537                     GM_GPCR_FC_TX_DIS | GM_GPCR_FC_RX_DIS | GM_GPCR_AU_FCT_DIS;
 538         } else if (sky2->tx_pause && !sky2->rx_pause) {
 539                 /* disable Rx flow-control */
 540                 reg |= GM_GPCR_FC_RX_DIS | GM_GPCR_AU_FCT_DIS;
 541         }
 542
 543         gma_write16(hw, port, GM_GP_CTRL, reg);
 544
 545         sky2_read16(hw, SK_REG(port, GMAC_IRQ_SRC));
 546
 547         down(&sky2->phy_sema);
 548         sky2_phy_init(hw, port);
 549         up(&sky2->phy_sema);
 550
 551         /* MIB clear */
 552         reg = gma_read16(hw, port, GM_PHY_ADDR);
 553         gma_write16(hw, port, GM_PHY_ADDR, reg | GM_PAR_MIB_CLR);
 554
 555         for (i = 0; i < GM_MIB_CNT_SIZE; i++)
 556                 gma_read16(hw, port, GM_MIB_CNT_BASE + 8 * i);
 557         gma_write16(hw, port, GM_PHY_ADDR, reg);
 558
 559         /* transmit control */
 560         gma_write16(hw, port, GM_TX_CTRL, TX_COL_THR(TX_COL_DEF));
 561
 562         /* receive control reg: unicast + multicast + no FCS  */
 563         gma_write16(hw, port, GM_RX_CTRL,
 564                     GM_RXCR_UCF_ENA | GM_RXCR_CRC_DIS | GM_RXCR_MCF_ENA);
 565
 566         /* transmit flow control */
 567         gma_write16(hw, port, GM_TX_FLOW_CTRL, 0xffff);
 568
 569         /* transmit parameter */
 570         gma_write16(hw, port, GM_TX_PARAM,
 571                     TX_JAM_LEN_VAL(TX_JAM_LEN_DEF) |
 572                     TX_JAM_IPG_VAL(TX_JAM_IPG_DEF) |
 573                     TX_IPG_JAM_DATA(TX_IPG_JAM_DEF) |
 574                     TX_BACK_OFF_LIM(TX_BOF_LIM_DEF));
 575
 576         /* serial mode register */
 577         reg = DATA_BLIND_VAL(DATA_BLIND_DEF) |
 578                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
 579
 580         if (hw->dev[port]->mtu > ETH_DATA_LEN)
 581                 reg |= GM_SMOD_JUMBO_ENA;
 582
 583         gma_write16(hw, port, GM_SERIAL_MODE, reg);
 584
 585         /* virtual address for data */
 586         gma_set_addr(hw, port, GM_SRC_ADDR_2L, addr);
 587
 588         /* physical address: used for pause frames */
 589         gma_set_addr(hw, port, GM_SRC_ADDR_1L, addr);
 590
 591         /* ignore counter overflows */
 592         gma_write16(hw, port, GM_TX_IRQ_MSK, 0);
 593         gma_write16(hw, port, GM_RX_IRQ_MSK, 0);
 594         gma_write16(hw, port, GM_TR_IRQ_MSK, 0);
 595
 596         /* Configure Rx MAC FIFO */
 597         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_CLR);
 598         sky2_write16(hw, SK_REG(port, RX_GMF_CTRL_T),
 599                      GMF_RX_CTRL_DEF);
 600
 601         /* Flush Rx MAC FIFO on any flow control or error */
 602         sky2_write16(hw, SK_REG(port, RX_GMF_FL_MSK), GMR_FS_ANY_ERR);
 603
 604         /* Set threshold to 0xa (64 bytes)
 605          *  ASF disabled so no need to do WA dev #4.30
 606          */
 607         sky2_write16(hw, SK_REG(port, RX_GMF_FL_THR), RX_GMF_FL_THR_DEF);
 608
 609         /* Configure Tx MAC FIFO */
 610         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_CLR);
 611         sky2_write16(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_OPER_ON);
 612
 613         if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
 614                 sky2_write8(hw, SK_REG(port, RX_GMF_LP_THR), 768/8);
 615                 sky2_write8(hw, SK_REG(port, RX_GMF_UP_THR), 1024/8);
 616                 if (hw->dev[port]->mtu > ETH_DATA_LEN) {
 617                         /* set Tx GMAC FIFO Almost Empty Threshold */
 618                         sky2_write32(hw, SK_REG(port, TX_GMF_AE_THR), 0x180);
 619                         /* Disable Store & Forward mode for TX */
 620                         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_STFW_DIS);
 621                 }
 622         }
 623
 624 }
 625
 626 /* Assign Ram Buffer allocation.
 627  * start and end are in units of 4k bytes
 628  * ram registers are in units of 64bit words
 629  */
 630 static void sky2_ramset(struct sky2_hw *hw, u16 q, u8 startk, u8 endk)
 631 {
 632         u32 start, end;
 633
 634         start = startk * 4096/8;
 635         end = (endk * 4096/8) - 1;
 636
 637         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_RST_CLR);
 638         sky2_write32(hw, RB_ADDR(q, RB_START), start);
 639         sky2_write32(hw, RB_ADDR(q, RB_END), end);
 640         sky2_write32(hw, RB_ADDR(q, RB_WP), start);
 641         sky2_write32(hw, RB_ADDR(q, RB_RP), start);
 642
 643         if (q == Q_R1 || q == Q_R2) {
 644                 u32 space = (endk - startk) * 4096/8;
 645                 u32 tp = space - space/4;
 646
 647                 /* On receive queue's set the thresholds
 648                  * give receiver priority when > 3/4 full
 649                  * send pause when down to 2K
 650                  */
 651                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTHP), tp);
 652                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTHP), space/2);
 653
 654                 tp = space - 2048/8;
 655                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTPP), tp);
 656                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTPP), space/4);
 657         } else {
 658                 /* Enable store & forward on Tx queue's because
 659                  * Tx FIFO is only 1K on Yukon
 660                  */
 661                 sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_STFWD);
 662         }
 663
 664         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_OP_MD);
 665         sky2_read8(hw, RB_ADDR(q, RB_CTRL));
 666 }
 667
 668 /* Setup Bus Memory Interface */
 669 static void sky2_qset(struct sky2_hw *hw, u16 q)
 670 {
 671         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_RESET);
 672         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_OPER_INIT);
 673         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_FIFO_OP_ON);
 674         sky2_write32(hw, Q_ADDR(q, Q_WM),  BMU_WM_DEFAULT);
 675 }
 676
 677 /* Setup prefetch unit registers. This is the interface between
 678  * hardware and driver list elements
 679  */
 680 static void sky2_prefetch_init(struct sky2_hw *hw, u32 qaddr,
 681                                       u64 addr, u32 last)
 682 {
 683         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 684         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_CLR);
 685         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_HI), addr >> 32);
 686         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_LO), (u32) addr);
 687         sky2_write16(hw, Y2_QADDR(qaddr, PREF_UNIT_LAST_IDX), last);
 688         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_OP_ON);
 689
 690         sky2_read32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL));
 691 }
 692
 693 static inline struct sky2_tx_le *get_tx_le(struct sky2_port *sky2)
 694 {
 695         struct sky2_tx_le *le = sky2->tx_le + sky2->tx_prod;
 696
 697         sky2->tx_prod = (sky2->tx_prod + 1) % TX_RING_SIZE;
 698         return le;
 699 }
 700
 701 /*
 702  * This is a workaround code taken from SysKonnect sk98lin driver
 703  * to deal with chip bug on Yukon EC rev 0 in the wraparound case.
 704  */
 705 static void sky2_put_idx(struct sky2_hw *hw, unsigned q,
 706                                 u16 idx, u16 *last, u16 size)
 707 {
 708         wmb();
 709         if (is_ec_a1(hw) && idx < *last) {
 710                 u16 hwget = sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_GET_IDX));
 711
 712                 if (hwget == 0) {
 713                         /* Start prefetching again */
 714                         sky2_write8(hw, Y2_QADDR(q, PREF_UNIT_FIFO_WM), 0xe0);
 715                         goto setnew;
 716                 }
 717
 718                 if (hwget == size - 1) {
 719                         /* set watermark to one list element */
 720                         sky2_write8(hw, Y2_QADDR(q, PREF_UNIT_FIFO_WM), 8);
 721
 722                         /* set put index to first list element */
 723                         sky2_write16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX), 0);
 724                 } else          /* have hardware go to end of list */
 725                         sky2_write16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX),
 726                                      size - 1);
 727         } else {
 728 setnew:
 729                 sky2_write16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX), idx);
 730         }
 731         *last = idx;
 732         mmiowb();
 733 }
 734
 735
 736 static inline struct sky2_rx_le *sky2_next_rx(struct sky2_port *sky2)
 737 {
 738         struct sky2_rx_le *le = sky2->rx_le + sky2->rx_put;
 739         sky2->rx_put = (sky2->rx_put + 1) % RX_LE_SIZE;
 740         return le;
 741 }
 742
 743 /* Return high part of DMA address (could be 32 or 64 bit) */
 744 static inline u32 high32(dma_addr_t a)
 745 {
 746         return sizeof(a) > sizeof(u32) ? (a >> 16) >> 16 : 0;
 747 }
 748
 749 /* Build description to hardware about buffer */
 750 static void sky2_rx_add(struct sky2_port *sky2, dma_addr_t map)
 751 {
 752         struct sky2_rx_le *le;
 753         u32 hi = high32(map);
 754         u16 len = sky2->rx_bufsize;
 755
 756         if (sky2->rx_addr64 != hi) {
 757                 le = sky2_next_rx(sky2);
 758                 le->addr = cpu_to_le32(hi);
 759                 le->ctrl = 0;
 760                 le->opcode = OP_ADDR64 | HW_OWNER;
 761                 sky2->rx_addr64 = high32(map + len);
 762         }
 763
 764         le = sky2_next_rx(sky2);
 765         le->addr = cpu_to_le32((u32) map);
 766         le->length = cpu_to_le16(len);
 767         le->ctrl = 0;
 768         le->opcode = OP_PACKET | HW_OWNER;
 769 }
 770
 771
 772 /* Tell chip where to start receive checksum.
 773  * Actually has two checksums, but set both same to avoid possible byte
 774  * order problems.
 775  */
 776 static void rx_set_checksum(struct sky2_port *sky2)
 777 {
 778         struct sky2_rx_le *le;
 779
 780         le = sky2_next_rx(sky2);
 781         le->addr = (ETH_HLEN << 16) | ETH_HLEN;
 782         le->ctrl = 0;
 783         le->opcode = OP_TCPSTART | HW_OWNER;
 784
 785         sky2_write32(sky2->hw,
 786                      Q_ADDR(rxqaddr[sky2->port], Q_CSR),
 787                      sky2->rx_csum ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
 788
 789 }
 790
 791 /*
 792  * The RX Stop command will not work for Yukon-2 if the BMU does not
 793  * reach the end of packet and since we can't make sure that we have
 794  * incoming data, we must reset the BMU while it is not doing a DMA
 795  * transfer. Since it is possible that the RX path is still active,
 796  * the RX RAM buffer will be stopped first, so any possible incoming
 797  * data will not trigger a DMA. After the RAM buffer is stopped, the
 798  * BMU is polled until any DMA in progress is ended and only then it
 799  * will be reset.
 800  */
 801 static void sky2_rx_stop(struct sky2_port *sky2)
 802 {
 803         struct sky2_hw *hw = sky2->hw;
 804         unsigned rxq = rxqaddr[sky2->port];
 805         int i;
 806
 807         /* disable the RAM Buffer receive queue */
 808         sky2_write8(hw, RB_ADDR(rxq, RB_CTRL), RB_DIS_OP_MD);
 809
 810         for (i = 0; i < 0xffff; i++)
 811                 if (sky2_read8(hw, RB_ADDR(rxq, Q_RSL))
 812                     == sky2_read8(hw, RB_ADDR(rxq, Q_RL)))
 813                         goto stopped;
 814
 815         printk(KERN_WARNING PFX "%s: receiver stop failed\n",
 816                sky2->netdev->name);
 817 stopped:
 818         sky2_write32(hw, Q_ADDR(rxq, Q_CSR), BMU_RST_SET | BMU_FIFO_RST);
 819
 820         /* reset the Rx prefetch unit */
 821         sky2_write32(hw, Y2_QADDR(rxq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 822 }
 823
 824 /* Clean out receive buffer area, assumes receiver hardware stopped */
 825 static void sky2_rx_clean(struct sky2_port *sky2)
 826 {
 827         unsigned i;
 828
 829         memset(sky2->rx_le, 0, RX_LE_BYTES);
 830         for (i = 0; i < sky2->rx_pending; i++) {
 831                 struct ring_info *re = sky2->rx_ring + i;
 832
 833                 if (re->skb) {
 834                         pci_unmap_single(sky2->hw->pdev,
 835                                          re->mapaddr, sky2->rx_bufsize,
 836                                          PCI_DMA_FROMDEVICE);
 837                         kfree_skb(re->skb);
 838                         re->skb = NULL;
 839                 }
 840         }
 841 }
 842
 843 /* Basic MII support */
 844 static int sky2_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
 845 {
 846         struct mii_ioctl_data *data = if_mii(ifr);
 847         struct sky2_port *sky2 = netdev_priv(dev);
 848         struct sky2_hw *hw = sky2->hw;
 849         int err = -EOPNOTSUPP;
 850
 851         if (!netif_running(dev))
 852                 return -ENODEV; /* Phy still in reset */
 853
 854         switch(cmd) {
 855         case SIOCGMIIPHY:
 856                 data->phy_id = PHY_ADDR_MARV;
 857
 858                 /* fallthru */
 859         case SIOCGMIIREG: {
 860                 u16 val = 0;
 861
 862                 down(&sky2->phy_sema);
 863                 err = __gm_phy_read(hw, sky2->port, data->reg_num & 0x1f, &val);
 864                 up(&sky2->phy_sema);
 865
 866                 data->val_out = val;
 867                 break;
 868         }
 869
 870         case SIOCSMIIREG:
 871                 if (!capable(CAP_NET_ADMIN))
 872                         return -EPERM;
 873
 874                 down(&sky2->phy_sema);
 875                 err = gm_phy_write(hw, sky2->port, data->reg_num & 0x1f,
 876                                    data->val_in);
 877                 up(&sky2->phy_sema);
 878                 break;
 879         }
 880         return err;
 881 }
 882
 883 #ifdef SKY2_VLAN_TAG_USED
 884 static void sky2_vlan_rx_register(struct net_device *dev, struct vlan_group *grp)
 885 {
 886         struct sky2_port *sky2 = netdev_priv(dev);
 887         struct sky2_hw *hw = sky2->hw;
 888         u16 port = sky2->port;
 889
 890         spin_lock_bh(&sky2->tx_lock);
 891
 892         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), RX_VLAN_STRIP_ON);
 893         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_VLAN_TAG_ON);
 894         sky2->vlgrp = grp;
 895
 896         spin_unlock_bh(&sky2->tx_lock);
 897 }
 898
 899 static void sky2_vlan_rx_kill_vid(struct net_device *dev, unsigned short vid)
 900 {
 901         struct sky2_port *sky2 = netdev_priv(dev);
 902         struct sky2_hw *hw = sky2->hw;
 903         u16 port = sky2->port;
 904
 905         spin_lock_bh(&sky2->tx_lock);
 906
 907         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), RX_VLAN_STRIP_OFF);
 908         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_VLAN_TAG_OFF);
 909         if (sky2->vlgrp)
 910                 sky2->vlgrp->vlan_devices[vid] = NULL;
 911
 912         spin_unlock_bh(&sky2->tx_lock);
 913 }
 914 #endif
 915
 916 /*
 917  * It appears the hardware has a bug in the FIFO logic that
 918  * cause it to hang if the FIFO gets overrun and the receive buffer
 919  * is not aligned. ALso alloc_skb() won't align properly if slab
 920  * debugging is enabled.
 921  */
 922 static inline struct sk_buff *sky2_alloc_skb(unsigned int size, gfp_t gfp_mask)
 923 {
 924         struct sk_buff *skb;
 925
 926         skb = alloc_skb(size + RX_SKB_ALIGN, gfp_mask);
 927         if (likely(skb)) {
 928                 unsigned long p = (unsigned long) skb->data;
 929                 skb_reserve(skb,
 930                         ((p + RX_SKB_ALIGN - 1) & ~(RX_SKB_ALIGN - 1)) - p);
 931         }
 932
 933         return skb;
 934 }
 935
 936 /*
 937  * Allocate and setup receiver buffer pool.
 938  * In case of 64 bit dma, there are 2X as many list elements
 939  * available as ring entries
 940  * and need to reserve one list element so we don't wrap around.
 941  */
 942 static int sky2_rx_start(struct sky2_port *sky2)
 943 {
 944         struct sky2_hw *hw = sky2->hw;
 945         unsigned rxq = rxqaddr[sky2->port];
 946         int i;
 947
 948         sky2->rx_put = sky2->rx_next = 0;
 949         sky2_qset(hw, rxq);
 950         sky2_prefetch_init(hw, rxq, sky2->rx_le_map, RX_LE_SIZE - 1);
 951
 952         rx_set_checksum(sky2);
 953         for (i = 0; i < sky2->rx_pending; i++) {
 954                 struct ring_info *re = sky2->rx_ring + i;
 955
 956                 re->skb = sky2_alloc_skb(sky2->rx_bufsize, GFP_KERNEL);
 957                 if (!re->skb)
 958                         goto nomem;
 959
 960                 re->mapaddr = pci_map_single(hw->pdev, re->skb->data,
 961                                              sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
 962                 sky2_rx_add(sky2, re->mapaddr);
 963         }
 964
 965         /* Tell chip about available buffers */
 966         sky2_write16(hw, Y2_QADDR(rxq, PREF_UNIT_PUT_IDX), sky2->rx_put);
 967         sky2->rx_last_put = sky2_read16(hw, Y2_QADDR(rxq, PREF_UNIT_PUT_IDX));
 968         return 0;
 969 nomem:
 970         sky2_rx_clean(sky2);
 971         return -ENOMEM;
 972 }
 973
 974 /* Bring up network interface. */
 975 static int sky2_up(struct net_device *dev)
 976 {
 977         struct sky2_port *sky2 = netdev_priv(dev);
 978         struct sky2_hw *hw = sky2->hw;
 979         unsigned port = sky2->port;
 980         u32 ramsize, rxspace;
 981         int err = -ENOMEM;
 982
 983         if (netif_msg_ifup(sky2))
 984                 printk(KERN_INFO PFX "%s: enabling interface\n", dev->name);
 985
 986         /* must be power of 2 */
 987         sky2->tx_le = pci_alloc_consistent(hw->pdev,
 988                                            TX_RING_SIZE *
 989                                            sizeof(struct sky2_tx_le),
 990                                            &sky2->tx_le_map);
 991         if (!sky2->tx_le)
 992                 goto err_out;
 993
 994         sky2->tx_ring = kcalloc(TX_RING_SIZE, sizeof(struct tx_ring_info),
 995                                 GFP_KERNEL);
 996         if (!sky2->tx_ring)
 997                 goto err_out;
 998         sky2->tx_prod = sky2->tx_cons = 0;
 999
1000         sky2->rx_le = pci_alloc_consistent(hw->pdev, RX_LE_BYTES,
1001                                            &sky2->rx_le_map);
1002         if (!sky2->rx_le)
1003                 goto err_out;
1004         memset(sky2->rx_le, 0, RX_LE_BYTES);
1005
1006         sky2->rx_ring = kcalloc(sky2->rx_pending, sizeof(struct ring_info),
1007                                 GFP_KERNEL);
1008         if (!sky2->rx_ring)
1009                 goto err_out;
1010
1011         sky2_mac_init(hw, port);
1012
1013         /* Determine available ram buffer space (in 4K blocks).
1014          * Note: not sure about the FE setting below yet
1015          */
1016         if (hw->chip_id == CHIP_ID_YUKON_FE)
1017                 ramsize = 4;
1018         else
1019                 ramsize = sky2_read8(hw, B2_E_0);
1020
1021         /* Give transmitter one third (rounded up) */
1022         rxspace = ramsize - (ramsize + 2) / 3;
1023
1024         sky2_ramset(hw, rxqaddr[port], 0, rxspace);
1025         sky2_ramset(hw, txqaddr[port], rxspace, ramsize);
1026
1027         /* Make sure SyncQ is disabled */
1028         sky2_write8(hw, RB_ADDR(port == 0 ? Q_XS1 : Q_XS2, RB_CTRL),
1029                     RB_RST_SET);
1030
1031         sky2_qset(hw, txqaddr[port]);
1032         if (hw->chip_id == CHIP_ID_YUKON_EC_U)
1033                 sky2_write16(hw, Q_ADDR(txqaddr[port], Q_AL), 0x1a0);
1034
1035
1036         sky2_prefetch_init(hw, txqaddr[port], sky2->tx_le_map,
1037                            TX_RING_SIZE - 1);
1038
1039         err = sky2_rx_start(sky2);
1040         if (err)
1041                 goto err_out;
1042
1043         /* Enable interrupts from phy/mac for port */
1044         hw->intr_mask |= (port == 0) ? Y2_IS_PORT_1 : Y2_IS_PORT_2;
1045         sky2_write32(hw, B0_IMSK, hw->intr_mask);
1046         return 0;
1047
1048 err_out:
1049         if (sky2->rx_le) {
1050                 pci_free_consistent(hw->pdev, RX_LE_BYTES,
1051                                     sky2->rx_le, sky2->rx_le_map);
1052                 sky2->rx_le = NULL;
1053         }
1054         if (sky2->tx_le) {
1055                 pci_free_consistent(hw->pdev,
1056                                     TX_RING_SIZE * sizeof(struct sky2_tx_le),
1057                                     sky2->tx_le, sky2->tx_le_map);
1058                 sky2->tx_le = NULL;
1059         }
1060         kfree(sky2->tx_ring);
1061         kfree(sky2->rx_ring);
1062
1063         sky2->tx_ring = NULL;
1064         sky2->rx_ring = NULL;
1065         return err;
1066 }
1067
1068 /* Modular subtraction in ring */
1069 static inline int tx_dist(unsigned tail, unsigned head)
1070 {
1071         return (head - tail) % TX_RING_SIZE;
1072 }
1073
1074 /* Number of list elements available for next tx */
1075 static inline int tx_avail(const struct sky2_port *sky2)
1076 {
1077         return sky2->tx_pending - tx_dist(sky2->tx_cons, sky2->tx_prod);
1078 }
1079
1080 /* Estimate of number of transmit list elements required */
1081 static unsigned tx_le_req(const struct sk_buff *skb)
1082 {
1083         unsigned count;
1084
1085         count = sizeof(dma_addr_t) / sizeof(u32);
1086         count += skb_shinfo(skb)->nr_frags * count;
1087
1088         if (skb_shinfo(skb)->tso_size)
1089                 ++count;
1090
1091         if (skb->ip_summed == CHECKSUM_HW)
1092                 ++count;
1093
1094         return count;
1095 }
1096
1097 /*
1098  * Put one packet in ring for transmit.
1099  * A single packet can generate multiple list elements, and
1100  * the number of ring elements will probably be less than the number
1101  * of list elements used.
1102  *
1103  * No BH disabling for tx_lock here (like tg3)
1104  */
1105 static int sky2_xmit_frame(struct sk_buff *skb, struct net_device *dev)
1106 {
1107         struct sky2_port *sky2 = netdev_priv(dev);
1108         struct sky2_hw *hw = sky2->hw;
1109         struct sky2_tx_le *le = NULL;
1110         struct tx_ring_info *re;
1111         unsigned i, len;
1112         dma_addr_t mapping;
1113         u32 addr64;
1114         u16 mss;
1115         u8 ctrl;
1116
1117         /* No BH disabling for tx_lock here.  We are running in BH disabled
1118          * context and TX reclaim runs via poll inside of a software
1119          * interrupt, and no related locks in IRQ processing.
1120          */
1121         if (!spin_trylock(&sky2->tx_lock))
1122                 return NETDEV_TX_LOCKED;
1123
1124         if (unlikely(tx_avail(sky2) < tx_le_req(skb))) {
1125                 /* There is a known but harmless race with lockless tx
1126                  * and netif_stop_queue.
1127                  */
1128                 if (!netif_queue_stopped(dev)) {
1129                         netif_stop_queue(dev);
1130                         if (net_ratelimit())
1131                                 printk(KERN_WARNING PFX "%s: ring full when queue awake!\n",
1132                                        dev->name);
1133                 }
1134                 spin_unlock(&sky2->tx_lock);
1135
1136                 return NETDEV_TX_BUSY;
1137         }
1138
1139         if (unlikely(netif_msg_tx_queued(sky2)))
1140                 printk(KERN_DEBUG "%s: tx queued, slot %u, len %d\n",
1141                        dev->name, sky2->tx_prod, skb->len);
1142
1143         len = skb_headlen(skb);
1144         mapping = pci_map_single(hw->pdev, skb->data, len, PCI_DMA_TODEVICE);
1145         addr64 = high32(mapping);
1146
1147         re = sky2->tx_ring + sky2->tx_prod;
1148
1149         /* Send high bits if changed or crosses boundary */
1150         if (addr64 != sky2->tx_addr64 || high32(mapping + len) != sky2->tx_addr64) {
1151                 le = get_tx_le(sky2);
1152                 le->tx.addr = cpu_to_le32(addr64);
1153                 le->ctrl = 0;
1154                 le->opcode = OP_ADDR64 | HW_OWNER;
1155                 sky2->tx_addr64 = high32(mapping + len);
1156         }
1157
1158         /* Check for TCP Segmentation Offload */
1159         mss = skb_shinfo(skb)->tso_size;
1160         if (mss != 0) {
1161                 /* just drop the packet if non-linear expansion fails */
1162                 if (skb_header_cloned(skb) &&
1163                     pskb_expand_head(skb, 0, 0, GFP_ATOMIC)) {
1164                         dev_kfree_skb_any(skb);
1165                         goto out_unlock;
1166                 }
1167
1168                 mss += ((skb->h.th->doff - 5) * 4);     /* TCP options */
1169                 mss += (skb->nh.iph->ihl * 4) + sizeof(struct tcphdr);
1170                 mss += ETH_HLEN;
1171         }
1172
1173         if (mss != sky2->tx_last_mss) {
1174                 le = get_tx_le(sky2);
1175                 le->tx.tso.size = cpu_to_le16(mss);
1176                 le->tx.tso.rsvd = 0;
1177                 le->opcode = OP_LRGLEN | HW_OWNER;
1178                 le->ctrl = 0;
1179                 sky2->tx_last_mss = mss;
1180         }
1181
1182         ctrl = 0;
1183 #ifdef SKY2_VLAN_TAG_USED
1184         /* Add VLAN tag, can piggyback on LRGLEN or ADDR64 */
1185         if (sky2->vlgrp && vlan_tx_tag_present(skb)) {
1186                 if (!le) {
1187                         le = get_tx_le(sky2);
1188                         le->tx.addr = 0;
1189                         le->opcode = OP_VLAN|HW_OWNER;
1190                         le->ctrl = 0;
1191                 } else
1192                         le->opcode |= OP_VLAN;
1193                 le->length = cpu_to_be16(vlan_tx_tag_get(skb));
1194                 ctrl |= INS_VLAN;
1195         }
1196 #endif
1197
1198         /* Handle TCP checksum offload */
1199         if (skb->ip_summed == CHECKSUM_HW) {
1200                 u16 hdr = skb->h.raw - skb->data;
1201                 u16 offset = hdr + skb->csum;
1202
1203                 ctrl = CALSUM | WR_SUM | INIT_SUM | LOCK_SUM;
1204                 if (skb->nh.iph->protocol == IPPROTO_UDP)
1205                         ctrl |= UDPTCP;
1206
1207                 le = get_tx_le(sky2);
1208                 le->tx.csum.start = cpu_to_le16(hdr);
1209                 le->tx.csum.offset = cpu_to_le16(offset);
1210                 le->length = 0; /* initial checksum value */
1211                 le->ctrl = 1;   /* one packet */
1212                 le->opcode = OP_TCPLISW | HW_OWNER;
1213         }
1214
1215         le = get_tx_le(sky2);
1216         le->tx.addr = cpu_to_le32((u32) mapping);
1217         le->length = cpu_to_le16(len);
1218         le->ctrl = ctrl;
1219         le->opcode = mss ? (OP_LARGESEND | HW_OWNER) : (OP_PACKET | HW_OWNER);
1220
1221         /* Record the transmit mapping info */
1222         re->skb = skb;
1223         pci_unmap_addr_set(re, mapaddr, mapping);
1224
1225         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1226                 skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
1227                 struct tx_ring_info *fre;
1228
1229                 mapping = pci_map_page(hw->pdev, frag->page, frag->page_offset,
1230                                        frag->size, PCI_DMA_TODEVICE);
1231                 addr64 = high32(mapping);
1232                 if (addr64 != sky2->tx_addr64) {
1233                         le = get_tx_le(sky2);
1234                         le->tx.addr = cpu_to_le32(addr64);
1235                         le->ctrl = 0;
1236                         le->opcode = OP_ADDR64 | HW_OWNER;
1237                         sky2->tx_addr64 = addr64;
1238                 }
1239
1240                 le = get_tx_le(sky2);
1241                 le->tx.addr = cpu_to_le32((u32) mapping);
1242                 le->length = cpu_to_le16(frag->size);
1243                 le->ctrl = ctrl;
1244                 le->opcode = OP_BUFFER | HW_OWNER;
1245
1246                 fre = sky2->tx_ring
1247                     + ((re - sky2->tx_ring) + i + 1) % TX_RING_SIZE;
1248                 pci_unmap_addr_set(fre, mapaddr, mapping);
1249         }
1250
1251         re->idx = sky2->tx_prod;
1252         le->ctrl |= EOP;
1253
1254         sky2_put_idx(hw, txqaddr[sky2->port], sky2->tx_prod,
1255                      &sky2->tx_last_put, TX_RING_SIZE);
1256
1257         if (tx_avail(sky2) <= MAX_SKB_TX_LE)
1258                 netif_stop_queue(dev);
1259
1260 out_unlock:
1261         spin_unlock(&sky2->tx_lock);
1262
1263         dev->trans_start = jiffies;
1264         return NETDEV_TX_OK;
1265 }
1266
1267 /*
1268  * Free ring elements from starting at tx_cons until "done"
1269  *
1270  * NB: the hardware will tell us about partial completion of multi-part
1271  *     buffers; these are deferred until completion.
1272  */
1273 static void sky2_tx_complete(struct sky2_port *sky2, u16 done)
1274 {
1275         struct net_device *dev = sky2->netdev;
1276         struct pci_dev *pdev = sky2->hw->pdev;
1277         u16 nxt, put;
1278         unsigned i;
1279
1280         BUG_ON(done >= TX_RING_SIZE);
1281
1282         if (unlikely(netif_msg_tx_done(sky2)))
1283                 printk(KERN_DEBUG "%s: tx done, up to %u\n",
1284                        dev->name, done);
1285
1286         for (put = sky2->tx_cons; put != done; put = nxt) {
1287                 struct tx_ring_info *re = sky2->tx_ring + put;
1288                 struct sk_buff *skb = re->skb;
1289
1290                 nxt = re->idx;
1291                 BUG_ON(nxt >= TX_RING_SIZE);
1292                 prefetch(sky2->tx_ring + nxt);
1293
1294                 /* Check for partial status */
1295                 if (tx_dist(put, done) < tx_dist(put, nxt))
1296                         break;
1297
1298                 skb = re->skb;
1299                 pci_unmap_single(pdev, pci_unmap_addr(re, mapaddr),
1300                                  skb_headlen(skb), PCI_DMA_TODEVICE);
1301
1302                 for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1303                         struct tx_ring_info *fre;
1304                         fre = sky2->tx_ring + (put + i + 1) % TX_RING_SIZE;
1305                         pci_unmap_page(pdev, pci_unmap_addr(fre, mapaddr),
1306                                        skb_shinfo(skb)->frags[i].size,
1307                                        PCI_DMA_TODEVICE);
1308                 }
1309
1310                 dev_kfree_skb_any(skb);
1311         }
1312
1313         sky2->tx_cons = put;
1314         if (netif_queue_stopped(dev) && tx_avail(sky2) > MAX_SKB_TX_LE)
1315                 netif_wake_queue(dev);
1316 }
1317
1318 /* Cleanup all untransmitted buffers, assume transmitter not running */
1319 static void sky2_tx_clean(struct sky2_port *sky2)
1320 {
1321         spin_lock_bh(&sky2->tx_lock);
1322         sky2_tx_complete(sky2, sky2->tx_prod);
1323         spin_unlock_bh(&sky2->tx_lock);
1324 }
1325
1326 /* Network shutdown */
1327 static int sky2_down(struct net_device *dev)
1328 {
1329         struct sky2_port *sky2 = netdev_priv(dev);
1330         struct sky2_hw *hw = sky2->hw;
1331         unsigned port = sky2->port;
1332         u16 ctrl;
1333
1334         /* Never really got started! */
1335         if (!sky2->tx_le)
1336                 return 0;
1337
1338         if (netif_msg_ifdown(sky2))
1339                 printk(KERN_INFO PFX "%s: disabling interface\n", dev->name);
1340
1341         /* Stop more packets from being queued */
1342         netif_stop_queue(dev);
1343
1344         /* Disable port IRQ */
1345         local_irq_disable();
1346         hw->intr_mask &= ~((sky2->port == 0) ? Y2_IS_IRQ_PHY1 : Y2_IS_IRQ_PHY2);
1347         sky2_write32(hw, B0_IMSK, hw->intr_mask);
1348         local_irq_enable();
1349
1350         flush_scheduled_work();
1351
1352         sky2_phy_reset(hw, port);
1353
1354         /* Stop transmitter */
1355         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_STOP);
1356         sky2_read32(hw, Q_ADDR(txqaddr[port], Q_CSR));
1357
1358         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL),
1359                      RB_RST_SET | RB_DIS_OP_MD);
1360
1361         ctrl = gma_read16(hw, port, GM_GP_CTRL);
1362         ctrl &= ~(GM_GPCR_TX_ENA | GM_GPCR_RX_ENA);
1363         gma_write16(hw, port, GM_GP_CTRL, ctrl);
1364
1365         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
1366
1367         /* Workaround shared GMAC reset */
1368         if (!(hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0
1369               && port == 0 && hw->dev[1] && netif_running(hw->dev[1])))
1370                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_SET);
1371
1372         /* Disable Force Sync bit and Enable Alloc bit */
1373         sky2_write8(hw, SK_REG(port, TXA_CTRL),
1374                     TXA_DIS_FSYNC | TXA_DIS_ALLOC | TXA_STOP_RC);
1375
1376         /* Stop Interval Timer and Limit Counter of Tx Arbiter */
1377         sky2_write32(hw, SK_REG(port, TXA_ITI_INI), 0L);
1378         sky2_write32(hw, SK_REG(port, TXA_LIM_INI), 0L);
1379
1380         /* Reset the PCI FIFO of the async Tx queue */
1381         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR),
1382                      BMU_RST_SET | BMU_FIFO_RST);
1383
1384         /* Reset the Tx prefetch units */
1385         sky2_write32(hw, Y2_QADDR(txqaddr[port], PREF_UNIT_CTRL),
1386                      PREF_UNIT_RST_SET);
1387
1388         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL), RB_RST_SET);
1389
1390         sky2_rx_stop(sky2);
1391
1392         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
1393         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_SET);
1394
1395         /* turn off LED's */
1396         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
1397
1398         synchronize_irq(hw->pdev->irq);
1399
1400         sky2_tx_clean(sky2);
1401         sky2_rx_clean(sky2);
1402
1403         pci_free_consistent(hw->pdev, RX_LE_BYTES,
1404                             sky2->rx_le, sky2->rx_le_map);
1405         kfree(sky2->rx_ring);
1406
1407         pci_free_consistent(hw->pdev,
1408                             TX_RING_SIZE * sizeof(struct sky2_tx_le),
1409                             sky2->tx_le, sky2->tx_le_map);
1410         kfree(sky2->tx_ring);
1411
1412         sky2->tx_le = NULL;
1413         sky2->rx_le = NULL;
1414
1415         sky2->rx_ring = NULL;
1416         sky2->tx_ring = NULL;
1417
1418         return 0;
1419 }
1420
1421 static u16 sky2_phy_speed(const struct sky2_hw *hw, u16 aux)
1422 {
1423         if (!hw->copper)
1424                 return SPEED_1000;
1425
1426         if (hw->chip_id == CHIP_ID_YUKON_FE)
1427                 return (aux & PHY_M_PS_SPEED_100) ? SPEED_100 : SPEED_10;
1428
1429         switch (aux & PHY_M_PS_SPEED_MSK) {
1430         case PHY_M_PS_SPEED_1000:
1431                 return SPEED_1000;
1432         case PHY_M_PS_SPEED_100:
1433                 return SPEED_100;
1434         default:
1435                 return SPEED_10;
1436         }
1437 }
1438
1439 static void sky2_link_up(struct sky2_port *sky2)
1440 {
1441         struct sky2_hw *hw = sky2->hw;
1442         unsigned port = sky2->port;
1443         u16 reg;
1444
1445         /* Enable Transmit FIFO Underrun */
1446         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), GMAC_DEF_MSK);
1447
1448         reg = gma_read16(hw, port, GM_GP_CTRL);
1449         if (sky2->duplex == DUPLEX_FULL || sky2->autoneg == AUTONEG_ENABLE)
1450                 reg |= GM_GPCR_DUP_FULL;
1451
1452         /* enable Rx/Tx */
1453         reg |= GM_GPCR_RX_ENA | GM_GPCR_TX_ENA;
1454         gma_write16(hw, port, GM_GP_CTRL, reg);
1455         gma_read16(hw, port, GM_GP_CTRL);
1456
1457         gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
1458
1459         netif_carrier_on(sky2->netdev);
1460         netif_wake_queue(sky2->netdev);
1461
1462         /* Turn on link LED */
1463         sky2_write8(hw, SK_REG(port, LNK_LED_REG),
1464                     LINKLED_ON | LINKLED_BLINK_OFF | LINKLED_LINKSYNC_OFF);
1465
1466         if (hw->chip_id == CHIP_ID_YUKON_XL) {
1467                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
1468
1469                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
1470                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, PHY_M_LEDC_LOS_CTRL(1) |      /* LINK/ACT */
1471                              PHY_M_LEDC_INIT_CTRL(sky2->speed ==
1472                                                   SPEED_10 ? 7 : 0) |
1473                              PHY_M_LEDC_STA1_CTRL(sky2->speed ==
1474                                                   SPEED_100 ? 7 : 0) |
1475                              PHY_M_LEDC_STA0_CTRL(sky2->speed ==
1476                                                   SPEED_1000 ? 7 : 0));
1477                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
1478         }
1479
1480         if (netif_msg_link(sky2))
1481                 printk(KERN_INFO PFX
1482                        "%s: Link is up at %d Mbps, %s duplex, flow control %s\n",
1483                        sky2->netdev->name, sky2->speed,
1484                        sky2->duplex == DUPLEX_FULL ? "full" : "half",
1485                        (sky2->tx_pause && sky2->rx_pause) ? "both" :
1486                        sky2->tx_pause ? "tx" : sky2->rx_pause ? "rx" : "none");
1487 }
1488
1489 static void sky2_link_down(struct sky2_port *sky2)
1490 {
1491         struct sky2_hw *hw = sky2->hw;
1492         unsigned port = sky2->port;
1493         u16 reg;
1494
1495         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
1496
1497         reg = gma_read16(hw, port, GM_GP_CTRL);
1498         reg &= ~(GM_GPCR_RX_ENA | GM_GPCR_TX_ENA);
1499         gma_write16(hw, port, GM_GP_CTRL, reg);
1500         gma_read16(hw, port, GM_GP_CTRL);       /* PCI post */
1501
1502         if (sky2->rx_pause && !sky2->tx_pause) {
1503                 /* restore Asymmetric Pause bit */
1504                 gm_phy_write(hw, port, PHY_MARV_AUNE_ADV,
1505                              gm_phy_read(hw, port, PHY_MARV_AUNE_ADV)
1506                              | PHY_M_AN_ASP);
1507         }
1508
1509         netif_carrier_off(sky2->netdev);
1510         netif_stop_queue(sky2->netdev);
1511
1512         /* Turn on link LED */
1513         sky2_write8(hw, SK_REG(port, LNK_LED_REG), LINKLED_OFF);
1514
1515         if (netif_msg_link(sky2))
1516                 printk(KERN_INFO PFX "%s: Link is down.\n", sky2->netdev->name);
1517         sky2_phy_init(hw, port);
1518 }
1519
1520 static int sky2_autoneg_done(struct sky2_port *sky2, u16 aux)
1521 {
1522         struct sky2_hw *hw = sky2->hw;
1523         unsigned port = sky2->port;
1524         u16 lpa;
1525
1526         lpa = gm_phy_read(hw, port, PHY_MARV_AUNE_LP);
1527
1528         if (lpa & PHY_M_AN_RF) {
1529                 printk(KERN_ERR PFX "%s: remote fault", sky2->netdev->name);
1530                 return -1;
1531         }
1532
1533         if (hw->chip_id != CHIP_ID_YUKON_FE &&
1534             gm_phy_read(hw, port, PHY_MARV_1000T_STAT) & PHY_B_1000S_MSF) {
1535                 printk(KERN_ERR PFX "%s: master/slave fault",
1536                        sky2->netdev->name);
1537                 return -1;
1538         }
1539
1540         if (!(aux & PHY_M_PS_SPDUP_RES)) {
1541                 printk(KERN_ERR PFX "%s: speed/duplex mismatch",
1542                        sky2->netdev->name);
1543                 return -1;
1544         }
1545
1546         sky2->duplex = (aux & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1547
1548         sky2->speed = sky2_phy_speed(hw, aux);
1549
1550         /* Pause bits are offset (9..8) */
1551         if (hw->chip_id == CHIP_ID_YUKON_XL)
1552                 aux >>= 6;
1553
1554         sky2->rx_pause = (aux & PHY_M_PS_RX_P_EN) != 0;
1555         sky2->tx_pause = (aux & PHY_M_PS_TX_P_EN) != 0;
1556
1557         if ((sky2->tx_pause || sky2->rx_pause)
1558             && !(sky2->speed < SPEED_1000 && sky2->duplex == DUPLEX_HALF))
1559                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
1560         else
1561                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
1562
1563         return 0;
1564 }
1565
1566 /*
1567  * Interrupt from PHY are handled outside of interrupt context
1568  * because accessing phy registers requires spin wait which might
1569  * cause excess interrupt latency.
1570  */
1571 static void sky2_phy_task(void *arg)
1572 {
1573         struct sky2_port *sky2 = arg;
1574         struct sky2_hw *hw = sky2->hw;
1575         u16 istatus, phystat;
1576
1577         down(&sky2->phy_sema);
1578         istatus = gm_phy_read(hw, sky2->port, PHY_MARV_INT_STAT);
1579         phystat = gm_phy_read(hw, sky2->port, PHY_MARV_PHY_STAT);
1580
1581         if (netif_msg_intr(sky2))
1582                 printk(KERN_INFO PFX "%s: phy interrupt status 0x%x 0x%x\n",
1583                        sky2->netdev->name, istatus, phystat);
1584
1585         if (istatus & PHY_M_IS_AN_COMPL) {
1586                 if (sky2_autoneg_done(sky2, phystat) == 0)
1587                         sky2_link_up(sky2);
1588                 goto out;
1589         }
1590
1591         if (istatus & PHY_M_IS_LSP_CHANGE)
1592                 sky2->speed = sky2_phy_speed(hw, phystat);
1593
1594         if (istatus & PHY_M_IS_DUP_CHANGE)
1595                 sky2->duplex =
1596                     (phystat & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1597
1598         if (istatus & PHY_M_IS_LST_CHANGE) {
1599                 if (phystat & PHY_M_PS_LINK_UP)
1600                         sky2_link_up(sky2);
1601                 else
1602                         sky2_link_down(sky2);
1603         }
1604 out:
1605         up(&sky2->phy_sema);
1606
1607         local_irq_disable();
1608         hw->intr_mask |= (sky2->port == 0) ? Y2_IS_IRQ_PHY1 : Y2_IS_IRQ_PHY2;
1609         sky2_write32(hw, B0_IMSK, hw->intr_mask);
1610         local_irq_enable();
1611 }
1612
1613
1614 /* Transmit timeout is only called if we are running, carries is up
1615  * and tx queue is full (stopped).
1616  */
1617 static void sky2_tx_timeout(struct net_device *dev)
1618 {
1619         struct sky2_port *sky2 = netdev_priv(dev);
1620         struct sky2_hw *hw = sky2->hw;
1621         unsigned txq = txqaddr[sky2->port];
1622         u16 ridx;
1623
1624         /* Maybe we just missed an status interrupt */
1625         spin_lock(&sky2->tx_lock);
1626         ridx = sky2_read16(hw,
1627                            sky2->port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX);
1628         sky2_tx_complete(sky2, ridx);
1629         spin_unlock(&sky2->tx_lock);
1630
1631         if (!netif_queue_stopped(dev)) {
1632                 if (net_ratelimit())
1633                         pr_info(PFX "transmit interrupt missed? recovered\n");
1634                 return;
1635         }
1636
1637         if (netif_msg_timer(sky2))
1638                 printk(KERN_ERR PFX "%s: tx timeout\n", dev->name);
1639
1640         sky2_write32(hw, Q_ADDR(txq, Q_CSR), BMU_STOP);
1641         sky2_write32(hw, Y2_QADDR(txq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
1642
1643         sky2_tx_clean(sky2);
1644
1645         sky2_qset(hw, txq);
1646         sky2_prefetch_init(hw, txq, sky2->tx_le_map, TX_RING_SIZE - 1);
1647 }
1648
1649
1650 #define roundup(x, y)   ((((x)+((y)-1))/(y))*(y))
1651 /* Want receive buffer size to be multiple of 64 bits, and incl room for vlan */
1652 static inline unsigned sky2_buf_size(int mtu)
1653 {
1654         return roundup(mtu + ETH_HLEN + 4, 8);
1655 }
1656
1657 static int sky2_change_mtu(struct net_device *dev, int new_mtu)
1658 {
1659         struct sky2_port *sky2 = netdev_priv(dev);
1660         struct sky2_hw *hw = sky2->hw;
1661         int err;
1662         u16 ctl, mode;
1663
1664         if (new_mtu < ETH_ZLEN || new_mtu > ETH_JUMBO_MTU)
1665                 return -EINVAL;
1666
1667         if (hw->chip_id == CHIP_ID_YUKON_EC_U && new_mtu > ETH_DATA_LEN)
1668                 return -EINVAL;
1669
1670         if (!netif_running(dev)) {
1671                 dev->mtu = new_mtu;
1672                 return 0;
1673         }
1674
1675         sky2_write32(hw, B0_IMSK, 0);
1676
1677         dev->trans_start = jiffies;     /* prevent tx timeout */
1678         netif_stop_queue(dev);
1679         netif_poll_disable(hw->dev[0]);
1680
1681         ctl = gma_read16(hw, sky2->port, GM_GP_CTRL);
1682         gma_write16(hw, sky2->port, GM_GP_CTRL, ctl & ~GM_GPCR_RX_ENA);
1683         sky2_rx_stop(sky2);
1684         sky2_rx_clean(sky2);
1685
1686         dev->mtu = new_mtu;
1687         sky2->rx_bufsize = sky2_buf_size(new_mtu);
1688         mode = DATA_BLIND_VAL(DATA_BLIND_DEF) |
1689                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
1690
1691         if (dev->mtu > ETH_DATA_LEN)
1692                 mode |= GM_SMOD_JUMBO_ENA;
1693
1694         gma_write16(hw, sky2->port, GM_SERIAL_MODE, mode);
1695
1696         sky2_write8(hw, RB_ADDR(rxqaddr[sky2->port], RB_CTRL), RB_ENA_OP_MD);
1697
1698         err = sky2_rx_start(sky2);
1699         sky2_write32(hw, B0_IMSK, hw->intr_mask);
1700
1701         if (err)
1702                 dev_close(dev);
1703         else {
1704                 gma_write16(hw, sky2->port, GM_GP_CTRL, ctl);
1705
1706                 netif_poll_enable(hw->dev[0]);
1707                 netif_wake_queue(dev);
1708         }
1709
1710         return err;
1711 }
1712
1713 /*
1714  * Receive one packet.
1715  * For small packets or errors, just reuse existing skb.
1716  * For larger packets, get new buffer.
1717  */
1718 static struct sk_buff *sky2_receive(struct sky2_port *sky2,
1719                                     u16 length, u32 status)
1720 {
1721         struct ring_info *re = sky2->rx_ring + sky2->rx_next;
1722         struct sk_buff *skb = NULL;
1723
1724         if (unlikely(netif_msg_rx_status(sky2)))
1725                 printk(KERN_DEBUG PFX "%s: rx slot %u status 0x%x len %d\n",
1726                        sky2->netdev->name, sky2->rx_next, status, length);
1727
1728         sky2->rx_next = (sky2->rx_next + 1) % sky2->rx_pending;
1729         prefetch(sky2->rx_ring + sky2->rx_next);
1730
1731         if (status & GMR_FS_ANY_ERR)
1732                 goto error;
1733
1734         if (!(status & GMR_FS_RX_OK))
1735                 goto resubmit;
1736
1737         if ((status >> 16) != length || length > sky2->rx_bufsize)
1738                 goto oversize;
1739
1740         if (length < copybreak) {
1741                 skb = alloc_skb(length + 2, GFP_ATOMIC);
1742                 if (!skb)
1743                         goto resubmit;
1744
1745                 skb_reserve(skb, 2);
1746                 pci_dma_sync_single_for_cpu(sky2->hw->pdev, re->mapaddr,
1747                                             length, PCI_DMA_FROMDEVICE);
1748                 memcpy(skb->data, re->skb->data, length);
1749                 skb->ip_summed = re->skb->ip_summed;
1750                 skb->csum = re->skb->csum;
1751                 pci_dma_sync_single_for_device(sky2->hw->pdev, re->mapaddr,
1752                                                length, PCI_DMA_FROMDEVICE);
1753         } else {
1754                 struct sk_buff *nskb;
1755
1756                 nskb = sky2_alloc_skb(sky2->rx_bufsize, GFP_ATOMIC);
1757                 if (!nskb)
1758                         goto resubmit;
1759
1760                 skb = re->skb;
1761                 re->skb = nskb;
1762                 pci_unmap_single(sky2->hw->pdev, re->mapaddr,
1763                                  sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
1764                 prefetch(skb->data);
1765
1766                 re->mapaddr = pci_map_single(sky2->hw->pdev, nskb->data,
1767                                              sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
1768         }
1769
1770         skb_put(skb, length);
1771 resubmit:
1772         re->skb->ip_summed = CHECKSUM_NONE;
1773         sky2_rx_add(sky2, re->mapaddr);
1774
1775         /* Tell receiver about new buffers. */
1776         sky2_put_idx(sky2->hw, rxqaddr[sky2->port], sky2->rx_put,
1777                      &sky2->rx_last_put, RX_LE_SIZE);
1778
1779         return skb;
1780
1781 oversize:
1782         ++sky2->net_stats.rx_over_errors;
1783         goto resubmit;
1784
1785 error:
1786         ++sky2->net_stats.rx_errors;
1787
1788         if (netif_msg_rx_err(sky2) && net_ratelimit())
1789                 printk(KERN_INFO PFX "%s: rx error, status 0x%x length %d\n",
1790                        sky2->netdev->name, status, length);
1791
1792         if (status & (GMR_FS_LONG_ERR | GMR_FS_UN_SIZE))
1793                 sky2->net_stats.rx_length_errors++;
1794         if (status & GMR_FS_FRAGMENT)
1795                 sky2->net_stats.rx_frame_errors++;
1796         if (status & GMR_FS_CRC_ERR)
1797                 sky2->net_stats.rx_crc_errors++;
1798         if (status & GMR_FS_RX_FF_OV)
1799                 sky2->net_stats.rx_fifo_errors++;
1800
1801         goto resubmit;
1802 }
1803
1804 /*
1805  * Check for transmit complete
1806  */
1807 #define TX_NO_STATUS    0xffff
1808
1809 static void sky2_tx_check(struct sky2_hw *hw, int port, u16 last)
1810 {
1811         if (last != TX_NO_STATUS) {
1812                 struct net_device *dev = hw->dev[port];
1813                 if (dev && netif_running(dev)) {
1814                         struct sky2_port *sky2 = netdev_priv(dev);
1815
1816                         spin_lock(&sky2->tx_lock);
1817                         sky2_tx_complete(sky2, last);
1818                         spin_unlock(&sky2->tx_lock);
1819                 }
1820         }
1821 }
1822
1823 /*
1824  * Both ports share the same status interrupt, therefore there is only
1825  * one poll routine.
1826  */
1827 static int sky2_poll(struct net_device *dev0, int *budget)
1828 {
1829         struct sky2_hw *hw = ((struct sky2_port *) netdev_priv(dev0))->hw;
1830         unsigned int to_do = min(dev0->quota, *budget);
1831         unsigned int work_done = 0;
1832         u16 hwidx;
1833         u16 tx_done[2] = { TX_NO_STATUS, TX_NO_STATUS };
1834
1835         sky2_write32(hw, STAT_CTRL, SC_STAT_CLR_IRQ);
1836
1837         hwidx = sky2_read16(hw, STAT_PUT_IDX);
1838         BUG_ON(hwidx >= STATUS_RING_SIZE);
1839         rmb();
1840
1841         while (hwidx != hw->st_idx) {
1842                 struct sky2_status_le *le  = hw->st_le + hw->st_idx;
1843                 struct net_device *dev;
1844                 struct sky2_port *sky2;
1845                 struct sk_buff *skb;
1846                 u32 status;
1847                 u16 length;
1848
1849                 le = hw->st_le + hw->st_idx;
1850                 hw->st_idx = (hw->st_idx + 1) % STATUS_RING_SIZE;
1851                 prefetch(hw->st_le + hw->st_idx);
1852
1853                 BUG_ON(le->link >= 2);
1854                 dev = hw->dev[le->link];
1855                 if (dev == NULL || !netif_running(dev))
1856                         continue;
1857
1858                 sky2 = netdev_priv(dev);
1859                 status = le32_to_cpu(le->status);
1860                 length = le16_to_cpu(le->length);
1861
1862                 switch (le->opcode & ~HW_OWNER) {
1863                 case OP_RXSTAT:
1864                         skb = sky2_receive(sky2, length, status);
1865                         if (!skb)
1866                                 break;
1867
1868                         skb->dev = dev;
1869                         skb->protocol = eth_type_trans(skb, dev);
1870                         dev->last_rx = jiffies;
1871
1872 #ifdef SKY2_VLAN_TAG_USED
1873                         if (sky2->vlgrp && (status & GMR_FS_VLAN)) {
1874                                 vlan_hwaccel_receive_skb(skb,
1875                                                          sky2->vlgrp,
1876                                                          be16_to_cpu(sky2->rx_tag));
1877                         } else
1878 #endif
1879                                 netif_receive_skb(skb);
1880
1881                         if (++work_done >= to_do)
1882                                 goto exit_loop;
1883                         break;
1884
1885 #ifdef SKY2_VLAN_TAG_USED
1886                 case OP_RXVLAN:
1887                         sky2->rx_tag = length;
1888                         break;
1889
1890                 case OP_RXCHKSVLAN:
1891                         sky2->rx_tag = length;
1892                         /* fall through */
1893 #endif
1894                 case OP_RXCHKS:
1895                         skb = sky2->rx_ring[sky2->rx_next].skb;
1896                         skb->ip_summed = CHECKSUM_HW;
1897                         skb->csum = le16_to_cpu(status);
1898                         break;
1899
1900                 case OP_TXINDEXLE:
1901                         /* TX index reports status for both ports */
1902                         tx_done[0] = status & 0xffff;
1903                         tx_done[1] = ((status >> 24) & 0xff)
1904                                 | (u16)(length & 0xf) << 8;
1905                         break;
1906
1907                 default:
1908                         if (net_ratelimit())
1909                                 printk(KERN_WARNING PFX
1910                                        "unknown status opcode 0x%x\n", le->opcode);
1911                         break;
1912                 }
1913         }
1914
1915 exit_loop:
1916         sky2_tx_check(hw, 0, tx_done[0]);
1917         sky2_tx_check(hw, 1, tx_done[1]);
1918
1919         if (likely(work_done < to_do)) {
1920                 /* need to restart TX timer */
1921                 if (is_ec_a1(hw)) {
1922                         sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
1923                         sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
1924                 }
1925
1926                 netif_rx_complete(dev0);
1927                 hw->intr_mask |= Y2_IS_STAT_BMU;
1928                 sky2_write32(hw, B0_IMSK, hw->intr_mask);
1929                 return 0;
1930         } else {
1931                 *budget -= work_done;
1932                 dev0->quota -= work_done;
1933                 return 1;
1934         }
1935 }
1936
1937 static void sky2_hw_error(struct sky2_hw *hw, unsigned port, u32 status)
1938 {
1939         struct net_device *dev = hw->dev[port];
1940
1941         if (net_ratelimit())
1942                 printk(KERN_INFO PFX "%s: hw error interrupt status 0x%x\n",
1943                        dev->name, status);
1944
1945         if (status & Y2_IS_PAR_RD1) {
1946                 if (net_ratelimit())
1947                         printk(KERN_ERR PFX "%s: ram data read parity error\n",
1948                                dev->name);
1949                 /* Clear IRQ */
1950                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_RD_PERR);
1951         }
1952
1953         if (status & Y2_IS_PAR_WR1) {
1954                 if (net_ratelimit())
1955                         printk(KERN_ERR PFX "%s: ram data write parity error\n",
1956                                dev->name);
1957
1958                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_WR_PERR);
1959         }
1960
1961         if (status & Y2_IS_PAR_MAC1) {
1962                 if (net_ratelimit())
1963                         printk(KERN_ERR PFX "%s: MAC parity error\n", dev->name);
1964                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_PE);
1965         }
1966
1967         if (status & Y2_IS_PAR_RX1) {
1968                 if (net_ratelimit())
1969                         printk(KERN_ERR PFX "%s: RX parity error\n", dev->name);
1970                 sky2_write32(hw, Q_ADDR(rxqaddr[port], Q_CSR), BMU_CLR_IRQ_PAR);
1971         }
1972
1973         if (status & Y2_IS_TCP_TXA1) {
1974                 if (net_ratelimit())
1975                         printk(KERN_ERR PFX "%s: TCP segmentation error\n",
1976                                dev->name);
1977                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_CLR_IRQ_TCP);
1978         }
1979 }
1980
1981 static void sky2_hw_intr(struct sky2_hw *hw)
1982 {
1983         u32 status = sky2_read32(hw, B0_HWE_ISRC);
1984
1985         if (status & Y2_IS_TIST_OV)
1986                 sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
1987
1988         if (status & (Y2_IS_MST_ERR | Y2_IS_IRQ_STAT)) {
1989                 u16 pci_err;
1990
1991                 pci_read_config_word(hw->pdev, PCI_STATUS, &pci_err);
1992                 if (net_ratelimit())
1993                         printk(KERN_ERR PFX "%s: pci hw error (0x%x)\n",
1994                                pci_name(hw->pdev), pci_err);
1995
1996                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
1997                 pci_write_config_word(hw->pdev, PCI_STATUS,
1998                                       pci_err | PCI_STATUS_ERROR_BITS);
1999                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2000         }
2001
2002         if (status & Y2_IS_PCI_EXP) {
2003                 /* PCI-Express uncorrectable Error occurred */
2004                 u32 pex_err;
2005
2006                 pci_read_config_dword(hw->pdev, PEX_UNC_ERR_STAT, &pex_err);
2007
2008                 if (net_ratelimit())
2009                         printk(KERN_ERR PFX "%s: pci express error (0x%x)\n",
2010                                pci_name(hw->pdev), pex_err);
2011
2012                 /* clear the interrupt */
2013                 sky2_write32(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2014                 pci_write_config_dword(hw->pdev, PEX_UNC_ERR_STAT,
2015                                        0xffffffffUL);
2016                 sky2_write32(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2017
2018                 if (pex_err & PEX_FATAL_ERRORS) {
2019                         u32 hwmsk = sky2_read32(hw, B0_HWE_IMSK);
2020                         hwmsk &= ~Y2_IS_PCI_EXP;
2021                         sky2_write32(hw, B0_HWE_IMSK, hwmsk);
2022                 }
2023         }
2024
2025         if (status & Y2_HWE_L1_MASK)
2026                 sky2_hw_error(hw, 0, status);
2027         status >>= 8;
2028         if (status & Y2_HWE_L1_MASK)
2029                 sky2_hw_error(hw, 1, status);
2030 }
2031
2032 static void sky2_mac_intr(struct sky2_hw *hw, unsigned port)
2033 {
2034         struct net_device *dev = hw->dev[port];
2035         struct sky2_port *sky2 = netdev_priv(dev);
2036         u8 status = sky2_read8(hw, SK_REG(port, GMAC_IRQ_SRC));
2037
2038         if (netif_msg_intr(sky2))
2039                 printk(KERN_INFO PFX "%s: mac interrupt status 0x%x\n",
2040                        dev->name, status);
2041
2042         if (status & GM_IS_RX_FF_OR) {
2043                 ++sky2->net_stats.rx_fifo_errors;
2044                 sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_CLI_RX_FO);
2045         }
2046
2047         if (status & GM_IS_TX_FF_UR) {
2048                 ++sky2->net_stats.tx_fifo_errors;
2049                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_FU);
2050         }
2051 }
2052
2053 static void sky2_phy_intr(struct sky2_hw *hw, unsigned port)
2054 {
2055         struct net_device *dev = hw->dev[port];
2056         struct sky2_port *sky2 = netdev_priv(dev);
2057
2058         hw->intr_mask &= ~(port == 0 ? Y2_IS_IRQ_PHY1 : Y2_IS_IRQ_PHY2);
2059         sky2_write32(hw, B0_IMSK, hw->intr_mask);
2060         schedule_work(&sky2->phy_task);
2061 }
2062
2063 static irqreturn_t sky2_intr(int irq, void *dev_id, struct pt_regs *regs)
2064 {
2065         struct sky2_hw *hw = dev_id;
2066         struct net_device *dev0 = hw->dev[0];
2067         u32 status;
2068
2069         status = sky2_read32(hw, B0_Y2_SP_ISRC2);
2070         if (status == 0 || status == ~0)
2071                 return IRQ_NONE;
2072
2073         if (status & Y2_IS_HW_ERR)
2074                 sky2_hw_intr(hw);
2075
2076         /* Do NAPI for Rx and Tx status */
2077         if (status & Y2_IS_STAT_BMU) {
2078                 hw->intr_mask &= ~Y2_IS_STAT_BMU;
2079                 sky2_write32(hw, B0_IMSK, hw->intr_mask);
2080
2081                 if (likely(__netif_rx_schedule_prep(dev0))) {
2082                         prefetch(&hw->st_le[hw->st_idx]);
2083                         __netif_rx_schedule(dev0);
2084                 }
2085         }
2086
2087         if (status & Y2_IS_IRQ_PHY1)
2088                 sky2_phy_intr(hw, 0);
2089
2090         if (status & Y2_IS_IRQ_PHY2)
2091                 sky2_phy_intr(hw, 1);
2092
2093         if (status & Y2_IS_IRQ_MAC1)
2094                 sky2_mac_intr(hw, 0);
2095
2096         if (status & Y2_IS_IRQ_MAC2)
2097                 sky2_mac_intr(hw, 1);
2098
2099         sky2_write32(hw, B0_Y2_SP_ICR, 2);
2100
2101         sky2_read32(hw, B0_IMSK);
2102
2103         return IRQ_HANDLED;
2104 }
2105
2106 #ifdef CONFIG_NET_POLL_CONTROLLER
2107 static void sky2_netpoll(struct net_device *dev)
2108 {
2109         struct sky2_port *sky2 = netdev_priv(dev);
2110
2111         sky2_intr(sky2->hw->pdev->irq, sky2->hw, NULL);
2112 }
2113 #endif
2114
2115 /* Chip internal frequency for clock calculations */
2116 static inline u32 sky2_mhz(const struct sky2_hw *hw)
2117 {
2118         switch (hw->chip_id) {
2119         case CHIP_ID_YUKON_EC:
2120         case CHIP_ID_YUKON_EC_U:
2121                 return 125;     /* 125 Mhz */
2122         case CHIP_ID_YUKON_FE:
2123                 return 100;     /* 100 Mhz */
2124         default:                /* YUKON_XL */
2125                 return 156;     /* 156 Mhz */
2126         }
2127 }
2128
2129 static inline u32 sky2_us2clk(const struct sky2_hw *hw, u32 us)
2130 {
2131         return sky2_mhz(hw) * us;
2132 }
2133
2134 static inline u32 sky2_clk2us(const struct sky2_hw *hw, u32 clk)
2135 {
2136         return clk / sky2_mhz(hw);
2137 }
2138
2139
2140 static int sky2_reset(struct sky2_hw *hw)
2141 {
2142         u16 status;
2143         u8 t8, pmd_type;
2144         int i, err;
2145
2146         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2147
2148         hw->chip_id = sky2_read8(hw, B2_CHIP_ID);
2149         if (hw->chip_id < CHIP_ID_YUKON_XL || hw->chip_id > CHIP_ID_YUKON_FE) {
2150                 printk(KERN_ERR PFX "%s: unsupported chip type 0x%x\n",
2151                        pci_name(hw->pdev), hw->chip_id);
2152                 return -EOPNOTSUPP;
2153         }
2154
2155         /* disable ASF */
2156         if (hw->chip_id <= CHIP_ID_YUKON_EC) {
2157                 sky2_write8(hw, B28_Y2_ASF_STAT_CMD, Y2_ASF_RESET);
2158                 sky2_write16(hw, B0_CTST, Y2_ASF_DISABLE);
2159         }
2160
2161         /* do a SW reset */
2162         sky2_write8(hw, B0_CTST, CS_RST_SET);
2163         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2164
2165         /* clear PCI errors, if any */
2166         err = pci_read_config_word(hw->pdev, PCI_STATUS, &status);
2167         if (err)
2168                 goto pci_err;
2169
2170         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2171         err = pci_write_config_word(hw->pdev, PCI_STATUS,
2172                                     status | PCI_STATUS_ERROR_BITS);
2173         if (err)
2174                 goto pci_err;
2175
2176         sky2_write8(hw, B0_CTST, CS_MRST_CLR);
2177
2178         /* clear any PEX errors */
2179         if (pci_find_capability(hw->pdev, PCI_CAP_ID_EXP)) {
2180                 err = pci_write_config_dword(hw->pdev, PEX_UNC_ERR_STAT,
2181                                                  0xffffffffUL);
2182                 if (err)
2183                         goto pci_err;
2184         }
2185
2186         pmd_type = sky2_read8(hw, B2_PMD_TYP);
2187         hw->copper = !(pmd_type == 'L' || pmd_type == 'S');
2188
2189         hw->ports = 1;
2190         t8 = sky2_read8(hw, B2_Y2_HW_RES);
2191         if ((t8 & CFG_DUAL_MAC_MSK) == CFG_DUAL_MAC_MSK) {
2192                 if (!(sky2_read8(hw, B2_Y2_CLK_GATE) & Y2_STATUS_LNK2_INAC))
2193                         ++hw->ports;
2194         }
2195         hw->chip_rev = (sky2_read8(hw, B2_MAC_CFG) & CFG_CHIP_R_MSK) >> 4;
2196
2197         sky2_set_power_state(hw, PCI_D0);
2198
2199         for (i = 0; i < hw->ports; i++) {
2200                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_SET);
2201                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_CLR);
2202         }
2203
2204         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2205
2206         /* Clear I2C IRQ noise */
2207         sky2_write32(hw, B2_I2C_IRQ, 1);
2208
2209         /* turn off hardware timer (unused) */
2210         sky2_write8(hw, B2_TI_CTRL, TIM_STOP);
2211         sky2_write8(hw, B2_TI_CTRL, TIM_CLR_IRQ);
2212
2213         sky2_write8(hw, B0_Y2LED, LED_STAT_ON);
2214
2215         /* Turn off descriptor polling */
2216         sky2_write32(hw, B28_DPT_CTRL, DPT_STOP);
2217
2218         /* Turn off receive timestamp */
2219         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_STOP);
2220         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2221
2222         /* enable the Tx Arbiters */
2223         for (i = 0; i < hw->ports; i++)
2224                 sky2_write8(hw, SK_REG(i, TXA_CTRL), TXA_ENA_ARB);
2225
2226         /* Initialize ram interface */
2227         for (i = 0; i < hw->ports; i++) {
2228                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_CTRL), RI_RST_CLR);
2229
2230                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R1), SK_RI_TO_53);
2231                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA1), SK_RI_TO_53);
2232                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS1), SK_RI_TO_53);
2233                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R1), SK_RI_TO_53);
2234                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA1), SK_RI_TO_53);
2235                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS1), SK_RI_TO_53);
2236                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R2), SK_RI_TO_53);
2237                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA2), SK_RI_TO_53);
2238                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS2), SK_RI_TO_53);
2239                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R2), SK_RI_TO_53);
2240                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA2), SK_RI_TO_53);
2241                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS2), SK_RI_TO_53);
2242         }
2243
2244         sky2_write32(hw, B0_HWE_IMSK, Y2_HWE_ALL_MASK);
2245
2246         for (i = 0; i < hw->ports; i++)
2247                 sky2_phy_reset(hw, i);
2248
2249         memset(hw->st_le, 0, STATUS_LE_BYTES);
2250         hw->st_idx = 0;
2251
2252         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_SET);
2253         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_CLR);
2254
2255         sky2_write32(hw, STAT_LIST_ADDR_LO, hw->st_dma);
2256         sky2_write32(hw, STAT_LIST_ADDR_HI, (u64) hw->st_dma >> 32);
2257
2258         /* Set the list last index */
2259         sky2_write16(hw, STAT_LAST_IDX, STATUS_RING_SIZE - 1);
2260
2261         /* These status setup values are copied from SysKonnect's driver */
2262         if (is_ec_a1(hw)) {
2263                 /* WA for dev. #4.3 */
2264                 sky2_write16(hw, STAT_TX_IDX_TH, 0xfff);        /* Tx Threshold */
2265
2266                 /* set Status-FIFO watermark */
2267                 sky2_write8(hw, STAT_FIFO_WM, 0x21);    /* WA for dev. #4.18 */
2268
2269                 /* set Status-FIFO ISR watermark */
2270                 sky2_write8(hw, STAT_FIFO_ISR_WM, 0x07);        /* WA for dev. #4.18 */
2271                 sky2_write32(hw, STAT_TX_TIMER_INI, sky2_us2clk(hw, 10000));
2272         } else {
2273                 sky2_write16(hw, STAT_TX_IDX_TH, 10);
2274                 sky2_write8(hw, STAT_FIFO_WM, 16);
2275
2276                 /* set Status-FIFO ISR watermark */
2277                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0)
2278                         sky2_write8(hw, STAT_FIFO_ISR_WM, 4);
2279                 else
2280                         sky2_write8(hw, STAT_FIFO_ISR_WM, 16);
2281
2282                 sky2_write32(hw, STAT_TX_TIMER_INI, sky2_us2clk(hw, 1000));
2283                 sky2_write32(hw, STAT_LEV_TIMER_INI, sky2_us2clk(hw, 100));
2284                 sky2_write32(hw, STAT_ISR_TIMER_INI, sky2_us2clk(hw, 20));
2285         }
2286
2287         /* enable status unit */
2288         sky2_write32(hw, STAT_CTRL, SC_STAT_OP_ON);
2289
2290         sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2291         sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2292         sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2293
2294         return 0;
2295
2296 pci_err:
2297         /* This is to catch a BIOS bug workaround where
2298          * mmconfig table doesn't have other buses.
2299          */
2300         printk(KERN_ERR PFX "%s: can't access PCI config space\n",
2301                pci_name(hw->pdev));
2302         return err;
2303 }
2304
2305 static u32 sky2_supported_modes(const struct sky2_hw *hw)
2306 {
2307         u32 modes;
2308         if (hw->copper) {
2309                 modes = SUPPORTED_10baseT_Half
2310                     | SUPPORTED_10baseT_Full
2311                     | SUPPORTED_100baseT_Half
2312                     | SUPPORTED_100baseT_Full
2313                     | SUPPORTED_Autoneg | SUPPORTED_TP;
2314
2315                 if (hw->chip_id != CHIP_ID_YUKON_FE)
2316                         modes |= SUPPORTED_1000baseT_Half
2317                             | SUPPORTED_1000baseT_Full;
2318         } else
2319                 modes = SUPPORTED_1000baseT_Full | SUPPORTED_FIBRE
2320                     | SUPPORTED_Autoneg;
2321         return modes;
2322 }
2323
2324 static int sky2_get_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2325 {
2326         struct sky2_port *sky2 = netdev_priv(dev);
2327         struct sky2_hw *hw = sky2->hw;
2328
2329         ecmd->transceiver = XCVR_INTERNAL;
2330         ecmd->supported = sky2_supported_modes(hw);
2331         ecmd->phy_address = PHY_ADDR_MARV;
2332         if (hw->copper) {
2333                 ecmd->supported = SUPPORTED_10baseT_Half
2334                     | SUPPORTED_10baseT_Full
2335                     | SUPPORTED_100baseT_Half
2336                     | SUPPORTED_100baseT_Full
2337                     | SUPPORTED_1000baseT_Half
2338                     | SUPPORTED_1000baseT_Full
2339                     | SUPPORTED_Autoneg | SUPPORTED_TP;
2340                 ecmd->port = PORT_TP;
2341         } else
2342                 ecmd->port = PORT_FIBRE;
2343
2344         ecmd->advertising = sky2->advertising;
2345         ecmd->autoneg = sky2->autoneg;
2346         ecmd->speed = sky2->speed;
2347         ecmd->duplex = sky2->duplex;
2348         return 0;
2349 }
2350
2351 static int sky2_set_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2352 {
2353         struct sky2_port *sky2 = netdev_priv(dev);
2354         const struct sky2_hw *hw = sky2->hw;
2355         u32 supported = sky2_supported_modes(hw);
2356
2357         if (ecmd->autoneg == AUTONEG_ENABLE) {
2358                 ecmd->advertising = supported;
2359                 sky2->duplex = -1;
2360                 sky2->speed = -1;
2361         } else {
2362                 u32 setting;
2363
2364                 switch (ecmd->speed) {
2365                 case SPEED_1000:
2366                         if (ecmd->duplex == DUPLEX_FULL)
2367                                 setting = SUPPORTED_1000baseT_Full;
2368                         else if (ecmd->duplex == DUPLEX_HALF)
2369                                 setting = SUPPORTED_1000baseT_Half;
2370                         else
2371                                 return -EINVAL;
2372                         break;
2373                 case SPEED_100:
2374                         if (ecmd->duplex == DUPLEX_FULL)
2375                                 setting = SUPPORTED_100baseT_Full;
2376                         else if (ecmd->duplex == DUPLEX_HALF)
2377                                 setting = SUPPORTED_100baseT_Half;
2378                         else
2379                                 return -EINVAL;
2380                         break;
2381
2382                 case SPEED_10:
2383                         if (ecmd->duplex == DUPLEX_FULL)
2384                                 setting = SUPPORTED_10baseT_Full;
2385                         else if (ecmd->duplex == DUPLEX_HALF)
2386                                 setting = SUPPORTED_10baseT_Half;
2387                         else
2388                                 return -EINVAL;
2389                         break;
2390                 default:
2391                         return -EINVAL;
2392                 }
2393
2394                 if ((setting & supported) == 0)
2395                         return -EINVAL;
2396
2397                 sky2->speed = ecmd->speed;
2398                 sky2->duplex = ecmd->duplex;
2399         }
2400
2401         sky2->autoneg = ecmd->autoneg;
2402         sky2->advertising = ecmd->advertising;
2403
2404         if (netif_running(dev))
2405                 sky2_phy_reinit(sky2);
2406
2407         return 0;
2408 }
2409
2410 static void sky2_get_drvinfo(struct net_device *dev,
2411                              struct ethtool_drvinfo *info)
2412 {
2413         struct sky2_port *sky2 = netdev_priv(dev);
2414
2415         strcpy(info->driver, DRV_NAME);
2416         strcpy(info->version, DRV_VERSION);
2417         strcpy(info->fw_version, "N/A");
2418         strcpy(info->bus_info, pci_name(sky2->hw->pdev));
2419 }
2420
2421 static const struct sky2_stat {
2422         char name[ETH_GSTRING_LEN];
2423         u16 offset;
2424 } sky2_stats[] = {
2425         { "tx_bytes",      GM_TXO_OK_HI },
2426         { "rx_bytes",      GM_RXO_OK_HI },
2427         { "tx_broadcast",  GM_TXF_BC_OK },
2428         { "rx_broadcast",  GM_RXF_BC_OK },
2429         { "tx_multicast",  GM_TXF_MC_OK },
2430         { "rx_multicast",  GM_RXF_MC_OK },
2431         { "tx_unicast",    GM_TXF_UC_OK },
2432         { "rx_unicast",    GM_RXF_UC_OK },
2433         { "tx_mac_pause",  GM_TXF_MPAUSE },
2434         { "rx_mac_pause",  GM_RXF_MPAUSE },
2435         { "collisions",    GM_TXF_SNG_COL },
2436         { "late_collision",GM_TXF_LAT_COL },
2437         { "aborted",       GM_TXF_ABO_COL },
2438         { "multi_collisions", GM_TXF_MUL_COL },
2439         { "fifo_underrun", GM_TXE_FIFO_UR },
2440         { "fifo_overflow", GM_RXE_FIFO_OV },
2441         { "rx_toolong",    GM_RXF_LNG_ERR },
2442         { "rx_jabber",     GM_RXF_JAB_PKT },
2443         { "rx_runt",       GM_RXE_FRAG },
2444         { "rx_too_long",   GM_RXF_LNG_ERR },
2445         { "rx_fcs_error",   GM_RXF_FCS_ERR },
2446 };
2447
2448 static u32 sky2_get_rx_csum(struct net_device *dev)
2449 {
2450         struct sky2_port *sky2 = netdev_priv(dev);
2451
2452         return sky2->rx_csum;
2453 }
2454
2455 static int sky2_set_rx_csum(struct net_device *dev, u32 data)
2456 {
2457         struct sky2_port *sky2 = netdev_priv(dev);
2458
2459         sky2->rx_csum = data;
2460
2461         sky2_write32(sky2->hw, Q_ADDR(rxqaddr[sky2->port], Q_CSR),
2462                      data ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
2463
2464         return 0;
2465 }
2466
2467 static u32 sky2_get_msglevel(struct net_device *netdev)
2468 {
2469         struct sky2_port *sky2 = netdev_priv(netdev);
2470         return sky2->msg_enable;
2471 }
2472
2473 static int sky2_nway_reset(struct net_device *dev)
2474 {
2475         struct sky2_port *sky2 = netdev_priv(dev);
2476
2477         if (sky2->autoneg != AUTONEG_ENABLE)
2478                 return -EINVAL;
2479
2480         sky2_phy_reinit(sky2);
2481
2482         return 0;
2483 }
2484
2485 static void sky2_phy_stats(struct sky2_port *sky2, u64 * data, unsigned count)
2486 {
2487         struct sky2_hw *hw = sky2->hw;
2488         unsigned port = sky2->port;
2489         int i;
2490
2491         data[0] = (u64) gma_read32(hw, port, GM_TXO_OK_HI) << 32
2492             | (u64) gma_read32(hw, port, GM_TXO_OK_LO);
2493         data[1] = (u64) gma_read32(hw, port, GM_RXO_OK_HI) << 32
2494             | (u64) gma_read32(hw, port, GM_RXO_OK_LO);
2495
2496         for (i = 2; i < count; i++)
2497                 data[i] = (u64) gma_read32(hw, port, sky2_stats[i].offset);
2498 }
2499
2500 static void sky2_set_msglevel(struct net_device *netdev, u32 value)
2501 {
2502         struct sky2_port *sky2 = netdev_priv(netdev);
2503         sky2->msg_enable = value;
2504 }
2505
2506 static int sky2_get_stats_count(struct net_device *dev)
2507 {
2508         return ARRAY_SIZE(sky2_stats);
2509 }
2510
2511 static void sky2_get_ethtool_stats(struct net_device *dev,
2512                                    struct ethtool_stats *stats, u64 * data)
2513 {
2514         struct sky2_port *sky2 = netdev_priv(dev);
2515
2516         sky2_phy_stats(sky2, data, ARRAY_SIZE(sky2_stats));
2517 }
2518
2519 static void sky2_get_strings(struct net_device *dev, u32 stringset, u8 * data)
2520 {
2521         int i;
2522
2523         switch (stringset) {
2524         case ETH_SS_STATS:
2525                 for (i = 0; i < ARRAY_SIZE(sky2_stats); i++)
2526                         memcpy(data + i * ETH_GSTRING_LEN,
2527                                sky2_stats[i].name, ETH_GSTRING_LEN);
2528                 break;
2529         }
2530 }
2531
2532 /* Use hardware MIB variables for critical path statistics and
2533  * transmit feedback not reported at interrupt.
2534  * Other errors are accounted for in interrupt handler.
2535  */
2536 static struct net_device_stats *sky2_get_stats(struct net_device *dev)
2537 {
2538         struct sky2_port *sky2 = netdev_priv(dev);
2539         u64 data[13];
2540
2541         sky2_phy_stats(sky2, data, ARRAY_SIZE(data));
2542
2543         sky2->net_stats.tx_bytes = data[0];
2544         sky2->net_stats.rx_bytes = data[1];
2545         sky2->net_stats.tx_packets = data[2] + data[4] + data[6];
2546         sky2->net_stats.rx_packets = data[3] + data[5] + data[7];
2547         sky2->net_stats.multicast = data[5] + data[7];
2548         sky2->net_stats.collisions = data[10];
2549         sky2->net_stats.tx_aborted_errors = data[12];
2550
2551         return &sky2->net_stats;
2552 }
2553
2554 static int sky2_set_mac_address(struct net_device *dev, void *p)
2555 {
2556         struct sky2_port *sky2 = netdev_priv(dev);
2557         struct sky2_hw *hw = sky2->hw;
2558         unsigned port = sky2->port;
2559         const struct sockaddr *addr = p;
2560
2561         if (!is_valid_ether_addr(addr->sa_data))
2562                 return -EADDRNOTAVAIL;
2563
2564         memcpy(dev->dev_addr, addr->sa_data, ETH_ALEN);
2565         memcpy_toio(hw->regs + B2_MAC_1 + port * 8,
2566                     dev->dev_addr, ETH_ALEN);
2567         memcpy_toio(hw->regs + B2_MAC_2 + port * 8,
2568                     dev->dev_addr, ETH_ALEN);
2569
2570         /* virtual address for data */
2571         gma_set_addr(hw, port, GM_SRC_ADDR_2L, dev->dev_addr);
2572
2573         /* physical address: used for pause frames */
2574         gma_set_addr(hw, port, GM_SRC_ADDR_1L, dev->dev_addr);
2575
2576         return 0;
2577 }
2578
2579 static void sky2_set_multicast(struct net_device *dev)
2580 {
2581         struct sky2_port *sky2 = netdev_priv(dev);
2582         struct sky2_hw *hw = sky2->hw;
2583         unsigned port = sky2->port;
2584         struct dev_mc_list *list = dev->mc_list;
2585         u16 reg;
2586         u8 filter[8];
2587
2588         memset(filter, 0, sizeof(filter));
2589
2590         reg = gma_read16(hw, port, GM_RX_CTRL);
2591         reg |= GM_RXCR_UCF_ENA;
2592
2593         if (dev->flags & IFF_PROMISC)   /* promiscuous */
2594                 reg &= ~(GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA);
2595         else if ((dev->flags & IFF_ALLMULTI) || dev->mc_count > 16)     /* all multicast */
2596                 memset(filter, 0xff, sizeof(filter));
2597         else if (dev->mc_count == 0)    /* no multicast */
2598                 reg &= ~GM_RXCR_MCF_ENA;
2599         else {
2600                 int i;
2601                 reg |= GM_RXCR_MCF_ENA;
2602
2603                 for (i = 0; list && i < dev->mc_count; i++, list = list->next) {
2604                         u32 bit = ether_crc(ETH_ALEN, list->dmi_addr) & 0x3f;
2605                         filter[bit / 8] |= 1 << (bit % 8);
2606                 }
2607         }
2608
2609         gma_write16(hw, port, GM_MC_ADDR_H1,
2610                     (u16) filter[0] | ((u16) filter[1] << 8));
2611         gma_write16(hw, port, GM_MC_ADDR_H2,
2612                     (u16) filter[2] | ((u16) filter[3] << 8));
2613         gma_write16(hw, port, GM_MC_ADDR_H3,
2614                     (u16) filter[4] | ((u16) filter[5] << 8));
2615         gma_write16(hw, port, GM_MC_ADDR_H4,
2616                     (u16) filter[6] | ((u16) filter[7] << 8));
2617
2618         gma_write16(hw, port, GM_RX_CTRL, reg);
2619 }
2620
2621 /* Can have one global because blinking is controlled by
2622  * ethtool and that is always under RTNL mutex
2623  */
2624 static void sky2_led(struct sky2_hw *hw, unsigned port, int on)
2625 {
2626         u16 pg;
2627
2628         switch (hw->chip_id) {
2629         case CHIP_ID_YUKON_XL:
2630                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2631                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2632                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
2633                              on ? (PHY_M_LEDC_LOS_CTRL(1) |
2634                                    PHY_M_LEDC_INIT_CTRL(7) |
2635                                    PHY_M_LEDC_STA1_CTRL(7) |
2636                                    PHY_M_LEDC_STA0_CTRL(7))
2637                              : 0);
2638
2639                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2640                 break;
2641
2642         default:
2643                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, 0);
2644                 gm_phy_write(hw, port, PHY_MARV_LED_OVER,
2645                              on ? PHY_M_LED_MO_DUP(MO_LED_ON) |
2646                              PHY_M_LED_MO_10(MO_LED_ON) |
2647                              PHY_M_LED_MO_100(MO_LED_ON) |
2648                              PHY_M_LED_MO_1000(MO_LED_ON) |
2649                              PHY_M_LED_MO_RX(MO_LED_ON)
2650                              : PHY_M_LED_MO_DUP(MO_LED_OFF) |
2651                              PHY_M_LED_MO_10(MO_LED_OFF) |
2652                              PHY_M_LED_MO_100(MO_LED_OFF) |
2653                              PHY_M_LED_MO_1000(MO_LED_OFF) |
2654                              PHY_M_LED_MO_RX(MO_LED_OFF));
2655
2656         }
2657 }
2658
2659 /* blink LED's for finding board */
2660 static int sky2_phys_id(struct net_device *dev, u32 data)
2661 {
2662         struct sky2_port *sky2 = netdev_priv(dev);
2663         struct sky2_hw *hw = sky2->hw;
2664         unsigned port = sky2->port;
2665         u16 ledctrl, ledover = 0;
2666         long ms;
2667         int interrupted;
2668         int onoff = 1;
2669
2670         if (!data || data > (u32) (MAX_SCHEDULE_TIMEOUT / HZ))
2671                 ms = jiffies_to_msecs(MAX_SCHEDULE_TIMEOUT);
2672         else
2673                 ms = data * 1000;
2674
2675         /* save initial values */
2676         down(&sky2->phy_sema);
2677         if (hw->chip_id == CHIP_ID_YUKON_XL) {
2678                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2679                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2680                 ledctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
2681                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2682         } else {
2683                 ledctrl = gm_phy_read(hw, port, PHY_MARV_LED_CTRL);
2684                 ledover = gm_phy_read(hw, port, PHY_MARV_LED_OVER);
2685         }
2686
2687         interrupted = 0;
2688         while (!interrupted && ms > 0) {
2689                 sky2_led(hw, port, onoff);
2690                 onoff = !onoff;
2691
2692                 up(&sky2->phy_sema);
2693                 interrupted = msleep_interruptible(250);
2694                 down(&sky2->phy_sema);
2695
2696                 ms -= 250;
2697         }
2698
2699         /* resume regularly scheduled programming */
2700         if (hw->chip_id == CHIP_ID_YUKON_XL) {
2701                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2702                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2703                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ledctrl);
2704                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2705         } else {
2706                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
2707                 gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
2708         }
2709         up(&sky2->phy_sema);
2710
2711         return 0;
2712 }
2713
2714 static void sky2_get_pauseparam(struct net_device *dev,
2715                                 struct ethtool_pauseparam *ecmd)
2716 {
2717         struct sky2_port *sky2 = netdev_priv(dev);
2718
2719         ecmd->tx_pause = sky2->tx_pause;
2720         ecmd->rx_pause = sky2->rx_pause;
2721         ecmd->autoneg = sky2->autoneg;
2722 }
2723
2724 static int sky2_set_pauseparam(struct net_device *dev,
2725                                struct ethtool_pauseparam *ecmd)
2726 {
2727         struct sky2_port *sky2 = netdev_priv(dev);
2728         int err = 0;
2729
2730         sky2->autoneg = ecmd->autoneg;
2731         sky2->tx_pause = ecmd->tx_pause != 0;
2732         sky2->rx_pause = ecmd->rx_pause != 0;
2733
2734         sky2_phy_reinit(sky2);
2735
2736         return err;
2737 }
2738
2739 #ifdef CONFIG_PM
2740 static void sky2_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
2741 {
2742         struct sky2_port *sky2 = netdev_priv(dev);
2743
2744         wol->supported = WAKE_MAGIC;
2745         wol->wolopts = sky2->wol ? WAKE_MAGIC : 0;
2746 }
2747
2748 static int sky2_set_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
2749 {
2750         struct sky2_port *sky2 = netdev_priv(dev);
2751         struct sky2_hw *hw = sky2->hw;
2752
2753         if (wol->wolopts != WAKE_MAGIC && wol->wolopts != 0)
2754                 return -EOPNOTSUPP;
2755
2756         sky2->wol = wol->wolopts == WAKE_MAGIC;
2757
2758         if (sky2->wol) {
2759                 memcpy_toio(hw->regs + WOL_MAC_ADDR, dev->dev_addr, ETH_ALEN);
2760
2761                 sky2_write16(hw, WOL_CTRL_STAT,
2762                              WOL_CTL_ENA_PME_ON_MAGIC_PKT |
2763                              WOL_CTL_ENA_MAGIC_PKT_UNIT);
2764         } else
2765                 sky2_write16(hw, WOL_CTRL_STAT, WOL_CTL_DEFAULT);
2766
2767         return 0;
2768 }
2769 #endif
2770
2771 static int sky2_get_coalesce(struct net_device *dev,
2772                              struct ethtool_coalesce *ecmd)
2773 {
2774         struct sky2_port *sky2 = netdev_priv(dev);
2775         struct sky2_hw *hw = sky2->hw;
2776
2777         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_STOP)
2778                 ecmd->tx_coalesce_usecs = 0;
2779         else {
2780                 u32 clks = sky2_read32(hw, STAT_TX_TIMER_INI);
2781                 ecmd->tx_coalesce_usecs = sky2_clk2us(hw, clks);
2782         }
2783         ecmd->tx_max_coalesced_frames = sky2_read16(hw, STAT_TX_IDX_TH);
2784
2785         if (sky2_read8(hw, STAT_LEV_TIMER_CTRL) == TIM_STOP)
2786                 ecmd->rx_coalesce_usecs = 0;
2787         else {
2788                 u32 clks = sky2_read32(hw, STAT_LEV_TIMER_INI);
2789                 ecmd->rx_coalesce_usecs = sky2_clk2us(hw, clks);
2790         }
2791         ecmd->rx_max_coalesced_frames = sky2_read8(hw, STAT_FIFO_WM);
2792
2793         if (sky2_read8(hw, STAT_ISR_TIMER_CTRL) == TIM_STOP)
2794                 ecmd->rx_coalesce_usecs_irq = 0;
2795         else {
2796                 u32 clks = sky2_read32(hw, STAT_ISR_TIMER_INI);
2797                 ecmd->rx_coalesce_usecs_irq = sky2_clk2us(hw, clks);
2798         }
2799
2800         ecmd->rx_max_coalesced_frames_irq = sky2_read8(hw, STAT_FIFO_ISR_WM);
2801
2802         return 0;
2803 }
2804
2805 /* Note: this affect both ports */
2806 static int sky2_set_coalesce(struct net_device *dev,
2807                              struct ethtool_coalesce *ecmd)
2808 {
2809         struct sky2_port *sky2 = netdev_priv(dev);
2810         struct sky2_hw *hw = sky2->hw;
2811         const u32 tmin = sky2_clk2us(hw, 1);
2812         const u32 tmax = 5000;
2813
2814         if (ecmd->tx_coalesce_usecs != 0 &&
2815             (ecmd->tx_coalesce_usecs < tmin || ecmd->tx_coalesce_usecs > tmax))
2816                 return -EINVAL;
2817
2818         if (ecmd->rx_coalesce_usecs != 0 &&
2819             (ecmd->rx_coalesce_usecs < tmin || ecmd->rx_coalesce_usecs > tmax))
2820                 return -EINVAL;
2821
2822         if (ecmd->rx_coalesce_usecs_irq != 0 &&
2823             (ecmd->rx_coalesce_usecs_irq < tmin || ecmd->rx_coalesce_usecs_irq > tmax))
2824                 return -EINVAL;
2825
2826         if (ecmd->tx_max_coalesced_frames > 0xffff)
2827                 return -EINVAL;
2828         if (ecmd->rx_max_coalesced_frames > 0xff)
2829                 return -EINVAL;
2830         if (ecmd->rx_max_coalesced_frames_irq > 0xff)
2831                 return -EINVAL;
2832
2833         if (ecmd->tx_coalesce_usecs == 0)
2834                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
2835         else {
2836                 sky2_write32(hw, STAT_TX_TIMER_INI,
2837                              sky2_us2clk(hw, ecmd->tx_coalesce_usecs));
2838                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2839         }
2840         sky2_write16(hw, STAT_TX_IDX_TH, ecmd->tx_max_coalesced_frames);
2841
2842         if (ecmd->rx_coalesce_usecs == 0)
2843                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_STOP);
2844         else {
2845                 sky2_write32(hw, STAT_LEV_TIMER_INI,
2846                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs));
2847                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2848         }
2849         sky2_write8(hw, STAT_FIFO_WM, ecmd->rx_max_coalesced_frames);
2850
2851         if (ecmd->rx_coalesce_usecs_irq == 0)
2852                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_STOP);
2853         else {
2854                 sky2_write32(hw, STAT_ISR_TIMER_INI,
2855                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs_irq));
2856                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2857         }
2858         sky2_write8(hw, STAT_FIFO_ISR_WM, ecmd->rx_max_coalesced_frames_irq);
2859         return 0;
2860 }
2861
2862 static void sky2_get_ringparam(struct net_device *dev,
2863                                struct ethtool_ringparam *ering)
2864 {
2865         struct sky2_port *sky2 = netdev_priv(dev);
2866
2867         ering->rx_max_pending = RX_MAX_PENDING;
2868         ering->rx_mini_max_pending = 0;
2869         ering->rx_jumbo_max_pending = 0;
2870         ering->tx_max_pending = TX_RING_SIZE - 1;
2871
2872         ering->rx_pending = sky2->rx_pending;
2873         ering->rx_mini_pending = 0;
2874         ering->rx_jumbo_pending = 0;
2875         ering->tx_pending = sky2->tx_pending;
2876 }
2877
2878 static int sky2_set_ringparam(struct net_device *dev,
2879                               struct ethtool_ringparam *ering)
2880 {
2881         struct sky2_port *sky2 = netdev_priv(dev);
2882         int err = 0;
2883
2884         if (ering->rx_pending > RX_MAX_PENDING ||
2885             ering->rx_pending < 8 ||
2886             ering->tx_pending < MAX_SKB_TX_LE ||
2887             ering->tx_pending > TX_RING_SIZE - 1)
2888                 return -EINVAL;
2889
2890         if (netif_running(dev))
2891                 sky2_down(dev);
2892
2893         sky2->rx_pending = ering->rx_pending;
2894         sky2->tx_pending = ering->tx_pending;
2895
2896         if (netif_running(dev)) {
2897                 err = sky2_up(dev);
2898                 if (err)
2899                         dev_close(dev);
2900                 else
2901                         sky2_set_multicast(dev);
2902         }
2903
2904         return err;
2905 }
2906
2907 static int sky2_get_regs_len(struct net_device *dev)
2908 {
2909         return 0x4000;
2910 }
2911
2912 /*
2913  * Returns copy of control register region
2914  * Note: access to the RAM address register set will cause timeouts.
2915  */
2916 static void sky2_get_regs(struct net_device *dev, struct ethtool_regs *regs,
2917                           void *p)
2918 {
2919         const struct sky2_port *sky2 = netdev_priv(dev);
2920         const void __iomem *io = sky2->hw->regs;
2921
2922         BUG_ON(regs->len < B3_RI_WTO_R1);
2923         regs->version = 1;
2924         memset(p, 0, regs->len);
2925
2926         memcpy_fromio(p, io, B3_RAM_ADDR);
2927
2928         memcpy_fromio(p + B3_RI_WTO_R1,
2929                       io + B3_RI_WTO_R1,
2930                       regs->len - B3_RI_WTO_R1);
2931 }
2932
2933 static struct ethtool_ops sky2_ethtool_ops = {
2934         .get_settings = sky2_get_settings,
2935         .set_settings = sky2_set_settings,
2936         .get_drvinfo = sky2_get_drvinfo,
2937         .get_msglevel = sky2_get_msglevel,
2938         .set_msglevel = sky2_set_msglevel,
2939         .nway_reset   = sky2_nway_reset,
2940         .get_regs_len = sky2_get_regs_len,
2941         .get_regs = sky2_get_regs,
2942         .get_link = ethtool_op_get_link,
2943         .get_sg = ethtool_op_get_sg,
2944         .set_sg = ethtool_op_set_sg,
2945         .get_tx_csum = ethtool_op_get_tx_csum,
2946         .set_tx_csum = ethtool_op_set_tx_csum,
2947         .get_tso = ethtool_op_get_tso,
2948         .set_tso = ethtool_op_set_tso,
2949         .get_rx_csum = sky2_get_rx_csum,
2950         .set_rx_csum = sky2_set_rx_csum,
2951         .get_strings = sky2_get_strings,
2952         .get_coalesce = sky2_get_coalesce,
2953         .set_coalesce = sky2_set_coalesce,
2954         .get_ringparam = sky2_get_ringparam,
2955         .set_ringparam = sky2_set_ringparam,
2956         .get_pauseparam = sky2_get_pauseparam,
2957         .set_pauseparam = sky2_set_pauseparam,
2958 #ifdef CONFIG_PM
2959         .get_wol = sky2_get_wol,
2960         .set_wol = sky2_set_wol,
2961 #endif
2962         .phys_id = sky2_phys_id,
2963         .get_stats_count = sky2_get_stats_count,
2964         .get_ethtool_stats = sky2_get_ethtool_stats,
2965         .get_perm_addr  = ethtool_op_get_perm_addr,
2966 };
2967
2968 /* Initialize network device */
2969 static __devinit struct net_device *sky2_init_netdev(struct sky2_hw *hw,
2970                                                      unsigned port, int highmem)
2971 {
2972         struct sky2_port *sky2;
2973         struct net_device *dev = alloc_etherdev(sizeof(*sky2));
2974
2975         if (!dev) {
2976                 printk(KERN_ERR "sky2 etherdev alloc failed");
2977                 return NULL;
2978         }
2979
2980         SET_MODULE_OWNER(dev);
2981         SET_NETDEV_DEV(dev, &hw->pdev->dev);
2982         dev->irq = hw->pdev->irq;
2983         dev->open = sky2_up;
2984         dev->stop = sky2_down;
2985         dev->do_ioctl = sky2_ioctl;
2986         dev->hard_start_xmit = sky2_xmit_frame;
2987         dev->get_stats = sky2_get_stats;
2988         dev->set_multicast_list = sky2_set_multicast;
2989         dev->set_mac_address = sky2_set_mac_address;
2990         dev->change_mtu = sky2_change_mtu;
2991         SET_ETHTOOL_OPS(dev, &sky2_ethtool_ops);
2992         dev->tx_timeout = sky2_tx_timeout;
2993         dev->watchdog_timeo = TX_WATCHDOG;
2994         if (port == 0)
2995                 dev->poll = sky2_poll;
2996         dev->weight = NAPI_WEIGHT;
2997 #ifdef CONFIG_NET_POLL_CONTROLLER
2998         dev->poll_controller = sky2_netpoll;
2999 #endif
3000
3001         sky2 = netdev_priv(dev);
3002         sky2->netdev = dev;
3003         sky2->hw = hw;
3004         sky2->msg_enable = netif_msg_init(debug, default_msg);
3005
3006         spin_lock_init(&sky2->tx_lock);
3007         /* Auto speed and flow control */
3008         sky2->autoneg = AUTONEG_ENABLE;
3009         sky2->tx_pause = 1;
3010         sky2->rx_pause = 1;
3011         sky2->duplex = -1;
3012         sky2->speed = -1;
3013         sky2->advertising = sky2_supported_modes(hw);
3014
3015         /* Receive checksum disabled for Yukon XL
3016          * because of observed problems with incorrect
3017          * values when multiple packets are received in one interrupt
3018          */
3019         sky2->rx_csum = (hw->chip_id != CHIP_ID_YUKON_XL);
3020
3021         INIT_WORK(&sky2->phy_task, sky2_phy_task, sky2);
3022         init_MUTEX(&sky2->phy_sema);
3023         sky2->tx_pending = TX_DEF_PENDING;
3024         sky2->rx_pending = is_ec_a1(hw) ? 8 : RX_DEF_PENDING;
3025         sky2->rx_bufsize = sky2_buf_size(ETH_DATA_LEN);
3026
3027         hw->dev[port] = dev;
3028
3029         sky2->port = port;
3030
3031         dev->features |= NETIF_F_LLTX;
3032         if (hw->chip_id != CHIP_ID_YUKON_EC_U)
3033                 dev->features |= NETIF_F_TSO;
3034         if (highmem)
3035                 dev->features |= NETIF_F_HIGHDMA;
3036         dev->features |= NETIF_F_IP_CSUM | NETIF_F_SG;
3037
3038 #ifdef SKY2_VLAN_TAG_USED
3039         dev->features |= NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
3040         dev->vlan_rx_register = sky2_vlan_rx_register;
3041         dev->vlan_rx_kill_vid = sky2_vlan_rx_kill_vid;
3042 #endif
3043
3044         /* read the mac address */
3045         memcpy_fromio(dev->dev_addr, hw->regs + B2_MAC_1 + port * 8, ETH_ALEN);
3046         memcpy(dev->perm_addr, dev->dev_addr, dev->addr_len);
3047
3048         /* device is off until link detection */
3049         netif_carrier_off(dev);
3050         netif_stop_queue(dev);
3051
3052         return dev;
3053 }
3054
3055 static void __devinit sky2_show_addr(struct net_device *dev)
3056 {
3057         const struct sky2_port *sky2 = netdev_priv(dev);
3058
3059         if (netif_msg_probe(sky2))
3060                 printk(KERN_INFO PFX "%s: addr %02x:%02x:%02x:%02x:%02x:%02x\n",
3061                        dev->name,
3062                        dev->dev_addr[0], dev->dev_addr[1], dev->dev_addr[2],
3063                        dev->dev_addr[3], dev->dev_addr[4], dev->dev_addr[5]);
3064 }
3065
3066 /* Handle software interrupt used during MSI test */
3067 static irqreturn_t __devinit sky2_test_intr(int irq, void *dev_id,
3068                                             struct pt_regs *regs)
3069 {
3070         struct sky2_hw *hw = dev_id;
3071         u32 status = sky2_read32(hw, B0_Y2_SP_ISRC2);
3072
3073         if (status == 0)
3074                 return IRQ_NONE;
3075
3076         if (status & Y2_IS_IRQ_SW) {
3077                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
3078                 hw->msi = 1;
3079         }
3080         sky2_write32(hw, B0_Y2_SP_ICR, 2);
3081
3082         sky2_read32(hw, B0_IMSK);
3083         return IRQ_HANDLED;
3084 }
3085
3086 /* Test interrupt path by forcing a a software IRQ */
3087 static int __devinit sky2_test_msi(struct sky2_hw *hw)
3088 {
3089         struct pci_dev *pdev = hw->pdev;
3090         int i, err;
3091
3092         sky2_write32(hw, B0_IMSK, Y2_IS_IRQ_SW);
3093
3094         err = request_irq(pdev->irq, sky2_test_intr, SA_SHIRQ, DRV_NAME, hw);
3095         if (err) {
3096                 printk(KERN_ERR PFX "%s: cannot assign irq %d\n",
3097                        pci_name(pdev), pdev->irq);
3098                 return err;
3099         }
3100
3101         sky2_write8(hw, B0_CTST, CS_ST_SW_IRQ);
3102         wmb();
3103
3104         for (i = 0; i < 10; i++) {
3105                 barrier();
3106                 if (hw->msi)
3107                         goto found;
3108                 mdelay(1);
3109         }
3110
3111         err = -EOPNOTSUPP;
3112         sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
3113  found:
3114         sky2_write32(hw, B0_IMSK, 0);
3115
3116         free_irq(pdev->irq, hw);
3117
3118         return err;
3119 }
3120
3121 static int __devinit sky2_probe(struct pci_dev *pdev,
3122                                 const struct pci_device_id *ent)
3123 {
3124         struct net_device *dev, *dev1 = NULL;
3125         struct sky2_hw *hw;
3126         int err, pm_cap, using_dac = 0;
3127
3128         err = pci_enable_device(pdev);
3129         if (err) {
3130                 printk(KERN_ERR PFX "%s cannot enable PCI device\n",
3131                        pci_name(pdev));
3132                 goto err_out;
3133         }
3134
3135         err = pci_request_regions(pdev, DRV_NAME);
3136         if (err) {
3137                 printk(KERN_ERR PFX "%s cannot obtain PCI resources\n",
3138                        pci_name(pdev));
3139                 goto err_out;
3140         }
3141
3142         pci_set_master(pdev);
3143
3144         /* Find power-management capability. */
3145         pm_cap = pci_find_capability(pdev, PCI_CAP_ID_PM);
3146         if (pm_cap == 0) {
3147                 printk(KERN_ERR PFX "Cannot find PowerManagement capability, "
3148                        "aborting.\n");
3149                 err = -EIO;
3150                 goto err_out_free_regions;
3151         }
3152
3153         if (sizeof(dma_addr_t) > sizeof(u32) &&
3154             !(err = pci_set_dma_mask(pdev, DMA_64BIT_MASK))) {
3155                 using_dac = 1;
3156                 err = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
3157                 if (err < 0) {
3158                         printk(KERN_ERR PFX "%s unable to obtain 64 bit DMA "
3159                                "for consistent allocations\n", pci_name(pdev));
3160                         goto err_out_free_regions;
3161                 }
3162
3163         } else {
3164                 err = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
3165                 if (err) {
3166                         printk(KERN_ERR PFX "%s no usable DMA configuration\n",
3167                                pci_name(pdev));
3168                         goto err_out_free_regions;
3169                 }
3170         }
3171
3172 #ifdef __BIG_ENDIAN
3173         /* byte swap descriptors in hardware */
3174         {
3175                 u32 reg;
3176
3177                 pci_read_config_dword(pdev, PCI_DEV_REG2, &reg);
3178                 reg |= PCI_REV_DESC;
3179                 pci_write_config_dword(pdev, PCI_DEV_REG2, reg);
3180         }
3181 #endif
3182
3183         err = -ENOMEM;
3184         hw = kzalloc(sizeof(*hw), GFP_KERNEL);
3185         if (!hw) {
3186                 printk(KERN_ERR PFX "%s: cannot allocate hardware struct\n",
3187                        pci_name(pdev));
3188                 goto err_out_free_regions;
3189         }
3190
3191         hw->pdev = pdev;
3192
3193         hw->regs = ioremap_nocache(pci_resource_start(pdev, 0), 0x4000);
3194         if (!hw->regs) {
3195                 printk(KERN_ERR PFX "%s: cannot map device registers\n",
3196                        pci_name(pdev));
3197                 goto err_out_free_hw;
3198         }
3199         hw->pm_cap = pm_cap;
3200
3201         /* ring for status responses */
3202         hw->st_le = pci_alloc_consistent(hw->pdev, STATUS_LE_BYTES,
3203                                          &hw->st_dma);
3204         if (!hw->st_le)
3205                 goto err_out_iounmap;
3206
3207         err = sky2_reset(hw);
3208         if (err)
3209                 goto err_out_iounmap;
3210
3211         printk(KERN_INFO PFX "v%s addr 0x%lx irq %d Yukon-%s (0x%x) rev %d\n",
3212                DRV_VERSION, pci_resource_start(pdev, 0), pdev->irq,
3213                yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
3214                hw->chip_id, hw->chip_rev);
3215
3216         dev = sky2_init_netdev(hw, 0, using_dac);
3217         if (!dev)
3218                 goto err_out_free_pci;
3219
3220         err = register_netdev(dev);
3221         if (err) {
3222                 printk(KERN_ERR PFX "%s: cannot register net device\n",
3223                        pci_name(pdev));
3224                 goto err_out_free_netdev;
3225         }
3226
3227         sky2_show_addr(dev);
3228
3229         if (hw->ports > 1 && (dev1 = sky2_init_netdev(hw, 1, using_dac))) {
3230                 if (register_netdev(dev1) == 0)
3231                         sky2_show_addr(dev1);
3232                 else {
3233                         /* Failure to register second port need not be fatal */
3234                         printk(KERN_WARNING PFX
3235                                "register of second port failed\n");
3236                         hw->dev[1] = NULL;
3237                         free_netdev(dev1);
3238                 }
3239         }
3240
3241         if (!disable_msi && pci_enable_msi(pdev) == 0) {
3242                 err = sky2_test_msi(hw);
3243                 if (err == -EOPNOTSUPP) {
3244                         /* MSI test failed, go back to INTx mode */
3245                         printk(KERN_WARNING PFX "%s: No interrupt was generated using MSI, "
3246                                "switching to INTx mode. Please report this failure to "
3247                                "the PCI maintainer and include system chipset information.\n",
3248                                pci_name(pdev));
3249                         pci_disable_msi(pdev);
3250                 }
3251                 else if (err)
3252                         goto err_out_unregister;
3253         }
3254
3255         err = request_irq(pdev->irq, sky2_intr, SA_SHIRQ | SA_SAMPLE_RANDOM,
3256                           DRV_NAME, hw);
3257         if (err) {
3258                 printk(KERN_ERR PFX "%s: cannot assign irq %d\n",
3259                        pci_name(pdev), pdev->irq);
3260                 goto err_out_unregister;
3261         }
3262
3263         hw->intr_mask = Y2_IS_BASE;
3264         sky2_write32(hw, B0_IMSK, hw->intr_mask);
3265
3266         pci_set_drvdata(pdev, hw);
3267
3268         return 0;
3269
3270 err_out_unregister:
3271         if (hw->msi)
3272                 pci_disable_msi(pdev);
3273         if (dev1) {
3274                 unregister_netdev(dev1);
3275                 free_netdev(dev1);
3276         }
3277         unregister_netdev(dev);
3278 err_out_free_netdev:
3279         free_netdev(dev);
3280 err_out_free_pci:
3281         sky2_write8(hw, B0_CTST, CS_RST_SET);
3282         pci_free_consistent(hw->pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
3283 err_out_iounmap:
3284         iounmap(hw->regs);
3285 err_out_free_hw:
3286         kfree(hw);
3287 err_out_free_regions:
3288         pci_release_regions(pdev);
3289         pci_disable_device(pdev);
3290 err_out:
3291         return err;
3292 }
3293
3294 static void __devexit sky2_remove(struct pci_dev *pdev)
3295 {
3296         struct sky2_hw *hw = pci_get_drvdata(pdev);
3297         struct net_device *dev0, *dev1;
3298
3299         if (!hw)
3300                 return;
3301
3302         dev0 = hw->dev[0];
3303         dev1 = hw->dev[1];
3304         if (dev1)
3305                 unregister_netdev(dev1);
3306         unregister_netdev(dev0);
3307
3308         sky2_write32(hw, B0_IMSK, 0);
3309         sky2_set_power_state(hw, PCI_D3hot);
3310         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
3311         sky2_write8(hw, B0_CTST, CS_RST_SET);
3312         sky2_read8(hw, B0_CTST);
3313
3314         free_irq(pdev->irq, hw);
3315         if (hw->msi)
3316                 pci_disable_msi(pdev);
3317         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
3318         pci_release_regions(pdev);
3319         pci_disable_device(pdev);
3320
3321         if (dev1)
3322                 free_netdev(dev1);
3323         free_netdev(dev0);
3324         iounmap(hw->regs);
3325         kfree(hw);
3326
3327         pci_set_drvdata(pdev, NULL);
3328 }
3329
3330 #ifdef CONFIG_PM
3331 static int sky2_suspend(struct pci_dev *pdev, pm_message_t state)
3332 {
3333         struct sky2_hw *hw = pci_get_drvdata(pdev);
3334         int i;
3335
3336         for (i = 0; i < 2; i++) {
3337                 struct net_device *dev = hw->dev[i];
3338
3339                 if (dev) {
3340                         if (!netif_running(dev))
3341                                 continue;
3342
3343                         sky2_down(dev);
3344                         netif_device_detach(dev);
3345                 }
3346         }
3347
3348         return sky2_set_power_state(hw, pci_choose_state(pdev, state));
3349 }
3350
3351 static int sky2_resume(struct pci_dev *pdev)
3352 {
3353         struct sky2_hw *hw = pci_get_drvdata(pdev);
3354         int i, err;
3355
3356         pci_restore_state(pdev);
3357         pci_enable_wake(pdev, PCI_D0, 0);
3358         err = sky2_set_power_state(hw, PCI_D0);
3359         if (err)
3360                 goto out;
3361
3362         err = sky2_reset(hw);
3363         if (err)
3364                 goto out;
3365
3366         for (i = 0; i < 2; i++) {
3367                 struct net_device *dev = hw->dev[i];
3368                 if (dev && netif_running(dev)) {
3369                         netif_device_attach(dev);
3370                         err = sky2_up(dev);
3371                         if (err) {
3372                                 printk(KERN_ERR PFX "%s: could not up: %d\n",
3373                                        dev->name, err);
3374                                 dev_close(dev);
3375                                 break;
3376                         }
3377                 }
3378         }
3379 out:
3380         return err;
3381 }
3382 #endif
3383
3384 static struct pci_driver sky2_driver = {
3385         .name = DRV_NAME,
3386         .id_table = sky2_id_table,
3387         .probe = sky2_probe,
3388         .remove = __devexit_p(sky2_remove),
3389 #ifdef CONFIG_PM
3390         .suspend = sky2_suspend,
3391         .resume = sky2_resume,
3392 #endif
3393 };
3394
3395 static int __init sky2_init_module(void)
3396 {
3397         return pci_register_driver(&sky2_driver);
3398 }
3399
3400 static void __exit sky2_cleanup_module(void)
3401 {
3402         pci_unregister_driver(&sky2_driver);
3403 }
3404
3405 module_init(sky2_init_module);
3406 module_exit(sky2_cleanup_module);
3407
3408 MODULE_DESCRIPTION("Marvell Yukon 2 Gigabit Ethernet driver");
3409 MODULE_AUTHOR("Stephen Hemminger <shemminger@osdl.org>");
3410 MODULE_LICENSE("GPL");
3411 MODULE_VERSION(DRV_VERSION);