git.oblomov.eu Git - linux-2.6/blob - arch/x86/kvm/x86_emulate.c

   1 /******************************************************************************
   2  * x86_emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  *
  13  *   Avi Kivity <avi@qumranet.com>
  14  *   Yaniv Kamay <yaniv@qumranet.com>
  15  *
  16  * This work is licensed under the terms of the GNU GPL, version 2.  See
  17  * the COPYING file in the top-level directory.
  18  *
  19  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  20  */
  21
  22 #ifndef __KERNEL__
  23 #include <stdio.h>
  24 #include <stdint.h>
  25 #include <public/xen.h>
  26 #define DPRINTF(_f, _a ...) printf(_f , ## _a)
  27 #else
  28 #include <linux/kvm_host.h>
  29 #include "kvm_cache_regs.h"
  30 #define DPRINTF(x...) do {} while (0)
  31 #endif
  32 #include <linux/module.h>
  33 #include <asm/kvm_x86_emulate.h>
  34
  35 /*
  36  * Opcode effective-address decode tables.
  37  * Note that we only emulate instructions that have at least one memory
  38  * operand (excluding implicit stack references). We assume that stack
  39  * references and instruction fetches will never occur in special memory
  40  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  41  * not be handled.
  42  */
  43
  44 /* Operand sizes: 8-bit operands or specified/overridden size. */
  45 #define ByteOp      (1<<0)      /* 8-bit operands. */
  46 /* Destination operand type. */
  47 #define ImplicitOps (1<<1)      /* Implicit in opcode. No generic decode. */
  48 #define DstReg      (2<<1)      /* Register operand. */
  49 #define DstMem      (3<<1)      /* Memory operand. */
  50 #define DstAcc      (4<<1)      /* Destination Accumulator */
  51 #define DstMask     (7<<1)
  52 /* Source operand type. */
  53 #define SrcNone     (0<<4)      /* No source operand. */
  54 #define SrcImplicit (0<<4)      /* Source operand is implicit in the opcode. */
  55 #define SrcReg      (1<<4)      /* Register operand. */
  56 #define SrcMem      (2<<4)      /* Memory operand. */
  57 #define SrcMem16    (3<<4)      /* Memory operand (16-bit). */
  58 #define SrcMem32    (4<<4)      /* Memory operand (32-bit). */
  59 #define SrcImm      (5<<4)      /* Immediate operand. */
  60 #define SrcImmByte  (6<<4)      /* 8-bit sign-extended immediate operand. */
  61 #define SrcOne      (7<<4)      /* Implied '1' */
  62 #define SrcMask     (7<<4)
  63 /* Generic ModRM decode. */
  64 #define ModRM       (1<<7)
  65 /* Destination is only written; never read. */
  66 #define Mov         (1<<8)
  67 #define BitOp       (1<<9)
  68 #define MemAbs      (1<<10)      /* Memory operand is absolute displacement */
  69 #define String      (1<<12)     /* String instruction (rep capable) */
  70 #define Stack       (1<<13)     /* Stack instruction (push/pop) */
  71 #define Group       (1<<14)     /* Bits 3:5 of modrm byte extend opcode */
  72 #define GroupDual   (1<<15)     /* Alternate decoding of mod == 3 */
  73 #define GroupMask   0xff        /* Group number stored in bits 0:7 */
  74 /* Source 2 operand type */
  75 #define Src2None    (0<<29)
  76 #define Src2CL      (1<<29)
  77 #define Src2ImmByte (2<<29)
  78 #define Src2One     (3<<29)
  79 #define Src2Mask    (7<<29)
  80
  81 enum {
  82         Group1_80, Group1_81, Group1_82, Group1_83,
  83         Group1A, Group3_Byte, Group3, Group4, Group5, Group7,
  84 };
  85
  86 static u32 opcode_table[256] = {
  87         /* 0x00 - 0x07 */
  88         ByteOp | DstMem | SrcReg | ModRM, DstMem | SrcReg | ModRM,
  89         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
  90         ByteOp | DstAcc | SrcImm, DstAcc | SrcImm, 0, 0,
  91         /* 0x08 - 0x0F */
  92         ByteOp | DstMem | SrcReg | ModRM, DstMem | SrcReg | ModRM,
  93         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
  94         0, 0, 0, 0,
  95         /* 0x10 - 0x17 */
  96         ByteOp | DstMem | SrcReg | ModRM, DstMem | SrcReg | ModRM,
  97         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
  98         0, 0, 0, 0,
  99         /* 0x18 - 0x1F */
 100         ByteOp | DstMem | SrcReg | ModRM, DstMem | SrcReg | ModRM,
 101         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
 102         0, 0, 0, 0,
 103         /* 0x20 - 0x27 */
 104         ByteOp | DstMem | SrcReg | ModRM, DstMem | SrcReg | ModRM,
 105         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
 106         DstAcc | SrcImmByte, DstAcc | SrcImm, 0, 0,
 107         /* 0x28 - 0x2F */
 108         ByteOp | DstMem | SrcReg | ModRM, DstMem | SrcReg | ModRM,
 109         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
 110         0, 0, 0, 0,
 111         /* 0x30 - 0x37 */
 112         ByteOp | DstMem | SrcReg | ModRM, DstMem | SrcReg | ModRM,
 113         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
 114         0, 0, 0, 0,
 115         /* 0x38 - 0x3F */
 116         ByteOp | DstMem | SrcReg | ModRM, DstMem | SrcReg | ModRM,
 117         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
 118         ByteOp | DstAcc | SrcImm, DstAcc | SrcImm,
 119         0, 0,
 120         /* 0x40 - 0x47 */
 121         DstReg, DstReg, DstReg, DstReg, DstReg, DstReg, DstReg, DstReg,
 122         /* 0x48 - 0x4F */
 123         DstReg, DstReg, DstReg, DstReg, DstReg, DstReg, DstReg, DstReg,
 124         /* 0x50 - 0x57 */
 125         SrcReg | Stack, SrcReg | Stack, SrcReg | Stack, SrcReg | Stack,
 126         SrcReg | Stack, SrcReg | Stack, SrcReg | Stack, SrcReg | Stack,
 127         /* 0x58 - 0x5F */
 128         DstReg | Stack, DstReg | Stack, DstReg | Stack, DstReg | Stack,
 129         DstReg | Stack, DstReg | Stack, DstReg | Stack, DstReg | Stack,
 130         /* 0x60 - 0x67 */
 131         0, 0, 0, DstReg | SrcMem32 | ModRM | Mov /* movsxd (x86/64) */ ,
 132         0, 0, 0, 0,
 133         /* 0x68 - 0x6F */
 134         SrcImm | Mov | Stack, 0, SrcImmByte | Mov | Stack, 0,
 135         SrcNone  | ByteOp  | ImplicitOps, SrcNone  | ImplicitOps, /* insb, insw/insd */
 136         SrcNone  | ByteOp  | ImplicitOps, SrcNone  | ImplicitOps, /* outsb, outsw/outsd */
 137         /* 0x70 - 0x77 */
 138         ImplicitOps, ImplicitOps, ImplicitOps, ImplicitOps,
 139         ImplicitOps, ImplicitOps, ImplicitOps, ImplicitOps,
 140         /* 0x78 - 0x7F */
 141         ImplicitOps, ImplicitOps, ImplicitOps, ImplicitOps,
 142         ImplicitOps, ImplicitOps, ImplicitOps, ImplicitOps,
 143         /* 0x80 - 0x87 */
 144         Group | Group1_80, Group | Group1_81,
 145         Group | Group1_82, Group | Group1_83,
 146         ByteOp | DstMem | SrcReg | ModRM, DstMem | SrcReg | ModRM,
 147         ByteOp | DstMem | SrcReg | ModRM, DstMem | SrcReg | ModRM,
 148         /* 0x88 - 0x8F */
 149         ByteOp | DstMem | SrcReg | ModRM | Mov, DstMem | SrcReg | ModRM | Mov,
 150         ByteOp | DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 151         DstMem | SrcReg | ModRM | Mov, ModRM | DstReg,
 152         DstReg | SrcMem | ModRM | Mov, Group | Group1A,
 153         /* 0x90 - 0x97 */
 154         DstReg, DstReg, DstReg, DstReg, DstReg, DstReg, DstReg, DstReg,
 155         /* 0x98 - 0x9F */
 156         0, 0, 0, 0, ImplicitOps | Stack, ImplicitOps | Stack, 0, 0,
 157         /* 0xA0 - 0xA7 */
 158         ByteOp | DstReg | SrcMem | Mov | MemAbs, DstReg | SrcMem | Mov | MemAbs,
 159         ByteOp | DstMem | SrcReg | Mov | MemAbs, DstMem | SrcReg | Mov | MemAbs,
 160         ByteOp | ImplicitOps | Mov | String, ImplicitOps | Mov | String,
 161         ByteOp | ImplicitOps | String, ImplicitOps | String,
 162         /* 0xA8 - 0xAF */
 163         0, 0, ByteOp | ImplicitOps | Mov | String, ImplicitOps | Mov | String,
 164         ByteOp | ImplicitOps | Mov | String, ImplicitOps | Mov | String,
 165         ByteOp | ImplicitOps | String, ImplicitOps | String,
 166         /* 0xB0 - 0xB7 */
 167         ByteOp | DstReg | SrcImm | Mov, ByteOp | DstReg | SrcImm | Mov,
 168         ByteOp | DstReg | SrcImm | Mov, ByteOp | DstReg | SrcImm | Mov,
 169         ByteOp | DstReg | SrcImm | Mov, ByteOp | DstReg | SrcImm | Mov,
 170         ByteOp | DstReg | SrcImm | Mov, ByteOp | DstReg | SrcImm | Mov,
 171         /* 0xB8 - 0xBF */
 172         DstReg | SrcImm | Mov, DstReg | SrcImm | Mov,
 173         DstReg | SrcImm | Mov, DstReg | SrcImm | Mov,
 174         DstReg | SrcImm | Mov, DstReg | SrcImm | Mov,
 175         DstReg | SrcImm | Mov, DstReg | SrcImm | Mov,
 176         /* 0xC0 - 0xC7 */
 177         ByteOp | DstMem | SrcImm | ModRM, DstMem | SrcImmByte | ModRM,
 178         0, ImplicitOps | Stack, 0, 0,
 179         ByteOp | DstMem | SrcImm | ModRM | Mov, DstMem | SrcImm | ModRM | Mov,
 180         /* 0xC8 - 0xCF */
 181         0, 0, 0, 0, 0, 0, 0, 0,
 182         /* 0xD0 - 0xD7 */
 183         ByteOp | DstMem | SrcImplicit | ModRM, DstMem | SrcImplicit | ModRM,
 184         ByteOp | DstMem | SrcImplicit | ModRM, DstMem | SrcImplicit | ModRM,
 185         0, 0, 0, 0,
 186         /* 0xD8 - 0xDF */
 187         0, 0, 0, 0, 0, 0, 0, 0,
 188         /* 0xE0 - 0xE7 */
 189         0, 0, 0, 0,
 190         SrcNone | ByteOp | ImplicitOps, SrcNone | ImplicitOps,
 191         SrcNone | ByteOp | ImplicitOps, SrcNone | ImplicitOps,
 192         /* 0xE8 - 0xEF */
 193         ImplicitOps | Stack, SrcImm | ImplicitOps,
 194         ImplicitOps, SrcImmByte | ImplicitOps,
 195         SrcNone | ByteOp | ImplicitOps, SrcNone | ImplicitOps,
 196         SrcNone | ByteOp | ImplicitOps, SrcNone | ImplicitOps,
 197         /* 0xF0 - 0xF7 */
 198         0, 0, 0, 0,
 199         ImplicitOps, ImplicitOps, Group | Group3_Byte, Group | Group3,
 200         /* 0xF8 - 0xFF */
 201         ImplicitOps, 0, ImplicitOps, ImplicitOps,
 202         ImplicitOps, ImplicitOps, Group | Group4, Group | Group5,
 203 };
 204
 205 static u32 twobyte_table[256] = {
 206         /* 0x00 - 0x0F */
 207         0, Group | GroupDual | Group7, 0, 0, 0, 0, ImplicitOps, 0,
 208         ImplicitOps, ImplicitOps, 0, 0, 0, ImplicitOps | ModRM, 0, 0,
 209         /* 0x10 - 0x1F */
 210         0, 0, 0, 0, 0, 0, 0, 0, ImplicitOps | ModRM, 0, 0, 0, 0, 0, 0, 0,
 211         /* 0x20 - 0x2F */
 212         ModRM | ImplicitOps, ModRM, ModRM | ImplicitOps, ModRM, 0, 0, 0, 0,
 213         0, 0, 0, 0, 0, 0, 0, 0,
 214         /* 0x30 - 0x3F */
 215         ImplicitOps, 0, ImplicitOps, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
 216         /* 0x40 - 0x47 */
 217         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 218         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 219         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 220         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 221         /* 0x48 - 0x4F */
 222         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 223         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 224         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 225         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
 226         /* 0x50 - 0x5F */
 227         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
 228         /* 0x60 - 0x6F */
 229         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
 230         /* 0x70 - 0x7F */
 231         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
 232         /* 0x80 - 0x8F */
 233         ImplicitOps, ImplicitOps, ImplicitOps, ImplicitOps,
 234         ImplicitOps, ImplicitOps, ImplicitOps, ImplicitOps,
 235         ImplicitOps, ImplicitOps, ImplicitOps, ImplicitOps,
 236         ImplicitOps, ImplicitOps, ImplicitOps, ImplicitOps,
 237         /* 0x90 - 0x9F */
 238         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
 239         /* 0xA0 - 0xA7 */
 240         0, 0, 0, DstMem | SrcReg | ModRM | BitOp, 0, 0, 0, 0,
 241         /* 0xA8 - 0xAF */
 242         0, 0, 0, DstMem | SrcReg | ModRM | BitOp, 0, 0, ModRM, 0,
 243         /* 0xB0 - 0xB7 */
 244         ByteOp | DstMem | SrcReg | ModRM, DstMem | SrcReg | ModRM, 0,
 245             DstMem | SrcReg | ModRM | BitOp,
 246         0, 0, ByteOp | DstReg | SrcMem | ModRM | Mov,
 247             DstReg | SrcMem16 | ModRM | Mov,
 248         /* 0xB8 - 0xBF */
 249         0, 0, DstMem | SrcImmByte | ModRM, DstMem | SrcReg | ModRM | BitOp,
 250         0, 0, ByteOp | DstReg | SrcMem | ModRM | Mov,
 251             DstReg | SrcMem16 | ModRM | Mov,
 252         /* 0xC0 - 0xCF */
 253         0, 0, 0, DstMem | SrcReg | ModRM | Mov, 0, 0, 0, ImplicitOps | ModRM,
 254         0, 0, 0, 0, 0, 0, 0, 0,
 255         /* 0xD0 - 0xDF */
 256         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
 257         /* 0xE0 - 0xEF */
 258         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
 259         /* 0xF0 - 0xFF */
 260         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0
 261 };
 262
 263 static u32 group_table[] = {
 264         [Group1_80*8] =
 265         ByteOp | DstMem | SrcImm | ModRM, ByteOp | DstMem | SrcImm | ModRM,
 266         ByteOp | DstMem | SrcImm | ModRM, ByteOp | DstMem | SrcImm | ModRM,
 267         ByteOp | DstMem | SrcImm | ModRM, ByteOp | DstMem | SrcImm | ModRM,
 268         ByteOp | DstMem | SrcImm | ModRM, ByteOp | DstMem | SrcImm | ModRM,
 269         [Group1_81*8] =
 270         DstMem | SrcImm | ModRM, DstMem | SrcImm | ModRM,
 271         DstMem | SrcImm | ModRM, DstMem | SrcImm | ModRM,
 272         DstMem | SrcImm | ModRM, DstMem | SrcImm | ModRM,
 273         DstMem | SrcImm | ModRM, DstMem | SrcImm | ModRM,
 274         [Group1_82*8] =
 275         ByteOp | DstMem | SrcImm | ModRM, ByteOp | DstMem | SrcImm | ModRM,
 276         ByteOp | DstMem | SrcImm | ModRM, ByteOp | DstMem | SrcImm | ModRM,
 277         ByteOp | DstMem | SrcImm | ModRM, ByteOp | DstMem | SrcImm | ModRM,
 278         ByteOp | DstMem | SrcImm | ModRM, ByteOp | DstMem | SrcImm | ModRM,
 279         [Group1_83*8] =
 280         DstMem | SrcImmByte | ModRM, DstMem | SrcImmByte | ModRM,
 281         DstMem | SrcImmByte | ModRM, DstMem | SrcImmByte | ModRM,
 282         DstMem | SrcImmByte | ModRM, DstMem | SrcImmByte | ModRM,
 283         DstMem | SrcImmByte | ModRM, DstMem | SrcImmByte | ModRM,
 284         [Group1A*8] =
 285         DstMem | SrcNone | ModRM | Mov | Stack, 0, 0, 0, 0, 0, 0, 0,
 286         [Group3_Byte*8] =
 287         ByteOp | SrcImm | DstMem | ModRM, 0,
 288         ByteOp | DstMem | SrcNone | ModRM, ByteOp | DstMem | SrcNone | ModRM,
 289         0, 0, 0, 0,
 290         [Group3*8] =
 291         DstMem | SrcImm | ModRM, 0,
 292         DstMem | SrcNone | ModRM, DstMem | SrcNone | ModRM,
 293         0, 0, 0, 0,
 294         [Group4*8] =
 295         ByteOp | DstMem | SrcNone | ModRM, ByteOp | DstMem | SrcNone | ModRM,
 296         0, 0, 0, 0, 0, 0,
 297         [Group5*8] =
 298         DstMem | SrcNone | ModRM, DstMem | SrcNone | ModRM,
 299         SrcMem | ModRM | Stack, 0,
 300         SrcMem | ModRM | Stack, 0, SrcMem | ModRM | Stack, 0,
 301         [Group7*8] =
 302         0, 0, ModRM | SrcMem, ModRM | SrcMem,
 303         SrcNone | ModRM | DstMem | Mov, 0,
 304         SrcMem16 | ModRM | Mov, SrcMem | ModRM | ByteOp,
 305 };
 306
 307 static u32 group2_table[] = {
 308         [Group7*8] =
 309         SrcNone | ModRM, 0, 0, 0,
 310         SrcNone | ModRM | DstMem | Mov, 0,
 311         SrcMem16 | ModRM | Mov, 0,
 312 };
 313
 314 /* EFLAGS bit definitions. */
 315 #define EFLG_OF (1<<11)
 316 #define EFLG_DF (1<<10)
 317 #define EFLG_SF (1<<7)
 318 #define EFLG_ZF (1<<6)
 319 #define EFLG_AF (1<<4)
 320 #define EFLG_PF (1<<2)
 321 #define EFLG_CF (1<<0)
 322
 323 /*
 324  * Instruction emulation:
 325  * Most instructions are emulated directly via a fragment of inline assembly
 326  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 327  * any modified flags.
 328  */
 329
 330 #if defined(CONFIG_X86_64)
 331 #define _LO32 "k"               /* force 32-bit operand */
 332 #define _STK  "%%rsp"           /* stack pointer */
 333 #elif defined(__i386__)
 334 #define _LO32 ""                /* force 32-bit operand */
 335 #define _STK  "%%esp"           /* stack pointer */
 336 #endif
 337
 338 /*
 339  * These EFLAGS bits are restored from saved value during emulation, and
 340  * any changes are written back to the saved value after emulation.
 341  */
 342 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 343
 344 /* Before executing instruction: restore necessary bits in EFLAGS. */
 345 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 346         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 347         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 348         "push %"_tmp"; "                                                \
 349         "push %"_tmp"; "                                                \
 350         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 351         "andl %"_LO32 _tmp",("_STK"); "                                 \
 352         "pushf; "                                                       \
 353         "notl %"_LO32 _tmp"; "                                          \
 354         "andl %"_LO32 _tmp",("_STK"); "                                 \
 355         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 356         "pop  %"_tmp"; "                                                \
 357         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 358         "popf; "                                                        \
 359         "pop  %"_sav"; "
 360
 361 /* After executing instruction: write-back necessary bits in EFLAGS. */
 362 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 363         /* _sav |= EFLAGS & _msk; */            \
 364         "pushf; "                               \
 365         "pop  %"_tmp"; "                        \
 366         "andl %"_msk",%"_LO32 _tmp"; "          \
 367         "orl  %"_LO32 _tmp",%"_sav"; "
 368
 369 #ifdef CONFIG_X86_64
 370 #define ON64(x) x
 371 #else
 372 #define ON64(x)
 373 #endif
 374
 375 #define ____emulate_2op(_op, _src, _dst, _eflags, _x, _y, _suffix)      \
 376         do {                                                            \
 377                 __asm__ __volatile__ (                                  \
 378                         _PRE_EFLAGS("0", "4", "2")                      \
 379                         _op _suffix " %"_x"3,%1; "                      \
 380                         _POST_EFLAGS("0", "4", "2")                     \
 381                         : "=m" (_eflags), "=m" ((_dst).val),            \
 382                           "=&r" (_tmp)                                  \
 383                         : _y ((_src).val), "i" (EFLAGS_MASK));          \
 384         } while (0)
 385
 386
 387 /* Raw emulation: instruction has two explicit operands. */
 388 #define __emulate_2op_nobyte(_op,_src,_dst,_eflags,_wx,_wy,_lx,_ly,_qx,_qy) \
 389         do {                                                            \
 390                 unsigned long _tmp;                                     \
 391                                                                         \
 392                 switch ((_dst).bytes) {                                 \
 393                 case 2:                                                 \
 394                         ____emulate_2op(_op,_src,_dst,_eflags,_wx,_wy,"w"); \
 395                         break;                                          \
 396                 case 4:                                                 \
 397                         ____emulate_2op(_op,_src,_dst,_eflags,_lx,_ly,"l"); \
 398                         break;                                          \
 399                 case 8:                                                 \
 400                         ON64(____emulate_2op(_op,_src,_dst,_eflags,_qx,_qy,"q")); \
 401                         break;                                          \
 402                 }                                                       \
 403         } while (0)
 404
 405 #define __emulate_2op(_op,_src,_dst,_eflags,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy) \
 406         do {                                                                 \
 407                 unsigned long _tmp;                                          \
 408                 switch ((_dst).bytes) {                                      \
 409                 case 1:                                                      \
 410                         ____emulate_2op(_op,_src,_dst,_eflags,_bx,_by,"b");  \
 411                         break;                                               \
 412                 default:                                                     \
 413                         __emulate_2op_nobyte(_op, _src, _dst, _eflags,       \
 414                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 415                         break;                                               \
 416                 }                                                            \
 417         } while (0)
 418
 419 /* Source operand is byte-sized and may be restricted to just %cl. */
 420 #define emulate_2op_SrcB(_op, _src, _dst, _eflags)                      \
 421         __emulate_2op(_op, _src, _dst, _eflags,                         \
 422                       "b", "c", "b", "c", "b", "c", "b", "c")
 423
 424 /* Source operand is byte, word, long or quad sized. */
 425 #define emulate_2op_SrcV(_op, _src, _dst, _eflags)                      \
 426         __emulate_2op(_op, _src, _dst, _eflags,                         \
 427                       "b", "q", "w", "r", _LO32, "r", "", "r")
 428
 429 /* Source operand is word, long or quad sized. */
 430 #define emulate_2op_SrcV_nobyte(_op, _src, _dst, _eflags)               \
 431         __emulate_2op_nobyte(_op, _src, _dst, _eflags,                  \
 432                              "w", "r", _LO32, "r", "", "r")
 433
 434 /* Instruction has three operands and one operand is stored in ECX register */
 435 #define __emulate_2op_cl(_op, _cl, _src, _dst, _eflags, _suffix, _type)         \
 436         do {                                                                    \
 437                 unsigned long _tmp;                                             \
 438                 _type _clv  = (_cl).val;                                        \
 439                 _type _srcv = (_src).val;                                       \
 440                 _type _dstv = (_dst).val;                                       \
 441                                                                                 \
 442                 __asm__ __volatile__ (                                          \
 443                         _PRE_EFLAGS("0", "5", "2")                              \
 444                         _op _suffix " %4,%1 \n"                                 \
 445                         _POST_EFLAGS("0", "5", "2")                             \
 446                         : "=m" (_eflags), "+r" (_dstv), "=&r" (_tmp)            \
 447                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)           \
 448                         );                                                      \
 449                                                                                 \
 450                 (_cl).val  = (unsigned long) _clv;                              \
 451                 (_src).val = (unsigned long) _srcv;                             \
 452                 (_dst).val = (unsigned long) _dstv;                             \
 453         } while (0)
 454
 455 #define emulate_2op_cl(_op, _cl, _src, _dst, _eflags)                           \
 456         do {                                                                    \
 457                 switch ((_dst).bytes) {                                         \
 458                 case 2:                                                         \
 459                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 460                                                 "w", unsigned short);           \
 461                         break;                                                  \
 462                 case 4:                                                         \
 463                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 464                                                 "l", unsigned int);             \
 465                         break;                                                  \
 466                 case 8:                                                         \
 467                         ON64(__emulate_2op_cl(_op, _cl, _src, _dst, _eflags,    \
 468                                                 "q", unsigned long));           \
 469                         break;                                                  \
 470                 }                                                               \
 471         } while (0)
 472
 473 #define __emulate_1op(_op, _dst, _eflags, _suffix)                      \
 474         do {                                                            \
 475                 unsigned long _tmp;                                     \
 476                                                                         \
 477                 __asm__ __volatile__ (                                  \
 478                         _PRE_EFLAGS("0", "3", "2")                      \
 479                         _op _suffix " %1; "                             \
 480                         _POST_EFLAGS("0", "3", "2")                     \
 481                         : "=m" (_eflags), "+m" ((_dst).val),            \
 482                           "=&r" (_tmp)                                  \
 483                         : "i" (EFLAGS_MASK));                           \
 484         } while (0)
 485
 486 /* Instruction has only one explicit operand (no source operand). */
 487 #define emulate_1op(_op, _dst, _eflags)                                    \
 488         do {                                                            \
 489                 switch ((_dst).bytes) {                                 \
 490                 case 1: __emulate_1op(_op, _dst, _eflags, "b"); break;  \
 491                 case 2: __emulate_1op(_op, _dst, _eflags, "w"); break;  \
 492                 case 4: __emulate_1op(_op, _dst, _eflags, "l"); break;  \
 493                 case 8: ON64(__emulate_1op(_op, _dst, _eflags, "q")); break; \
 494                 }                                                       \
 495         } while (0)
 496
 497 /* Fetch next part of the instruction being emulated. */
 498 #define insn_fetch(_type, _size, _eip)                                  \
 499 ({      unsigned long _x;                                               \
 500         rc = do_insn_fetch(ctxt, ops, (_eip), &_x, (_size));            \
 501         if (rc != 0)                                                    \
 502                 goto done;                                              \
 503         (_eip) += (_size);                                              \
 504         (_type)_x;                                                      \
 505 })
 506
 507 static inline unsigned long ad_mask(struct decode_cache *c)
 508 {
 509         return (1UL << (c->ad_bytes << 3)) - 1;
 510 }
 511
 512 /* Access/update address held in a register, based on addressing mode. */
 513 static inline unsigned long
 514 address_mask(struct decode_cache *c, unsigned long reg)
 515 {
 516         if (c->ad_bytes == sizeof(unsigned long))
 517                 return reg;
 518         else
 519                 return reg & ad_mask(c);
 520 }
 521
 522 static inline unsigned long
 523 register_address(struct decode_cache *c, unsigned long base, unsigned long reg)
 524 {
 525         return base + address_mask(c, reg);
 526 }
 527
 528 static inline void
 529 register_address_increment(struct decode_cache *c, unsigned long *reg, int inc)
 530 {
 531         if (c->ad_bytes == sizeof(unsigned long))
 532                 *reg += inc;
 533         else
 534                 *reg = (*reg & ~ad_mask(c)) | ((*reg + inc) & ad_mask(c));
 535 }
 536
 537 static inline void jmp_rel(struct decode_cache *c, int rel)
 538 {
 539         register_address_increment(c, &c->eip, rel);
 540 }
 541
 542 static void set_seg_override(struct decode_cache *c, int seg)
 543 {
 544         c->has_seg_override = true;
 545         c->seg_override = seg;
 546 }
 547
 548 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 549 {
 550         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 551                 return 0;
 552
 553         return kvm_x86_ops->get_segment_base(ctxt->vcpu, seg);
 554 }
 555
 556 static unsigned long seg_override_base(struct x86_emulate_ctxt *ctxt,
 557                                        struct decode_cache *c)
 558 {
 559         if (!c->has_seg_override)
 560                 return 0;
 561
 562         return seg_base(ctxt, c->seg_override);
 563 }
 564
 565 static unsigned long es_base(struct x86_emulate_ctxt *ctxt)
 566 {
 567         return seg_base(ctxt, VCPU_SREG_ES);
 568 }
 569
 570 static unsigned long ss_base(struct x86_emulate_ctxt *ctxt)
 571 {
 572         return seg_base(ctxt, VCPU_SREG_SS);
 573 }
 574
 575 static int do_fetch_insn_byte(struct x86_emulate_ctxt *ctxt,
 576                               struct x86_emulate_ops *ops,
 577                               unsigned long linear, u8 *dest)
 578 {
 579         struct fetch_cache *fc = &ctxt->decode.fetch;
 580         int rc;
 581         int size;
 582
 583         if (linear < fc->start || linear >= fc->end) {
 584                 size = min(15UL, PAGE_SIZE - offset_in_page(linear));
 585                 rc = ops->read_std(linear, fc->data, size, ctxt->vcpu);
 586                 if (rc)
 587                         return rc;
 588                 fc->start = linear;
 589                 fc->end = linear + size;
 590         }
 591         *dest = fc->data[linear - fc->start];
 592         return 0;
 593 }
 594
 595 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 596                          struct x86_emulate_ops *ops,
 597                          unsigned long eip, void *dest, unsigned size)
 598 {
 599         int rc = 0;
 600
 601         eip += ctxt->cs_base;
 602         while (size--) {
 603                 rc = do_fetch_insn_byte(ctxt, ops, eip++, dest++);
 604                 if (rc)
 605                         return rc;
 606         }
 607         return 0;
 608 }
 609
 610 /*
 611  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 612  * pointer into the block that addresses the relevant register.
 613  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 614  */
 615 static void *decode_register(u8 modrm_reg, unsigned long *regs,
 616                              int highbyte_regs)
 617 {
 618         void *p;
 619
 620         p = &regs[modrm_reg];
 621         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 622                 p = (unsigned char *)&regs[modrm_reg & 3] + 1;
 623         return p;
 624 }
 625
 626 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 627                            struct x86_emulate_ops *ops,
 628                            void *ptr,
 629                            u16 *size, unsigned long *address, int op_bytes)
 630 {
 631         int rc;
 632
 633         if (op_bytes == 2)
 634                 op_bytes = 3;
 635         *address = 0;
 636         rc = ops->read_std((unsigned long)ptr, (unsigned long *)size, 2,
 637                            ctxt->vcpu);
 638         if (rc)
 639                 return rc;
 640         rc = ops->read_std((unsigned long)ptr + 2, address, op_bytes,
 641                            ctxt->vcpu);
 642         return rc;
 643 }
 644
 645 static int test_cc(unsigned int condition, unsigned int flags)
 646 {
 647         int rc = 0;
 648
 649         switch ((condition & 15) >> 1) {
 650         case 0: /* o */
 651                 rc |= (flags & EFLG_OF);
 652                 break;
 653         case 1: /* b/c/nae */
 654                 rc |= (flags & EFLG_CF);
 655                 break;
 656         case 2: /* z/e */
 657                 rc |= (flags & EFLG_ZF);
 658                 break;
 659         case 3: /* be/na */
 660                 rc |= (flags & (EFLG_CF|EFLG_ZF));
 661                 break;
 662         case 4: /* s */
 663                 rc |= (flags & EFLG_SF);
 664                 break;
 665         case 5: /* p/pe */
 666                 rc |= (flags & EFLG_PF);
 667                 break;
 668         case 7: /* le/ng */
 669                 rc |= (flags & EFLG_ZF);
 670                 /* fall through */
 671         case 6: /* l/nge */
 672                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
 673                 break;
 674         }
 675
 676         /* Odd condition identifiers (lsb == 1) have inverted sense. */
 677         return (!!rc ^ (condition & 1));
 678 }
 679
 680 static void decode_register_operand(struct operand *op,
 681                                     struct decode_cache *c,
 682                                     int inhibit_bytereg)
 683 {
 684         unsigned reg = c->modrm_reg;
 685         int highbyte_regs = c->rex_prefix == 0;
 686
 687         if (!(c->d & ModRM))
 688                 reg = (c->b & 7) | ((c->rex_prefix & 1) << 3);
 689         op->type = OP_REG;
 690         if ((c->d & ByteOp) && !inhibit_bytereg) {
 691                 op->ptr = decode_register(reg, c->regs, highbyte_regs);
 692                 op->val = *(u8 *)op->ptr;
 693                 op->bytes = 1;
 694         } else {
 695                 op->ptr = decode_register(reg, c->regs, 0);
 696                 op->bytes = c->op_bytes;
 697                 switch (op->bytes) {
 698                 case 2:
 699                         op->val = *(u16 *)op->ptr;
 700                         break;
 701                 case 4:
 702                         op->val = *(u32 *)op->ptr;
 703                         break;
 704                 case 8:
 705                         op->val = *(u64 *) op->ptr;
 706                         break;
 707                 }
 708         }
 709         op->orig_val = op->val;
 710 }
 711
 712 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
 713                         struct x86_emulate_ops *ops)
 714 {
 715         struct decode_cache *c = &ctxt->decode;
 716         u8 sib;
 717         int index_reg = 0, base_reg = 0, scale;
 718         int rc = 0;
 719
 720         if (c->rex_prefix) {
 721                 c->modrm_reg = (c->rex_prefix & 4) << 1;        /* REX.R */
 722                 index_reg = (c->rex_prefix & 2) << 2; /* REX.X */
 723                 c->modrm_rm = base_reg = (c->rex_prefix & 1) << 3; /* REG.B */
 724         }
 725
 726         c->modrm = insn_fetch(u8, 1, c->eip);
 727         c->modrm_mod |= (c->modrm & 0xc0) >> 6;
 728         c->modrm_reg |= (c->modrm & 0x38) >> 3;
 729         c->modrm_rm |= (c->modrm & 0x07);
 730         c->modrm_ea = 0;
 731         c->use_modrm_ea = 1;
 732
 733         if (c->modrm_mod == 3) {
 734                 c->modrm_ptr = decode_register(c->modrm_rm,
 735                                                c->regs, c->d & ByteOp);
 736                 c->modrm_val = *(unsigned long *)c->modrm_ptr;
 737                 return rc;
 738         }
 739
 740         if (c->ad_bytes == 2) {
 741                 unsigned bx = c->regs[VCPU_REGS_RBX];
 742                 unsigned bp = c->regs[VCPU_REGS_RBP];
 743                 unsigned si = c->regs[VCPU_REGS_RSI];
 744                 unsigned di = c->regs[VCPU_REGS_RDI];
 745
 746                 /* 16-bit ModR/M decode. */
 747                 switch (c->modrm_mod) {
 748                 case 0:
 749                         if (c->modrm_rm == 6)
 750                                 c->modrm_ea += insn_fetch(u16, 2, c->eip);
 751                         break;
 752                 case 1:
 753                         c->modrm_ea += insn_fetch(s8, 1, c->eip);
 754                         break;
 755                 case 2:
 756                         c->modrm_ea += insn_fetch(u16, 2, c->eip);
 757                         break;
 758                 }
 759                 switch (c->modrm_rm) {
 760                 case 0:
 761                         c->modrm_ea += bx + si;
 762                         break;
 763                 case 1:
 764                         c->modrm_ea += bx + di;
 765                         break;
 766                 case 2:
 767                         c->modrm_ea += bp + si;
 768                         break;
 769                 case 3:
 770                         c->modrm_ea += bp + di;
 771                         break;
 772                 case 4:
 773                         c->modrm_ea += si;
 774                         break;
 775                 case 5:
 776                         c->modrm_ea += di;
 777                         break;
 778                 case 6:
 779                         if (c->modrm_mod != 0)
 780                                 c->modrm_ea += bp;
 781                         break;
 782                 case 7:
 783                         c->modrm_ea += bx;
 784                         break;
 785                 }
 786                 if (c->modrm_rm == 2 || c->modrm_rm == 3 ||
 787                     (c->modrm_rm == 6 && c->modrm_mod != 0))
 788                         if (!c->has_seg_override)
 789                                 set_seg_override(c, VCPU_SREG_SS);
 790                 c->modrm_ea = (u16)c->modrm_ea;
 791         } else {
 792                 /* 32/64-bit ModR/M decode. */
 793                 if ((c->modrm_rm & 7) == 4) {
 794                         sib = insn_fetch(u8, 1, c->eip);
 795                         index_reg |= (sib >> 3) & 7;
 796                         base_reg |= sib & 7;
 797                         scale = sib >> 6;
 798
 799                         if ((base_reg & 7) == 5 && c->modrm_mod == 0)
 800                                 c->modrm_ea += insn_fetch(s32, 4, c->eip);
 801                         else
 802                                 c->modrm_ea += c->regs[base_reg];
 803                         if (index_reg != 4)
 804                                 c->modrm_ea += c->regs[index_reg] << scale;
 805                 } else if ((c->modrm_rm & 7) == 5 && c->modrm_mod == 0) {
 806                         if (ctxt->mode == X86EMUL_MODE_PROT64)
 807                                 c->rip_relative = 1;
 808                 } else
 809                         c->modrm_ea += c->regs[c->modrm_rm];
 810                 switch (c->modrm_mod) {
 811                 case 0:
 812                         if (c->modrm_rm == 5)
 813                                 c->modrm_ea += insn_fetch(s32, 4, c->eip);
 814                         break;
 815                 case 1:
 816                         c->modrm_ea += insn_fetch(s8, 1, c->eip);
 817                         break;
 818                 case 2:
 819                         c->modrm_ea += insn_fetch(s32, 4, c->eip);
 820                         break;
 821                 }
 822         }
 823 done:
 824         return rc;
 825 }
 826
 827 static int decode_abs(struct x86_emulate_ctxt *ctxt,
 828                       struct x86_emulate_ops *ops)
 829 {
 830         struct decode_cache *c = &ctxt->decode;
 831         int rc = 0;
 832
 833         switch (c->ad_bytes) {
 834         case 2:
 835                 c->modrm_ea = insn_fetch(u16, 2, c->eip);
 836                 break;
 837         case 4:
 838                 c->modrm_ea = insn_fetch(u32, 4, c->eip);
 839                 break;
 840         case 8:
 841                 c->modrm_ea = insn_fetch(u64, 8, c->eip);
 842                 break;
 843         }
 844 done:
 845         return rc;
 846 }
 847
 848 int
 849 x86_decode_insn(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
 850 {
 851         struct decode_cache *c = &ctxt->decode;
 852         int rc = 0;
 853         int mode = ctxt->mode;
 854         int def_op_bytes, def_ad_bytes, group;
 855
 856         /* Shadow copy of register state. Committed on successful emulation. */
 857
 858         memset(c, 0, sizeof(struct decode_cache));
 859         c->eip = kvm_rip_read(ctxt->vcpu);
 860         ctxt->cs_base = seg_base(ctxt, VCPU_SREG_CS);
 861         memcpy(c->regs, ctxt->vcpu->arch.regs, sizeof c->regs);
 862
 863         switch (mode) {
 864         case X86EMUL_MODE_REAL:
 865         case X86EMUL_MODE_PROT16:
 866                 def_op_bytes = def_ad_bytes = 2;
 867                 break;
 868         case X86EMUL_MODE_PROT32:
 869                 def_op_bytes = def_ad_bytes = 4;
 870                 break;
 871 #ifdef CONFIG_X86_64
 872         case X86EMUL_MODE_PROT64:
 873                 def_op_bytes = 4;
 874                 def_ad_bytes = 8;
 875                 break;
 876 #endif
 877         default:
 878                 return -1;
 879         }
 880
 881         c->op_bytes = def_op_bytes;
 882         c->ad_bytes = def_ad_bytes;
 883
 884         /* Legacy prefixes. */
 885         for (;;) {
 886                 switch (c->b = insn_fetch(u8, 1, c->eip)) {
 887                 case 0x66:      /* operand-size override */
 888                         /* switch between 2/4 bytes */
 889                         c->op_bytes = def_op_bytes ^ 6;
 890                         break;
 891                 case 0x67:      /* address-size override */
 892                         if (mode == X86EMUL_MODE_PROT64)
 893                                 /* switch between 4/8 bytes */
 894                                 c->ad_bytes = def_ad_bytes ^ 12;
 895                         else
 896                                 /* switch between 2/4 bytes */
 897                                 c->ad_bytes = def_ad_bytes ^ 6;
 898                         break;
 899                 case 0x26:      /* ES override */
 900                 case 0x2e:      /* CS override */
 901                 case 0x36:      /* SS override */
 902                 case 0x3e:      /* DS override */
 903                         set_seg_override(c, (c->b >> 3) & 3);
 904                         break;
 905                 case 0x64:      /* FS override */
 906                 case 0x65:      /* GS override */
 907                         set_seg_override(c, c->b & 7);
 908                         break;
 909                 case 0x40 ... 0x4f: /* REX */
 910                         if (mode != X86EMUL_MODE_PROT64)
 911                                 goto done_prefixes;
 912                         c->rex_prefix = c->b;
 913                         continue;
 914                 case 0xf0:      /* LOCK */
 915                         c->lock_prefix = 1;
 916                         break;
 917                 case 0xf2:      /* REPNE/REPNZ */
 918                         c->rep_prefix = REPNE_PREFIX;
 919                         break;
 920                 case 0xf3:      /* REP/REPE/REPZ */
 921                         c->rep_prefix = REPE_PREFIX;
 922                         break;
 923                 default:
 924                         goto done_prefixes;
 925                 }
 926
 927                 /* Any legacy prefix after a REX prefix nullifies its effect. */
 928
 929                 c->rex_prefix = 0;
 930         }
 931
 932 done_prefixes:
 933
 934         /* REX prefix. */
 935         if (c->rex_prefix)
 936                 if (c->rex_prefix & 8)
 937                         c->op_bytes = 8;        /* REX.W */
 938
 939         /* Opcode byte(s). */
 940         c->d = opcode_table[c->b];
 941         if (c->d == 0) {
 942                 /* Two-byte opcode? */
 943                 if (c->b == 0x0f) {
 944                         c->twobyte = 1;
 945                         c->b = insn_fetch(u8, 1, c->eip);
 946                         c->d = twobyte_table[c->b];
 947                 }
 948         }
 949
 950         if (c->d & Group) {
 951                 group = c->d & GroupMask;
 952                 c->modrm = insn_fetch(u8, 1, c->eip);
 953                 --c->eip;
 954
 955                 group = (group << 3) + ((c->modrm >> 3) & 7);
 956                 if ((c->d & GroupDual) && (c->modrm >> 6) == 3)
 957                         c->d = group2_table[group];
 958                 else
 959                         c->d = group_table[group];
 960         }
 961
 962         /* Unrecognised? */
 963         if (c->d == 0) {
 964                 DPRINTF("Cannot emulate %02x\n", c->b);
 965                 return -1;
 966         }
 967
 968         if (mode == X86EMUL_MODE_PROT64 && (c->d & Stack))
 969                 c->op_bytes = 8;
 970
 971         /* ModRM and SIB bytes. */
 972         if (c->d & ModRM)
 973                 rc = decode_modrm(ctxt, ops);
 974         else if (c->d & MemAbs)
 975                 rc = decode_abs(ctxt, ops);
 976         if (rc)
 977                 goto done;
 978
 979         if (!c->has_seg_override)
 980                 set_seg_override(c, VCPU_SREG_DS);
 981
 982         if (!(!c->twobyte && c->b == 0x8d))
 983                 c->modrm_ea += seg_override_base(ctxt, c);
 984
 985         if (c->ad_bytes != 8)
 986                 c->modrm_ea = (u32)c->modrm_ea;
 987         /*
 988          * Decode and fetch the source operand: register, memory
 989          * or immediate.
 990          */
 991         switch (c->d & SrcMask) {
 992         case SrcNone:
 993                 break;
 994         case SrcReg:
 995                 decode_register_operand(&c->src, c, 0);
 996                 break;
 997         case SrcMem16:
 998                 c->src.bytes = 2;
 999                 goto srcmem_common;
1000         case SrcMem32:
1001                 c->src.bytes = 4;
1002                 goto srcmem_common;
1003         case SrcMem:
1004                 c->src.bytes = (c->d & ByteOp) ? 1 :
1005                                                            c->op_bytes;
1006                 /* Don't fetch the address for invlpg: it could be unmapped. */
1007                 if (c->twobyte && c->b == 0x01 && c->modrm_reg == 7)
1008                         break;
1009         srcmem_common:
1010                 /*
1011                  * For instructions with a ModR/M byte, switch to register
1012                  * access if Mod = 3.
1013                  */
1014                 if ((c->d & ModRM) && c->modrm_mod == 3) {
1015                         c->src.type = OP_REG;
1016                         c->src.val = c->modrm_val;
1017                         c->src.ptr = c->modrm_ptr;
1018                         break;
1019                 }
1020                 c->src.type = OP_MEM;
1021                 break;
1022         case SrcImm:
1023                 c->src.type = OP_IMM;
1024                 c->src.ptr = (unsigned long *)c->eip;
1025                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1026                 if (c->src.bytes == 8)
1027                         c->src.bytes = 4;
1028                 /* NB. Immediates are sign-extended as necessary. */
1029                 switch (c->src.bytes) {
1030                 case 1:
1031                         c->src.val = insn_fetch(s8, 1, c->eip);
1032                         break;
1033                 case 2:
1034                         c->src.val = insn_fetch(s16, 2, c->eip);
1035                         break;
1036                 case 4:
1037                         c->src.val = insn_fetch(s32, 4, c->eip);
1038                         break;
1039                 }
1040                 break;
1041         case SrcImmByte:
1042                 c->src.type = OP_IMM;
1043                 c->src.ptr = (unsigned long *)c->eip;
1044                 c->src.bytes = 1;
1045                 c->src.val = insn_fetch(s8, 1, c->eip);
1046                 break;
1047         case SrcOne:
1048                 c->src.bytes = 1;
1049                 c->src.val = 1;
1050                 break;
1051         }
1052
1053         /*
1054          * Decode and fetch the second source operand: register, memory
1055          * or immediate.
1056          */
1057         switch (c->d & Src2Mask) {
1058         case Src2None:
1059                 break;
1060         case Src2CL:
1061                 c->src2.bytes = 1;
1062                 c->src2.val = c->regs[VCPU_REGS_RCX] & 0x8;
1063                 break;
1064         case Src2ImmByte:
1065                 c->src2.type = OP_IMM;
1066                 c->src2.ptr = (unsigned long *)c->eip;
1067                 c->src2.bytes = 1;
1068                 c->src2.val = insn_fetch(u8, 1, c->eip);
1069                 break;
1070         case Src2One:
1071                 c->src2.bytes = 1;
1072                 c->src2.val = 1;
1073                 break;
1074         }
1075
1076         /* Decode and fetch the destination operand: register or memory. */
1077         switch (c->d & DstMask) {
1078         case ImplicitOps:
1079                 /* Special instructions do their own operand decoding. */
1080                 return 0;
1081         case DstReg:
1082                 decode_register_operand(&c->dst, c,
1083                          c->twobyte && (c->b == 0xb6 || c->b == 0xb7));
1084                 break;
1085         case DstMem:
1086                 if ((c->d & ModRM) && c->modrm_mod == 3) {
1087                         c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1088                         c->dst.type = OP_REG;
1089                         c->dst.val = c->dst.orig_val = c->modrm_val;
1090                         c->dst.ptr = c->modrm_ptr;
1091                         break;
1092                 }
1093                 c->dst.type = OP_MEM;
1094                 break;
1095         case DstAcc:
1096                 c->dst.type = OP_REG;
1097                 c->dst.bytes = c->op_bytes;
1098                 c->dst.ptr = &c->regs[VCPU_REGS_RAX];
1099                 switch (c->op_bytes) {
1100                         case 1:
1101                                 c->dst.val = *(u8 *)c->dst.ptr;
1102                                 break;
1103                         case 2:
1104                                 c->dst.val = *(u16 *)c->dst.ptr;
1105                                 break;
1106                         case 4:
1107                                 c->dst.val = *(u32 *)c->dst.ptr;
1108                                 break;
1109                 }
1110                 c->dst.orig_val = c->dst.val;
1111                 break;
1112         }
1113
1114         if (c->rip_relative)
1115                 c->modrm_ea += c->eip;
1116
1117 done:
1118         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
1119 }
1120
1121 static inline void emulate_push(struct x86_emulate_ctxt *ctxt)
1122 {
1123         struct decode_cache *c = &ctxt->decode;
1124
1125         c->dst.type  = OP_MEM;
1126         c->dst.bytes = c->op_bytes;
1127         c->dst.val = c->src.val;
1128         register_address_increment(c, &c->regs[VCPU_REGS_RSP], -c->op_bytes);
1129         c->dst.ptr = (void *) register_address(c, ss_base(ctxt),
1130                                                c->regs[VCPU_REGS_RSP]);
1131 }
1132
1133 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1134                        struct x86_emulate_ops *ops)
1135 {
1136         struct decode_cache *c = &ctxt->decode;
1137         int rc;
1138
1139         rc = ops->read_emulated(register_address(c, ss_base(ctxt),
1140                                                  c->regs[VCPU_REGS_RSP]),
1141                                 &c->src.val, c->src.bytes, ctxt->vcpu);
1142         if (rc != 0)
1143                 return rc;
1144
1145         register_address_increment(c, &c->regs[VCPU_REGS_RSP], c->src.bytes);
1146         return rc;
1147 }
1148
1149 static inline int emulate_grp1a(struct x86_emulate_ctxt *ctxt,
1150                                 struct x86_emulate_ops *ops)
1151 {
1152         struct decode_cache *c = &ctxt->decode;
1153         int rc;
1154
1155         c->src.bytes = c->dst.bytes;
1156         rc = emulate_pop(ctxt, ops);
1157         if (rc != 0)
1158                 return rc;
1159         c->dst.val = c->src.val;
1160         return 0;
1161 }
1162
1163 static inline void emulate_grp2(struct x86_emulate_ctxt *ctxt)
1164 {
1165         struct decode_cache *c = &ctxt->decode;
1166         switch (c->modrm_reg) {
1167         case 0: /* rol */
1168                 emulate_2op_SrcB("rol", c->src, c->dst, ctxt->eflags);
1169                 break;
1170         case 1: /* ror */
1171                 emulate_2op_SrcB("ror", c->src, c->dst, ctxt->eflags);
1172                 break;
1173         case 2: /* rcl */
1174                 emulate_2op_SrcB("rcl", c->src, c->dst, ctxt->eflags);
1175                 break;
1176         case 3: /* rcr */
1177                 emulate_2op_SrcB("rcr", c->src, c->dst, ctxt->eflags);
1178                 break;
1179         case 4: /* sal/shl */
1180         case 6: /* sal/shl */
1181                 emulate_2op_SrcB("sal", c->src, c->dst, ctxt->eflags);
1182                 break;
1183         case 5: /* shr */
1184                 emulate_2op_SrcB("shr", c->src, c->dst, ctxt->eflags);
1185                 break;
1186         case 7: /* sar */
1187                 emulate_2op_SrcB("sar", c->src, c->dst, ctxt->eflags);
1188                 break;
1189         }
1190 }
1191
1192 static inline int emulate_grp3(struct x86_emulate_ctxt *ctxt,
1193                                struct x86_emulate_ops *ops)
1194 {
1195         struct decode_cache *c = &ctxt->decode;
1196         int rc = 0;
1197
1198         switch (c->modrm_reg) {
1199         case 0 ... 1:   /* test */
1200                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
1201                 break;
1202         case 2: /* not */
1203                 c->dst.val = ~c->dst.val;
1204                 break;
1205         case 3: /* neg */
1206                 emulate_1op("neg", c->dst, ctxt->eflags);
1207                 break;
1208         default:
1209                 DPRINTF("Cannot emulate %02x\n", c->b);
1210                 rc = X86EMUL_UNHANDLEABLE;
1211                 break;
1212         }
1213         return rc;
1214 }
1215
1216 static inline int emulate_grp45(struct x86_emulate_ctxt *ctxt,
1217                                struct x86_emulate_ops *ops)
1218 {
1219         struct decode_cache *c = &ctxt->decode;
1220
1221         switch (c->modrm_reg) {
1222         case 0: /* inc */
1223                 emulate_1op("inc", c->dst, ctxt->eflags);
1224                 break;
1225         case 1: /* dec */
1226                 emulate_1op("dec", c->dst, ctxt->eflags);
1227                 break;
1228         case 2: /* call near abs */ {
1229                 long int old_eip;
1230                 old_eip = c->eip;
1231                 c->eip = c->src.val;
1232                 c->src.val = old_eip;
1233                 emulate_push(ctxt);
1234                 break;
1235         }
1236         case 4: /* jmp abs */
1237                 c->eip = c->src.val;
1238                 break;
1239         case 6: /* push */
1240                 emulate_push(ctxt);
1241                 break;
1242         }
1243         return 0;
1244 }
1245
1246 static inline int emulate_grp9(struct x86_emulate_ctxt *ctxt,
1247                                struct x86_emulate_ops *ops,
1248                                unsigned long memop)
1249 {
1250         struct decode_cache *c = &ctxt->decode;
1251         u64 old, new;
1252         int rc;
1253
1254         rc = ops->read_emulated(memop, &old, 8, ctxt->vcpu);
1255         if (rc != 0)
1256                 return rc;
1257
1258         if (((u32) (old >> 0) != (u32) c->regs[VCPU_REGS_RAX]) ||
1259             ((u32) (old >> 32) != (u32) c->regs[VCPU_REGS_RDX])) {
1260
1261                 c->regs[VCPU_REGS_RAX] = (u32) (old >> 0);
1262                 c->regs[VCPU_REGS_RDX] = (u32) (old >> 32);
1263                 ctxt->eflags &= ~EFLG_ZF;
1264
1265         } else {
1266                 new = ((u64)c->regs[VCPU_REGS_RCX] << 32) |
1267                        (u32) c->regs[VCPU_REGS_RBX];
1268
1269                 rc = ops->cmpxchg_emulated(memop, &old, &new, 8, ctxt->vcpu);
1270                 if (rc != 0)
1271                         return rc;
1272                 ctxt->eflags |= EFLG_ZF;
1273         }
1274         return 0;
1275 }
1276
1277 static inline int writeback(struct x86_emulate_ctxt *ctxt,
1278                             struct x86_emulate_ops *ops)
1279 {
1280         int rc;
1281         struct decode_cache *c = &ctxt->decode;
1282
1283         switch (c->dst.type) {
1284         case OP_REG:
1285                 /* The 4-byte case *is* correct:
1286                  * in 64-bit mode we zero-extend.
1287                  */
1288                 switch (c->dst.bytes) {
1289                 case 1:
1290                         *(u8 *)c->dst.ptr = (u8)c->dst.val;
1291                         break;
1292                 case 2:
1293                         *(u16 *)c->dst.ptr = (u16)c->dst.val;
1294                         break;
1295                 case 4:
1296                         *c->dst.ptr = (u32)c->dst.val;
1297                         break;  /* 64b: zero-ext */
1298                 case 8:
1299                         *c->dst.ptr = c->dst.val;
1300                         break;
1301                 }
1302                 break;
1303         case OP_MEM:
1304                 if (c->lock_prefix)
1305                         rc = ops->cmpxchg_emulated(
1306                                         (unsigned long)c->dst.ptr,
1307                                         &c->dst.orig_val,
1308                                         &c->dst.val,
1309                                         c->dst.bytes,
1310                                         ctxt->vcpu);
1311                 else
1312                         rc = ops->write_emulated(
1313                                         (unsigned long)c->dst.ptr,
1314                                         &c->dst.val,
1315                                         c->dst.bytes,
1316                                         ctxt->vcpu);
1317                 if (rc != 0)
1318                         return rc;
1319                 break;
1320         case OP_NONE:
1321                 /* no writeback */
1322                 break;
1323         default:
1324                 break;
1325         }
1326         return 0;
1327 }
1328
1329 int
1330 x86_emulate_insn(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1331 {
1332         unsigned long memop = 0;
1333         u64 msr_data;
1334         unsigned long saved_eip = 0;
1335         struct decode_cache *c = &ctxt->decode;
1336         unsigned int port;
1337         int io_dir_in;
1338         int rc = 0;
1339
1340         /* Shadow copy of register state. Committed on successful emulation.
1341          * NOTE: we can copy them from vcpu as x86_decode_insn() doesn't
1342          * modify them.
1343          */
1344
1345         memcpy(c->regs, ctxt->vcpu->arch.regs, sizeof c->regs);
1346         saved_eip = c->eip;
1347
1348         if (((c->d & ModRM) && (c->modrm_mod != 3)) || (c->d & MemAbs))
1349                 memop = c->modrm_ea;
1350
1351         if (c->rep_prefix && (c->d & String)) {
1352                 /* All REP prefixes have the same first termination condition */
1353                 if (c->regs[VCPU_REGS_RCX] == 0) {
1354                         kvm_rip_write(ctxt->vcpu, c->eip);
1355                         goto done;
1356                 }
1357                 /* The second termination condition only applies for REPE
1358                  * and REPNE. Test if the repeat string operation prefix is
1359                  * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
1360                  * corresponding termination condition according to:
1361                  *      - if REPE/REPZ and ZF = 0 then done
1362                  *      - if REPNE/REPNZ and ZF = 1 then done
1363                  */
1364                 if ((c->b == 0xa6) || (c->b == 0xa7) ||
1365                                 (c->b == 0xae) || (c->b == 0xaf)) {
1366                         if ((c->rep_prefix == REPE_PREFIX) &&
1367                                 ((ctxt->eflags & EFLG_ZF) == 0)) {
1368                                         kvm_rip_write(ctxt->vcpu, c->eip);
1369                                         goto done;
1370                         }
1371                         if ((c->rep_prefix == REPNE_PREFIX) &&
1372                                 ((ctxt->eflags & EFLG_ZF) == EFLG_ZF)) {
1373                                 kvm_rip_write(ctxt->vcpu, c->eip);
1374                                 goto done;
1375                         }
1376                 }
1377                 c->regs[VCPU_REGS_RCX]--;
1378                 c->eip = kvm_rip_read(ctxt->vcpu);
1379         }
1380
1381         if (c->src.type == OP_MEM) {
1382                 c->src.ptr = (unsigned long *)memop;
1383                 c->src.val = 0;
1384                 rc = ops->read_emulated((unsigned long)c->src.ptr,
1385                                         &c->src.val,
1386                                         c->src.bytes,
1387                                         ctxt->vcpu);
1388                 if (rc != 0)
1389                         goto done;
1390                 c->src.orig_val = c->src.val;
1391         }
1392
1393         if ((c->d & DstMask) == ImplicitOps)
1394                 goto special_insn;
1395
1396
1397         if (c->dst.type == OP_MEM) {
1398                 c->dst.ptr = (unsigned long *)memop;
1399                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1400                 c->dst.val = 0;
1401                 if (c->d & BitOp) {
1402                         unsigned long mask = ~(c->dst.bytes * 8 - 1);
1403
1404                         c->dst.ptr = (void *)c->dst.ptr +
1405                                                    (c->src.val & mask) / 8;
1406                 }
1407                 if (!(c->d & Mov) &&
1408                                    /* optimisation - avoid slow emulated read */
1409                     ((rc = ops->read_emulated((unsigned long)c->dst.ptr,
1410                                            &c->dst.val,
1411                                           c->dst.bytes, ctxt->vcpu)) != 0))
1412                         goto done;
1413         }
1414         c->dst.orig_val = c->dst.val;
1415
1416 special_insn:
1417
1418         if (c->twobyte)
1419                 goto twobyte_insn;
1420
1421         switch (c->b) {
1422         case 0x00 ... 0x05:
1423               add:              /* add */
1424                 emulate_2op_SrcV("add", c->src, c->dst, ctxt->eflags);
1425                 break;
1426         case 0x08 ... 0x0d:
1427               or:               /* or */
1428                 emulate_2op_SrcV("or", c->src, c->dst, ctxt->eflags);
1429                 break;
1430         case 0x10 ... 0x15:
1431               adc:              /* adc */
1432                 emulate_2op_SrcV("adc", c->src, c->dst, ctxt->eflags);
1433                 break;
1434         case 0x18 ... 0x1d:
1435               sbb:              /* sbb */
1436                 emulate_2op_SrcV("sbb", c->src, c->dst, ctxt->eflags);
1437                 break;
1438         case 0x20 ... 0x25:
1439               and:              /* and */
1440                 emulate_2op_SrcV("and", c->src, c->dst, ctxt->eflags);
1441                 break;
1442         case 0x28 ... 0x2d:
1443               sub:              /* sub */
1444                 emulate_2op_SrcV("sub", c->src, c->dst, ctxt->eflags);
1445                 break;
1446         case 0x30 ... 0x35:
1447               xor:              /* xor */
1448                 emulate_2op_SrcV("xor", c->src, c->dst, ctxt->eflags);
1449                 break;
1450         case 0x38 ... 0x3d:
1451               cmp:              /* cmp */
1452                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
1453                 break;
1454         case 0x40 ... 0x47: /* inc r16/r32 */
1455                 emulate_1op("inc", c->dst, ctxt->eflags);
1456                 break;
1457         case 0x48 ... 0x4f: /* dec r16/r32 */
1458                 emulate_1op("dec", c->dst, ctxt->eflags);
1459                 break;
1460         case 0x50 ... 0x57:  /* push reg */
1461                 emulate_push(ctxt);
1462                 break;
1463         case 0x58 ... 0x5f: /* pop reg */
1464         pop_instruction:
1465                 c->src.bytes = c->op_bytes;
1466                 rc = emulate_pop(ctxt, ops);
1467                 if (rc != 0)
1468                         goto done;
1469                 c->dst.val = c->src.val;
1470                 break;
1471         case 0x63:              /* movsxd */
1472                 if (ctxt->mode != X86EMUL_MODE_PROT64)
1473                         goto cannot_emulate;
1474                 c->dst.val = (s32) c->src.val;
1475                 break;
1476         case 0x68: /* push imm */
1477         case 0x6a: /* push imm8 */
1478                 emulate_push(ctxt);
1479                 break;
1480         case 0x6c:              /* insb */
1481         case 0x6d:              /* insw/insd */
1482                  if (kvm_emulate_pio_string(ctxt->vcpu, NULL,
1483                                 1,
1484                                 (c->d & ByteOp) ? 1 : c->op_bytes,
1485                                 c->rep_prefix ?
1486                                 address_mask(c, c->regs[VCPU_REGS_RCX]) : 1,
1487                                 (ctxt->eflags & EFLG_DF),
1488                                 register_address(c, es_base(ctxt),
1489                                                  c->regs[VCPU_REGS_RDI]),
1490                                 c->rep_prefix,
1491                                 c->regs[VCPU_REGS_RDX]) == 0) {
1492                         c->eip = saved_eip;
1493                         return -1;
1494                 }
1495                 return 0;
1496         case 0x6e:              /* outsb */
1497         case 0x6f:              /* outsw/outsd */
1498                 if (kvm_emulate_pio_string(ctxt->vcpu, NULL,
1499                                 0,
1500                                 (c->d & ByteOp) ? 1 : c->op_bytes,
1501                                 c->rep_prefix ?
1502                                 address_mask(c, c->regs[VCPU_REGS_RCX]) : 1,
1503                                 (ctxt->eflags & EFLG_DF),
1504                                          register_address(c,
1505                                           seg_override_base(ctxt, c),
1506                                                  c->regs[VCPU_REGS_RSI]),
1507                                 c->rep_prefix,
1508                                 c->regs[VCPU_REGS_RDX]) == 0) {
1509                         c->eip = saved_eip;
1510                         return -1;
1511                 }
1512                 return 0;
1513         case 0x70 ... 0x7f: /* jcc (short) */ {
1514                 int rel = insn_fetch(s8, 1, c->eip);
1515
1516                 if (test_cc(c->b, ctxt->eflags))
1517                         jmp_rel(c, rel);
1518                 break;
1519         }
1520         case 0x80 ... 0x83:     /* Grp1 */
1521                 switch (c->modrm_reg) {
1522                 case 0:
1523                         goto add;
1524                 case 1:
1525                         goto or;
1526                 case 2:
1527                         goto adc;
1528                 case 3:
1529                         goto sbb;
1530                 case 4:
1531                         goto and;
1532                 case 5:
1533                         goto sub;
1534                 case 6:
1535                         goto xor;
1536                 case 7:
1537                         goto cmp;
1538                 }
1539                 break;
1540         case 0x84 ... 0x85:
1541                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
1542                 break;
1543         case 0x86 ... 0x87:     /* xchg */
1544         xchg:
1545                 /* Write back the register source. */
1546                 switch (c->dst.bytes) {
1547                 case 1:
1548                         *(u8 *) c->src.ptr = (u8) c->dst.val;
1549                         break;
1550                 case 2:
1551                         *(u16 *) c->src.ptr = (u16) c->dst.val;
1552                         break;
1553                 case 4:
1554                         *c->src.ptr = (u32) c->dst.val;
1555                         break;  /* 64b reg: zero-extend */
1556                 case 8:
1557                         *c->src.ptr = c->dst.val;
1558                         break;
1559                 }
1560                 /*
1561                  * Write back the memory destination with implicit LOCK
1562                  * prefix.
1563                  */
1564                 c->dst.val = c->src.val;
1565                 c->lock_prefix = 1;
1566                 break;
1567         case 0x88 ... 0x8b:     /* mov */
1568                 goto mov;
1569         case 0x8c: { /* mov r/m, sreg */
1570                 struct kvm_segment segreg;
1571
1572                 if (c->modrm_reg <= 5)
1573                         kvm_get_segment(ctxt->vcpu, &segreg, c->modrm_reg);
1574                 else {
1575                         printk(KERN_INFO "0x8c: Invalid segreg in modrm byte 0x%02x\n",
1576                                c->modrm);
1577                         goto cannot_emulate;
1578                 }
1579                 c->dst.val = segreg.selector;
1580                 break;
1581         }
1582         case 0x8d: /* lea r16/r32, m */
1583                 c->dst.val = c->modrm_ea;
1584                 break;
1585         case 0x8e: { /* mov seg, r/m16 */
1586                 uint16_t sel;
1587                 int type_bits;
1588                 int err;
1589
1590                 sel = c->src.val;
1591                 if (c->modrm_reg <= 5) {
1592                         type_bits = (c->modrm_reg == 1) ? 9 : 1;
1593                         err = kvm_load_segment_descriptor(ctxt->vcpu, sel,
1594                                                           type_bits, c->modrm_reg);
1595                 } else {
1596                         printk(KERN_INFO "Invalid segreg in modrm byte 0x%02x\n",
1597                                         c->modrm);
1598                         goto cannot_emulate;
1599                 }
1600
1601                 if (err < 0)
1602                         goto cannot_emulate;
1603
1604                 c->dst.type = OP_NONE;  /* Disable writeback. */
1605                 break;
1606         }
1607         case 0x8f:              /* pop (sole member of Grp1a) */
1608                 rc = emulate_grp1a(ctxt, ops);
1609                 if (rc != 0)
1610                         goto done;
1611                 break;
1612         case 0x90: /* nop / xchg r8,rax */
1613                 if (!(c->rex_prefix & 1)) { /* nop */
1614                         c->dst.type = OP_NONE;
1615                         break;
1616                 }
1617         case 0x91 ... 0x97: /* xchg reg,rax */
1618                 c->src.type = c->dst.type = OP_REG;
1619                 c->src.bytes = c->dst.bytes = c->op_bytes;
1620                 c->src.ptr = (unsigned long *) &c->regs[VCPU_REGS_RAX];
1621                 c->src.val = *(c->src.ptr);
1622                 goto xchg;
1623         case 0x9c: /* pushf */
1624                 c->src.val =  (unsigned long) ctxt->eflags;
1625                 emulate_push(ctxt);
1626                 break;
1627         case 0x9d: /* popf */
1628                 c->dst.type = OP_REG;
1629                 c->dst.ptr = (unsigned long *) &ctxt->eflags;
1630                 c->dst.bytes = c->op_bytes;
1631                 goto pop_instruction;
1632         case 0xa0 ... 0xa1:     /* mov */
1633                 c->dst.ptr = (unsigned long *)&c->regs[VCPU_REGS_RAX];
1634                 c->dst.val = c->src.val;
1635                 break;
1636         case 0xa2 ... 0xa3:     /* mov */
1637                 c->dst.val = (unsigned long)c->regs[VCPU_REGS_RAX];
1638                 break;
1639         case 0xa4 ... 0xa5:     /* movs */
1640                 c->dst.type = OP_MEM;
1641                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1642                 c->dst.ptr = (unsigned long *)register_address(c,
1643                                                    es_base(ctxt),
1644                                                    c->regs[VCPU_REGS_RDI]);
1645                 if ((rc = ops->read_emulated(register_address(c,
1646                                            seg_override_base(ctxt, c),
1647                                         c->regs[VCPU_REGS_RSI]),
1648                                         &c->dst.val,
1649                                         c->dst.bytes, ctxt->vcpu)) != 0)
1650                         goto done;
1651                 register_address_increment(c, &c->regs[VCPU_REGS_RSI],
1652                                        (ctxt->eflags & EFLG_DF) ? -c->dst.bytes
1653                                                            : c->dst.bytes);
1654                 register_address_increment(c, &c->regs[VCPU_REGS_RDI],
1655                                        (ctxt->eflags & EFLG_DF) ? -c->dst.bytes
1656                                                            : c->dst.bytes);
1657                 break;
1658         case 0xa6 ... 0xa7:     /* cmps */
1659                 c->src.type = OP_NONE; /* Disable writeback. */
1660                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1661                 c->src.ptr = (unsigned long *)register_address(c,
1662                                        seg_override_base(ctxt, c),
1663                                                    c->regs[VCPU_REGS_RSI]);
1664                 if ((rc = ops->read_emulated((unsigned long)c->src.ptr,
1665                                                 &c->src.val,
1666                                                 c->src.bytes,
1667                                                 ctxt->vcpu)) != 0)
1668                         goto done;
1669
1670                 c->dst.type = OP_NONE; /* Disable writeback. */
1671                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1672                 c->dst.ptr = (unsigned long *)register_address(c,
1673                                                    es_base(ctxt),
1674                                                    c->regs[VCPU_REGS_RDI]);
1675                 if ((rc = ops->read_emulated((unsigned long)c->dst.ptr,
1676                                                 &c->dst.val,
1677                                                 c->dst.bytes,
1678                                                 ctxt->vcpu)) != 0)
1679                         goto done;
1680
1681                 DPRINTF("cmps: mem1=0x%p mem2=0x%p\n", c->src.ptr, c->dst.ptr);
1682
1683                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
1684
1685                 register_address_increment(c, &c->regs[VCPU_REGS_RSI],
1686                                        (ctxt->eflags & EFLG_DF) ? -c->src.bytes
1687                                                                   : c->src.bytes);
1688                 register_address_increment(c, &c->regs[VCPU_REGS_RDI],
1689                                        (ctxt->eflags & EFLG_DF) ? -c->dst.bytes
1690                                                                   : c->dst.bytes);
1691
1692                 break;
1693         case 0xaa ... 0xab:     /* stos */
1694                 c->dst.type = OP_MEM;
1695                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1696                 c->dst.ptr = (unsigned long *)register_address(c,
1697                                                    es_base(ctxt),
1698                                                    c->regs[VCPU_REGS_RDI]);
1699                 c->dst.val = c->regs[VCPU_REGS_RAX];
1700                 register_address_increment(c, &c->regs[VCPU_REGS_RDI],
1701                                        (ctxt->eflags & EFLG_DF) ? -c->dst.bytes
1702                                                            : c->dst.bytes);
1703                 break;
1704         case 0xac ... 0xad:     /* lods */
1705                 c->dst.type = OP_REG;
1706                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1707                 c->dst.ptr = (unsigned long *)&c->regs[VCPU_REGS_RAX];
1708                 if ((rc = ops->read_emulated(register_address(c,
1709                                                  seg_override_base(ctxt, c),
1710                                                  c->regs[VCPU_REGS_RSI]),
1711                                                  &c->dst.val,
1712                                                  c->dst.bytes,
1713                                                  ctxt->vcpu)) != 0)
1714                         goto done;
1715                 register_address_increment(c, &c->regs[VCPU_REGS_RSI],
1716                                        (ctxt->eflags & EFLG_DF) ? -c->dst.bytes
1717                                                            : c->dst.bytes);
1718                 break;
1719         case 0xae ... 0xaf:     /* scas */
1720                 DPRINTF("Urk! I don't handle SCAS.\n");
1721                 goto cannot_emulate;
1722         case 0xb0 ... 0xbf: /* mov r, imm */
1723                 goto mov;
1724         case 0xc0 ... 0xc1:
1725                 emulate_grp2(ctxt);
1726                 break;
1727         case 0xc3: /* ret */
1728                 c->dst.type = OP_REG;
1729                 c->dst.ptr = &c->eip;
1730                 c->dst.bytes = c->op_bytes;
1731                 goto pop_instruction;
1732         case 0xc6 ... 0xc7:     /* mov (sole member of Grp11) */
1733         mov:
1734                 c->dst.val = c->src.val;
1735                 break;
1736         case 0xd0 ... 0xd1:     /* Grp2 */
1737                 c->src.val = 1;
1738                 emulate_grp2(ctxt);
1739                 break;
1740         case 0xd2 ... 0xd3:     /* Grp2 */
1741                 c->src.val = c->regs[VCPU_REGS_RCX];
1742                 emulate_grp2(ctxt);
1743                 break;
1744         case 0xe4:      /* inb */
1745         case 0xe5:      /* in */
1746                 port = insn_fetch(u8, 1, c->eip);
1747                 io_dir_in = 1;
1748                 goto do_io;
1749         case 0xe6: /* outb */
1750         case 0xe7: /* out */
1751                 port = insn_fetch(u8, 1, c->eip);
1752                 io_dir_in = 0;
1753                 goto do_io;
1754         case 0xe8: /* call (near) */ {
1755                 long int rel;
1756                 switch (c->op_bytes) {
1757                 case 2:
1758                         rel = insn_fetch(s16, 2, c->eip);
1759                         break;
1760                 case 4:
1761                         rel = insn_fetch(s32, 4, c->eip);
1762                         break;
1763                 default:
1764                         DPRINTF("Call: Invalid op_bytes\n");
1765                         goto cannot_emulate;
1766                 }
1767                 c->src.val = (unsigned long) c->eip;
1768                 jmp_rel(c, rel);
1769                 c->op_bytes = c->ad_bytes;
1770                 emulate_push(ctxt);
1771                 break;
1772         }
1773         case 0xe9: /* jmp rel */
1774                 goto jmp;
1775         case 0xea: /* jmp far */ {
1776                 uint32_t eip;
1777                 uint16_t sel;
1778
1779                 switch (c->op_bytes) {
1780                 case 2:
1781                         eip = insn_fetch(u16, 2, c->eip);
1782                         break;
1783                 case 4:
1784                         eip = insn_fetch(u32, 4, c->eip);
1785                         break;
1786                 default:
1787                         DPRINTF("jmp far: Invalid op_bytes\n");
1788                         goto cannot_emulate;
1789                 }
1790                 sel = insn_fetch(u16, 2, c->eip);
1791                 if (kvm_load_segment_descriptor(ctxt->vcpu, sel, 9, VCPU_SREG_CS) < 0) {
1792                         DPRINTF("jmp far: Failed to load CS descriptor\n");
1793                         goto cannot_emulate;
1794                 }
1795
1796                 c->eip = eip;
1797                 break;
1798         }
1799         case 0xeb:
1800               jmp:              /* jmp rel short */
1801                 jmp_rel(c, c->src.val);
1802                 c->dst.type = OP_NONE; /* Disable writeback. */
1803                 break;
1804         case 0xec: /* in al,dx */
1805         case 0xed: /* in (e/r)ax,dx */
1806                 port = c->regs[VCPU_REGS_RDX];
1807                 io_dir_in = 1;
1808                 goto do_io;
1809         case 0xee: /* out al,dx */
1810         case 0xef: /* out (e/r)ax,dx */
1811                 port = c->regs[VCPU_REGS_RDX];
1812                 io_dir_in = 0;
1813         do_io:  if (kvm_emulate_pio(ctxt->vcpu, NULL, io_dir_in,
1814                                    (c->d & ByteOp) ? 1 : c->op_bytes,
1815                                    port) != 0) {
1816                         c->eip = saved_eip;
1817                         goto cannot_emulate;
1818                 }
1819                 break;
1820         case 0xf4:              /* hlt */
1821                 ctxt->vcpu->arch.halt_request = 1;
1822                 break;
1823         case 0xf5:      /* cmc */
1824                 /* complement carry flag from eflags reg */
1825                 ctxt->eflags ^= EFLG_CF;
1826                 c->dst.type = OP_NONE;  /* Disable writeback. */
1827                 break;
1828         case 0xf6 ... 0xf7:     /* Grp3 */
1829                 rc = emulate_grp3(ctxt, ops);
1830                 if (rc != 0)
1831                         goto done;
1832                 break;
1833         case 0xf8: /* clc */
1834                 ctxt->eflags &= ~EFLG_CF;
1835                 c->dst.type = OP_NONE;  /* Disable writeback. */
1836                 break;
1837         case 0xfa: /* cli */
1838                 ctxt->eflags &= ~X86_EFLAGS_IF;
1839                 c->dst.type = OP_NONE;  /* Disable writeback. */
1840                 break;
1841         case 0xfb: /* sti */
1842                 ctxt->eflags |= X86_EFLAGS_IF;
1843                 c->dst.type = OP_NONE;  /* Disable writeback. */
1844                 break;
1845         case 0xfc: /* cld */
1846                 ctxt->eflags &= ~EFLG_DF;
1847                 c->dst.type = OP_NONE;  /* Disable writeback. */
1848                 break;
1849         case 0xfd: /* std */
1850                 ctxt->eflags |= EFLG_DF;
1851                 c->dst.type = OP_NONE;  /* Disable writeback. */
1852                 break;
1853         case 0xfe ... 0xff:     /* Grp4/Grp5 */
1854                 rc = emulate_grp45(ctxt, ops);
1855                 if (rc != 0)
1856                         goto done;
1857                 break;
1858         }
1859
1860 writeback:
1861         rc = writeback(ctxt, ops);
1862         if (rc != 0)
1863                 goto done;
1864
1865         /* Commit shadow register state. */
1866         memcpy(ctxt->vcpu->arch.regs, c->regs, sizeof c->regs);
1867         kvm_rip_write(ctxt->vcpu, c->eip);
1868
1869 done:
1870         if (rc == X86EMUL_UNHANDLEABLE) {
1871                 c->eip = saved_eip;
1872                 return -1;
1873         }
1874         return 0;
1875
1876 twobyte_insn:
1877         switch (c->b) {
1878         case 0x01: /* lgdt, lidt, lmsw */
1879                 switch (c->modrm_reg) {
1880                         u16 size;
1881                         unsigned long address;
1882
1883                 case 0: /* vmcall */
1884                         if (c->modrm_mod != 3 || c->modrm_rm != 1)
1885                                 goto cannot_emulate;
1886
1887                         rc = kvm_fix_hypercall(ctxt->vcpu);
1888                         if (rc)
1889                                 goto done;
1890
1891                         /* Let the processor re-execute the fixed hypercall */
1892                         c->eip = kvm_rip_read(ctxt->vcpu);
1893                         /* Disable writeback. */
1894                         c->dst.type = OP_NONE;
1895                         break;
1896                 case 2: /* lgdt */
1897                         rc = read_descriptor(ctxt, ops, c->src.ptr,
1898                                              &size, &address, c->op_bytes);
1899                         if (rc)
1900                                 goto done;
1901                         realmode_lgdt(ctxt->vcpu, size, address);
1902                         /* Disable writeback. */
1903                         c->dst.type = OP_NONE;
1904                         break;
1905                 case 3: /* lidt/vmmcall */
1906                         if (c->modrm_mod == 3 && c->modrm_rm == 1) {
1907                                 rc = kvm_fix_hypercall(ctxt->vcpu);
1908                                 if (rc)
1909                                         goto done;
1910                                 kvm_emulate_hypercall(ctxt->vcpu);
1911                         } else {
1912                                 rc = read_descriptor(ctxt, ops, c->src.ptr,
1913                                                      &size, &address,
1914                                                      c->op_bytes);
1915                                 if (rc)
1916                                         goto done;
1917                                 realmode_lidt(ctxt->vcpu, size, address);
1918                         }
1919                         /* Disable writeback. */
1920                         c->dst.type = OP_NONE;
1921                         break;
1922                 case 4: /* smsw */
1923                         c->dst.bytes = 2;
1924                         c->dst.val = realmode_get_cr(ctxt->vcpu, 0);
1925                         break;
1926                 case 6: /* lmsw */
1927                         realmode_lmsw(ctxt->vcpu, (u16)c->src.val,
1928                                       &ctxt->eflags);
1929                         c->dst.type = OP_NONE;
1930                         break;
1931                 case 7: /* invlpg*/
1932                         emulate_invlpg(ctxt->vcpu, memop);
1933                         /* Disable writeback. */
1934                         c->dst.type = OP_NONE;
1935                         break;
1936                 default:
1937                         goto cannot_emulate;
1938                 }
1939                 break;
1940         case 0x06:
1941                 emulate_clts(ctxt->vcpu);
1942                 c->dst.type = OP_NONE;
1943                 break;
1944         case 0x08:              /* invd */
1945         case 0x09:              /* wbinvd */
1946         case 0x0d:              /* GrpP (prefetch) */
1947         case 0x18:              /* Grp16 (prefetch/nop) */
1948                 c->dst.type = OP_NONE;
1949                 break;
1950         case 0x20: /* mov cr, reg */
1951                 if (c->modrm_mod != 3)
1952                         goto cannot_emulate;
1953                 c->regs[c->modrm_rm] =
1954                                 realmode_get_cr(ctxt->vcpu, c->modrm_reg);
1955                 c->dst.type = OP_NONE;  /* no writeback */
1956                 break;
1957         case 0x21: /* mov from dr to reg */
1958                 if (c->modrm_mod != 3)
1959                         goto cannot_emulate;
1960                 rc = emulator_get_dr(ctxt, c->modrm_reg, &c->regs[c->modrm_rm]);
1961                 if (rc)
1962                         goto cannot_emulate;
1963                 c->dst.type = OP_NONE;  /* no writeback */
1964                 break;
1965         case 0x22: /* mov reg, cr */
1966                 if (c->modrm_mod != 3)
1967                         goto cannot_emulate;
1968                 realmode_set_cr(ctxt->vcpu,
1969                                 c->modrm_reg, c->modrm_val, &ctxt->eflags);
1970                 c->dst.type = OP_NONE;
1971                 break;
1972         case 0x23: /* mov from reg to dr */
1973                 if (c->modrm_mod != 3)
1974                         goto cannot_emulate;
1975                 rc = emulator_set_dr(ctxt, c->modrm_reg,
1976                                      c->regs[c->modrm_rm]);
1977                 if (rc)
1978                         goto cannot_emulate;
1979                 c->dst.type = OP_NONE;  /* no writeback */
1980                 break;
1981         case 0x30:
1982                 /* wrmsr */
1983                 msr_data = (u32)c->regs[VCPU_REGS_RAX]
1984                         | ((u64)c->regs[VCPU_REGS_RDX] << 32);
1985                 rc = kvm_set_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], msr_data);
1986                 if (rc) {
1987                         kvm_inject_gp(ctxt->vcpu, 0);
1988                         c->eip = kvm_rip_read(ctxt->vcpu);
1989                 }
1990                 rc = X86EMUL_CONTINUE;
1991                 c->dst.type = OP_NONE;
1992                 break;
1993         case 0x32:
1994                 /* rdmsr */
1995                 rc = kvm_get_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], &msr_data);
1996                 if (rc) {
1997                         kvm_inject_gp(ctxt->vcpu, 0);
1998                         c->eip = kvm_rip_read(ctxt->vcpu);
1999                 } else {
2000                         c->regs[VCPU_REGS_RAX] = (u32)msr_data;
2001                         c->regs[VCPU_REGS_RDX] = msr_data >> 32;
2002                 }
2003                 rc = X86EMUL_CONTINUE;
2004                 c->dst.type = OP_NONE;
2005                 break;
2006         case 0x40 ... 0x4f:     /* cmov */
2007                 c->dst.val = c->dst.orig_val = c->src.val;
2008                 if (!test_cc(c->b, ctxt->eflags))
2009                         c->dst.type = OP_NONE; /* no writeback */
2010                 break;
2011         case 0x80 ... 0x8f: /* jnz rel, etc*/ {
2012                 long int rel;
2013
2014                 switch (c->op_bytes) {
2015                 case 2:
2016                         rel = insn_fetch(s16, 2, c->eip);
2017                         break;
2018                 case 4:
2019                         rel = insn_fetch(s32, 4, c->eip);
2020                         break;
2021                 case 8:
2022                         rel = insn_fetch(s64, 8, c->eip);
2023                         break;
2024                 default:
2025                         DPRINTF("jnz: Invalid op_bytes\n");
2026                         goto cannot_emulate;
2027                 }
2028                 if (test_cc(c->b, ctxt->eflags))
2029                         jmp_rel(c, rel);
2030                 c->dst.type = OP_NONE;
2031                 break;
2032         }
2033         case 0xa3:
2034               bt:               /* bt */
2035                 c->dst.type = OP_NONE;
2036                 /* only subword offset */
2037                 c->src.val &= (c->dst.bytes << 3) - 1;
2038                 emulate_2op_SrcV_nobyte("bt", c->src, c->dst, ctxt->eflags);
2039                 break;
2040         case 0xab:
2041               bts:              /* bts */
2042                 /* only subword offset */
2043                 c->src.val &= (c->dst.bytes << 3) - 1;
2044                 emulate_2op_SrcV_nobyte("bts", c->src, c->dst, ctxt->eflags);
2045                 break;
2046         case 0xae:              /* clflush */
2047                 break;
2048         case 0xb0 ... 0xb1:     /* cmpxchg */
2049                 /*
2050                  * Save real source value, then compare EAX against
2051                  * destination.
2052                  */
2053                 c->src.orig_val = c->src.val;
2054                 c->src.val = c->regs[VCPU_REGS_RAX];
2055                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
2056                 if (ctxt->eflags & EFLG_ZF) {
2057                         /* Success: write back to memory. */
2058                         c->dst.val = c->src.orig_val;
2059                 } else {
2060                         /* Failure: write the value we saw to EAX. */
2061                         c->dst.type = OP_REG;
2062                         c->dst.ptr = (unsigned long *)&c->regs[VCPU_REGS_RAX];
2063                 }
2064                 break;
2065         case 0xb3:
2066               btr:              /* btr */
2067                 /* only subword offset */
2068                 c->src.val &= (c->dst.bytes << 3) - 1;
2069                 emulate_2op_SrcV_nobyte("btr", c->src, c->dst, ctxt->eflags);
2070                 break;
2071         case 0xb6 ... 0xb7:     /* movzx */
2072                 c->dst.bytes = c->op_bytes;
2073                 c->dst.val = (c->d & ByteOp) ? (u8) c->src.val
2074                                                        : (u16) c->src.val;
2075                 break;
2076         case 0xba:              /* Grp8 */
2077                 switch (c->modrm_reg & 3) {
2078                 case 0:
2079                         goto bt;
2080                 case 1:
2081                         goto bts;
2082                 case 2:
2083                         goto btr;
2084                 case 3:
2085                         goto btc;
2086                 }
2087                 break;
2088         case 0xbb:
2089               btc:              /* btc */
2090                 /* only subword offset */
2091                 c->src.val &= (c->dst.bytes << 3) - 1;
2092                 emulate_2op_SrcV_nobyte("btc", c->src, c->dst, ctxt->eflags);
2093                 break;
2094         case 0xbe ... 0xbf:     /* movsx */
2095                 c->dst.bytes = c->op_bytes;
2096                 c->dst.val = (c->d & ByteOp) ? (s8) c->src.val :
2097                                                         (s16) c->src.val;
2098                 break;
2099         case 0xc3:              /* movnti */
2100                 c->dst.bytes = c->op_bytes;
2101                 c->dst.val = (c->op_bytes == 4) ? (u32) c->src.val :
2102                                                         (u64) c->src.val;
2103                 break;
2104         case 0xc7:              /* Grp9 (cmpxchg8b) */
2105                 rc = emulate_grp9(ctxt, ops, memop);
2106                 if (rc != 0)
2107                         goto done;
2108                 c->dst.type = OP_NONE;
2109                 break;
2110         }
2111         goto writeback;
2112
2113 cannot_emulate:
2114         DPRINTF("Cannot emulate %02x\n", c->b);
2115         c->eip = saved_eip;
2116         return -1;
2117 }