ide: remove drive->init_speed zeroing
[linux-2.6] / drivers / ide / pci / piix.c
1 /*
2  *  linux/drivers/ide/pci/piix.c        Version 0.52    Jul 14, 2007
3  *
4  *  Copyright (C) 1998-1999 Andrzej Krzysztofowicz, Author and Maintainer
5  *  Copyright (C) 1998-2000 Andre Hedrick <andre@linux-ide.org>
6  *  Copyright (C) 2003 Red Hat Inc <alan@redhat.com>
7  *  Copyright (C) 2006-2007 MontaVista Software, Inc. <source@mvista.com>
8  *
9  *  May be copied or modified under the terms of the GNU General Public License
10  *
11  *  PIO mode setting function for Intel chipsets.
12  *  For use instead of BIOS settings.
13  *
14  * 40-41
15  * 42-43
16  * 
17  *                 41
18  *                 43
19  *
20  * | PIO 0       | c0 | 80 | 0 |
21  * | PIO 2 | SW2 | d0 | 90 | 4 |
22  * | PIO 3 | MW1 | e1 | a1 | 9 |
23  * | PIO 4 | MW2 | e3 | a3 | b |
24  *
25  * sitre = word40 & 0x4000; primary
26  * sitre = word42 & 0x4000; secondary
27  *
28  * 44 8421|8421    hdd|hdb
29  *
30  * 48 8421         hdd|hdc|hdb|hda udma enabled
31  *
32  *    0001         hda
33  *    0010         hdb
34  *    0100         hdc
35  *    1000         hdd
36  *
37  * 4a 84|21        hdb|hda
38  * 4b 84|21        hdd|hdc
39  *
40  *    ata-33/82371AB
41  *    ata-33/82371EB
42  *    ata-33/82801AB            ata-66/82801AA
43  *    00|00 udma 0              00|00 reserved
44  *    01|01 udma 1              01|01 udma 3
45  *    10|10 udma 2              10|10 udma 4
46  *    11|11 reserved            11|11 reserved
47  *
48  * 54 8421|8421    ata66 drive|ata66 enable
49  *
50  * pci_read_config_word(HWIF(drive)->pci_dev, 0x40, &reg40);
51  * pci_read_config_word(HWIF(drive)->pci_dev, 0x42, &reg42);
52  * pci_read_config_word(HWIF(drive)->pci_dev, 0x44, &reg44);
53  * pci_read_config_byte(HWIF(drive)->pci_dev, 0x48, &reg48);
54  * pci_read_config_word(HWIF(drive)->pci_dev, 0x4a, &reg4a);
55  * pci_read_config_byte(HWIF(drive)->pci_dev, 0x54, &reg54);
56  *
57  * Documentation
58  *      Publically available from Intel web site. Errata documentation
59  * is also publically available. As an aide to anyone hacking on this
60  * driver the list of errata that are relevant is below.going back to
61  * PIIX4. Older device documentation is now a bit tricky to find.
62  *
63  * Errata of note:
64  *
65  * Unfixable
66  *      PIIX4    errata #9      - Only on ultra obscure hw
67  *      ICH3     errata #13     - Not observed to affect real hw
68  *                                by Intel
69  *
70  * Things we must deal with
71  *      PIIX4   errata #10      - BM IDE hang with non UDMA
72  *                                (must stop/start dma to recover)
73  *      440MX   errata #15      - As PIIX4 errata #10
74  *      PIIX4   errata #15      - Must not read control registers
75  *                                during a PIO transfer
76  *      440MX   errata #13      - As PIIX4 errata #15
77  *      ICH2    errata #21      - DMA mode 0 doesn't work right
78  *      ICH0/1  errata #55      - As ICH2 errata #21
79  *      ICH2    spec c #9       - Extra operations needed to handle
80  *                                drive hotswap [NOT YET SUPPORTED]
81  *      ICH2    spec c #20      - IDE PRD must not cross a 64K boundary
82  *                                and must be dword aligned
83  *      ICH2    spec c #24      - UDMA mode 4,5 t85/86 should be 6ns not 3.3
84  *
85  * Should have been BIOS fixed:
86  *      450NX:  errata #19      - DMA hangs on old 450NX
87  *      450NX:  errata #20      - DMA hangs on old 450NX
88  *      450NX:  errata #25      - Corruption with DMA on old 450NX
89  *      ICH3    errata #15      - IDE deadlock under high load
90  *                                (BIOS must set dev 31 fn 0 bit 23)
91  *      ICH3    errata #18      - Don't use native mode
92  */
93
94 #include <linux/types.h>
95 #include <linux/module.h>
96 #include <linux/kernel.h>
97 #include <linux/ioport.h>
98 #include <linux/pci.h>
99 #include <linux/hdreg.h>
100 #include <linux/ide.h>
101 #include <linux/delay.h>
102 #include <linux/init.h>
103
104 #include <asm/io.h>
105
106 static int no_piix_dma;
107
108 /**
109  *      piix_set_pio_mode       -       set host controller for PIO mode
110  *      @drive: drive
111  *      @pio: PIO mode number
112  *
113  *      Set the interface PIO mode based upon the settings done by AMI BIOS.
114  */
115
116 static void piix_set_pio_mode(ide_drive_t *drive, const u8 pio)
117 {
118         ide_hwif_t *hwif        = HWIF(drive);
119         struct pci_dev *dev     = hwif->pci_dev;
120         int is_slave            = drive->dn & 1;
121         int master_port         = hwif->channel ? 0x42 : 0x40;
122         int slave_port          = 0x44;
123         unsigned long flags;
124         u16 master_data;
125         u8 slave_data;
126         static DEFINE_SPINLOCK(tune_lock);
127         int control = 0;
128
129                                      /* ISP  RTC */
130         static const u8 timings[][2]= {
131                                         { 0, 0 },
132                                         { 0, 0 },
133                                         { 1, 0 },
134                                         { 2, 1 },
135                                         { 2, 3 }, };
136
137         /*
138          * Master vs slave is synchronized above us but the slave register is
139          * shared by the two hwifs so the corner case of two slave timeouts in
140          * parallel must be locked.
141          */
142         spin_lock_irqsave(&tune_lock, flags);
143         pci_read_config_word(dev, master_port, &master_data);
144
145         if (pio > 1)
146                 control |= 1;   /* Programmable timing on */
147         if (drive->media == ide_disk)
148                 control |= 4;   /* Prefetch, post write */
149         if (pio > 2)
150                 control |= 2;   /* IORDY */
151         if (is_slave) {
152                 master_data |=  0x4000;
153                 master_data &= ~0x0070;
154                 if (pio > 1) {
155                         /* Set PPE, IE and TIME */
156                         master_data |= control << 4;
157                 }
158                 pci_read_config_byte(dev, slave_port, &slave_data);
159                 slave_data &= hwif->channel ? 0x0f : 0xf0;
160                 slave_data |= ((timings[pio][0] << 2) | timings[pio][1]) <<
161                                (hwif->channel ? 4 : 0);
162         } else {
163                 master_data &= ~0x3307;
164                 if (pio > 1) {
165                         /* enable PPE, IE and TIME */
166                         master_data |= control;
167                 }
168                 master_data |= (timings[pio][0] << 12) | (timings[pio][1] << 8);
169         }
170         pci_write_config_word(dev, master_port, master_data);
171         if (is_slave)
172                 pci_write_config_byte(dev, slave_port, slave_data);
173         spin_unlock_irqrestore(&tune_lock, flags);
174 }
175
176 /**
177  *      piix_set_dma_mode       -       set host controller for DMA mode
178  *      @drive: drive
179  *      @speed: DMA mode
180  *
181  *      Set a PIIX host controller to the desired DMA mode.  This involves
182  *      programming the right timing data into the PCI configuration space.
183  */
184
185 static void piix_set_dma_mode(ide_drive_t *drive, const u8 speed)
186 {
187         ide_hwif_t *hwif        = HWIF(drive);
188         struct pci_dev *dev     = hwif->pci_dev;
189         u8 maslave              = hwif->channel ? 0x42 : 0x40;
190         int a_speed             = 3 << (drive->dn * 4);
191         int u_flag              = 1 << drive->dn;
192         int v_flag              = 0x01 << drive->dn;
193         int w_flag              = 0x10 << drive->dn;
194         int u_speed             = 0;
195         int                     sitre;
196         u16                     reg4042, reg4a;
197         u8                      reg48, reg54, reg55, pio;
198
199         pci_read_config_word(dev, maslave, &reg4042);
200         sitre = (reg4042 & 0x4000) ? 1 : 0;
201         pci_read_config_byte(dev, 0x48, &reg48);
202         pci_read_config_word(dev, 0x4a, &reg4a);
203         pci_read_config_byte(dev, 0x54, &reg54);
204         pci_read_config_byte(dev, 0x55, &reg55);
205
206         switch(speed) {
207                 case XFER_UDMA_4:
208                 case XFER_UDMA_2:       u_speed = 2 << (drive->dn * 4); break;
209                 case XFER_UDMA_5:
210                 case XFER_UDMA_3:
211                 case XFER_UDMA_1:       u_speed = 1 << (drive->dn * 4); break;
212                 case XFER_UDMA_0:       u_speed = 0 << (drive->dn * 4); break;
213                 case XFER_MW_DMA_2:
214                 case XFER_MW_DMA_1:
215                 case XFER_SW_DMA_2:     break;
216                 default:                return;
217         }
218
219         if (speed >= XFER_UDMA_0) {
220                 if (!(reg48 & u_flag))
221                         pci_write_config_byte(dev, 0x48, reg48 | u_flag);
222                 if (speed == XFER_UDMA_5) {
223                         pci_write_config_byte(dev, 0x55, (u8) reg55|w_flag);
224                 } else {
225                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
226                 }
227                 if ((reg4a & a_speed) != u_speed)
228                         pci_write_config_word(dev, 0x4a, (reg4a & ~a_speed) | u_speed);
229                 if (speed > XFER_UDMA_2) {
230                         if (!(reg54 & v_flag))
231                                 pci_write_config_byte(dev, 0x54, reg54 | v_flag);
232                 } else
233                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
234
235                 pio = 4;
236         } else {
237                 const u8 mwdma_to_pio[] = { 0, 3, 4 };
238
239                 if (reg48 & u_flag)
240                         pci_write_config_byte(dev, 0x48, reg48 & ~u_flag);
241                 if (reg4a & a_speed)
242                         pci_write_config_word(dev, 0x4a, reg4a & ~a_speed);
243                 if (reg54 & v_flag)
244                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
245                 if (reg55 & w_flag)
246                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
247
248                 if (speed >= XFER_MW_DMA_0)
249                         pio = mwdma_to_pio[speed - XFER_MW_DMA_0];
250                 else
251                         pio = 2; /* only SWDMA2 is allowed */
252         }
253
254         piix_set_pio_mode(drive, pio);
255 }
256
257 /**
258  *      piix_config_drive_xfer_rate     -       set up an IDE device
259  *      @drive: IDE drive to configure
260  *
261  *      Set up the PIIX interface for the best available speed on this
262  *      interface, preferring DMA to PIO.
263  */
264  
265 static int piix_config_drive_xfer_rate (ide_drive_t *drive)
266 {
267         if (ide_tune_dma(drive))
268                 return 0;
269
270         if (ide_use_fast_pio(drive))
271                 ide_set_max_pio(drive);
272
273         return -1;
274 }
275
276 /**
277  *      piix_is_ichx    -       check if ICHx
278  *      @dev: PCI device to check
279  *
280  *      returns 1 if ICHx, 0 otherwise.
281  */
282 static int piix_is_ichx(struct pci_dev *dev)
283 {
284         switch (dev->device) {
285                 case PCI_DEVICE_ID_INTEL_82801EB_1:
286                 case PCI_DEVICE_ID_INTEL_82801AA_1:
287                 case PCI_DEVICE_ID_INTEL_82801AB_1:
288                 case PCI_DEVICE_ID_INTEL_82801BA_8:
289                 case PCI_DEVICE_ID_INTEL_82801BA_9:
290                 case PCI_DEVICE_ID_INTEL_82801CA_10:
291                 case PCI_DEVICE_ID_INTEL_82801CA_11:
292                 case PCI_DEVICE_ID_INTEL_82801DB_1:
293                 case PCI_DEVICE_ID_INTEL_82801DB_10:
294                 case PCI_DEVICE_ID_INTEL_82801DB_11:
295                 case PCI_DEVICE_ID_INTEL_82801EB_11:
296                 case PCI_DEVICE_ID_INTEL_82801E_11:
297                 case PCI_DEVICE_ID_INTEL_ESB_2:
298                 case PCI_DEVICE_ID_INTEL_ICH6_19:
299                 case PCI_DEVICE_ID_INTEL_ICH7_21:
300                 case PCI_DEVICE_ID_INTEL_ESB2_18:
301                 case PCI_DEVICE_ID_INTEL_ICH8_6:
302                         return 1;
303         }
304
305         return 0;
306 }
307
308 /**
309  *      init_chipset_piix       -       set up the PIIX chipset
310  *      @dev: PCI device to set up
311  *      @name: Name of the device
312  *
313  *      Initialize the PCI device as required. For the PIIX this turns
314  *      out to be nice and simple
315  */
316
317 static unsigned int __devinit init_chipset_piix (struct pci_dev *dev, const char *name)
318 {
319         if (piix_is_ichx(dev)) {
320                 unsigned int extra = 0;
321                 pci_read_config_dword(dev, 0x54, &extra);
322                 pci_write_config_dword(dev, 0x54, extra|0x400);
323         }
324
325         return 0;
326 }
327
328 /**
329  *      piix_dma_clear_irq      -       clear BMDMA status
330  *      @drive: IDE drive to clear
331  *
332  *      Called from ide_intr() for PIO interrupts
333  *      to clear BMDMA status as needed by ICHx
334  */
335 static void piix_dma_clear_irq(ide_drive_t *drive)
336 {
337         ide_hwif_t *hwif = HWIF(drive);
338         u8 dma_stat;
339
340         /* clear the INTR & ERROR bits */
341         dma_stat = hwif->INB(hwif->dma_status);
342         /* Should we force the bit as well ? */
343         hwif->OUTB(dma_stat, hwif->dma_status);
344 }
345
346 struct ich_laptop {
347         u16 device;
348         u16 subvendor;
349         u16 subdevice;
350 };
351
352 /*
353  *      List of laptops that use short cables rather than 80 wire
354  */
355
356 static const struct ich_laptop ich_laptop[] = {
357         /* devid, subvendor, subdev */
358         { 0x27DF, 0x0005, 0x0280 },     /* ICH7 on Acer 5602WLMi */
359         { 0x27DF, 0x1025, 0x0110 },     /* ICH7 on Acer 3682WLMi */
360         { 0x27DF, 0x1043, 0x1267 },     /* ICH7 on Asus W5F */
361         { 0x24CA, 0x1025, 0x0061 },     /* ICH4 on Acer Aspire 2023WLMi */
362         /* end marker */
363         { 0, }
364 };
365
366 static u8 __devinit piix_cable_detect(ide_hwif_t *hwif)
367 {
368         struct pci_dev *pdev = hwif->pci_dev;
369         const struct ich_laptop *lap = &ich_laptop[0];
370         u8 reg54h = 0, mask = hwif->channel ? 0xc0 : 0x30;
371
372         /* check for specials */
373         while (lap->device) {
374                 if (lap->device == pdev->device &&
375                     lap->subvendor == pdev->subsystem_vendor &&
376                     lap->subdevice == pdev->subsystem_device) {
377                         return ATA_CBL_PATA40_SHORT;
378                 }
379                 lap++;
380         }
381
382         pci_read_config_byte(pdev, 0x54, &reg54h);
383
384         return (reg54h & mask) ? ATA_CBL_PATA80 : ATA_CBL_PATA40;
385 }
386
387 /**
388  *      init_hwif_piix          -       fill in the hwif for the PIIX
389  *      @hwif: IDE interface
390  *
391  *      Set up the ide_hwif_t for the PIIX interface according to the
392  *      capabilities of the hardware.
393  */
394
395 static void __devinit init_hwif_piix(ide_hwif_t *hwif)
396 {
397 #ifndef CONFIG_IA64
398         if (!hwif->irq)
399                 hwif->irq = hwif->channel ? 15 : 14;
400 #endif /* CONFIG_IA64 */
401
402         if (hwif->pci_dev->device == PCI_DEVICE_ID_INTEL_82371MX) {
403                 /* This is a painful system best to let it self tune for now */
404                 return;
405         }
406
407         hwif->autodma = 0;
408
409         hwif->set_pio_mode = &piix_set_pio_mode;
410         hwif->set_dma_mode = &piix_set_dma_mode;
411
412         hwif->drives[0].autotune = 1;
413         hwif->drives[1].autotune = 1;
414
415         if (!hwif->dma_base)
416                 return;
417
418         /* ICHx need to clear the bmdma status for all interrupts */
419         if (piix_is_ichx(hwif->pci_dev))
420                 hwif->ide_dma_clear_irq = &piix_dma_clear_irq;
421
422         hwif->atapi_dma = 1;
423
424         hwif->ultra_mask = hwif->cds->udma_mask;
425         hwif->mwdma_mask = 0x06;
426         hwif->swdma_mask = 0x04;
427
428         if (hwif->ultra_mask & 0x78) {
429                 if (hwif->cbl != ATA_CBL_PATA40_SHORT)
430                         hwif->cbl = piix_cable_detect(hwif);
431         }
432
433         if (no_piix_dma)
434                 hwif->ultra_mask = hwif->mwdma_mask = hwif->swdma_mask = 0;
435
436         hwif->ide_dma_check = &piix_config_drive_xfer_rate;
437         if (!noautodma)
438                 hwif->autodma = 1;
439
440         hwif->drives[1].autodma = hwif->autodma;
441         hwif->drives[0].autodma = hwif->autodma;
442 }
443
444 #define DECLARE_PIIX_DEV(name_str, udma) \
445         {                                               \
446                 .name           = name_str,             \
447                 .init_chipset   = init_chipset_piix,    \
448                 .init_hwif      = init_hwif_piix,       \
449                 .autodma        = AUTODMA,              \
450                 .enablebits     = {{0x41,0x80,0x80}, {0x43,0x80,0x80}}, \
451                 .bootable       = ON_BOARD,             \
452                 .pio_mask       = ATA_PIO4,             \
453                 .udma_mask      = udma,                 \
454         }
455
456 static ide_pci_device_t piix_pci_info[] __devinitdata = {
457         /*  0 */ DECLARE_PIIX_DEV("PIIXa", 0x00),       /* no udma */
458         /*  1 */ DECLARE_PIIX_DEV("PIIXb", 0x00),       /* no udma */
459
460         /*  2 */
461         {       /*
462                  * MPIIX actually has only a single IDE channel mapped to
463                  * the primary or secondary ports depending on the value
464                  * of the bit 14 of the IDETIM register at offset 0x6c
465                  */
466                 .name           = "MPIIX",
467                 .init_hwif      = init_hwif_piix,
468                 .autodma        = NODMA,
469                 .enablebits     = {{0x6d,0xc0,0x80}, {0x6d,0xc0,0xc0}},
470                 .bootable       = ON_BOARD,
471                 .host_flags     = IDE_HFLAG_ISA_PORTS,
472                 .pio_mask       = ATA_PIO4,
473         },
474
475         /*  3 */ DECLARE_PIIX_DEV("PIIX3", 0x00),       /* no udma */
476         /*  4 */ DECLARE_PIIX_DEV("PIIX4", 0x07),       /* udma0-2 */
477         /*  5 */ DECLARE_PIIX_DEV("ICH0",  0x07),       /* udma0-2 */
478         /*  6 */ DECLARE_PIIX_DEV("PIIX4", 0x07),       /* udma0-2 */
479         /*  7 */ DECLARE_PIIX_DEV("ICH",   0x1f),       /* udma0-4 */
480         /*  8 */ DECLARE_PIIX_DEV("PIIX4", 0x1f),       /* udma0-4 */
481         /*  9 */ DECLARE_PIIX_DEV("PIIX4", 0x07),       /* udma0-2 */
482         /* 10 */ DECLARE_PIIX_DEV("ICH2",  0x3f),       /* udma0-5 */
483         /* 11 */ DECLARE_PIIX_DEV("ICH2M", 0x3f),       /* udma0-5 */
484         /* 12 */ DECLARE_PIIX_DEV("ICH3M", 0x3f),       /* udma0-5 */
485         /* 13 */ DECLARE_PIIX_DEV("ICH3",  0x3f),       /* udma0-5 */
486         /* 14 */ DECLARE_PIIX_DEV("ICH4",  0x3f),       /* udma0-5 */
487         /* 15 */ DECLARE_PIIX_DEV("ICH5",  0x3f),       /* udma0-5 */
488         /* 16 */ DECLARE_PIIX_DEV("C-ICH", 0x3f),       /* udma0-5 */
489         /* 17 */ DECLARE_PIIX_DEV("ICH4",  0x3f),       /* udma0-5 */
490         /* 18 */ DECLARE_PIIX_DEV("ICH5-SATA", 0x3f),   /* udma0-5 */
491         /* 19 */ DECLARE_PIIX_DEV("ICH5",  0x3f),       /* udma0-5 */
492         /* 20 */ DECLARE_PIIX_DEV("ICH6",  0x3f),       /* udma0-5 */
493         /* 21 */ DECLARE_PIIX_DEV("ICH7",  0x3f),       /* udma0-5 */
494         /* 22 */ DECLARE_PIIX_DEV("ICH4",  0x3f),       /* udma0-5 */
495         /* 23 */ DECLARE_PIIX_DEV("ESB2",  0x3f),       /* udma0-5 */
496         /* 24 */ DECLARE_PIIX_DEV("ICH8M", 0x3f),       /* udma0-5 */
497 };
498
499 /**
500  *      piix_init_one   -       called when a PIIX is found
501  *      @dev: the piix device
502  *      @id: the matching pci id
503  *
504  *      Called when the PCI registration layer (or the IDE initialization)
505  *      finds a device matching our IDE device tables.
506  */
507  
508 static int __devinit piix_init_one(struct pci_dev *dev, const struct pci_device_id *id)
509 {
510         ide_pci_device_t *d = &piix_pci_info[id->driver_data];
511
512         return ide_setup_pci_device(dev, d);
513 }
514
515 /**
516  *      piix_check_450nx        -       Check for problem 450NX setup
517  *      
518  *      Check for the present of 450NX errata #19 and errata #25. If
519  *      they are found, disable use of DMA IDE
520  */
521
522 static void __devinit piix_check_450nx(void)
523 {
524         struct pci_dev *pdev = NULL;
525         u16 cfg;
526         while((pdev=pci_get_device(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82454NX, pdev))!=NULL)
527         {
528                 /* Look for 450NX PXB. Check for problem configurations
529                    A PCI quirk checks bit 6 already */
530                 pci_read_config_word(pdev, 0x41, &cfg);
531                 /* Only on the original revision: IDE DMA can hang */
532                 if (pdev->revision == 0x00)
533                         no_piix_dma = 1;
534                 /* On all revisions below 5 PXB bus lock must be disabled for IDE */
535                 else if (cfg & (1<<14) && pdev->revision < 5)
536                         no_piix_dma = 2;
537         }
538         if(no_piix_dma)
539                 printk(KERN_WARNING "piix: 450NX errata present, disabling IDE DMA.\n");
540         if(no_piix_dma == 2)
541                 printk(KERN_WARNING "piix: A BIOS update may resolve this.\n");
542 }               
543
544 static struct pci_device_id piix_pci_tbl[] = {
545         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371FB_0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
546         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371FB_1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 1},
547         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371MX,   PCI_ANY_ID, PCI_ANY_ID, 0, 0, 2},
548         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371SB_1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 3},
549         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371AB,   PCI_ANY_ID, PCI_ANY_ID, 0, 0, 4},
550         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801AB_1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 5},
551         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82443MX_1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 6},
552         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801AA_1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 7},
553         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82372FB_1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 8},
554         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82451NX,   PCI_ANY_ID, PCI_ANY_ID, 0, 0, 9},
555         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801BA_9, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 10},
556         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801BA_8, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 11},
557         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801CA_10,PCI_ANY_ID, PCI_ANY_ID, 0, 0, 12},
558         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801CA_11,PCI_ANY_ID, PCI_ANY_ID, 0, 0, 13},
559         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801DB_11,PCI_ANY_ID, PCI_ANY_ID, 0, 0, 14},
560         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801EB_11,PCI_ANY_ID, PCI_ANY_ID, 0, 0, 15},
561         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801E_11, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 16},
562         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801DB_10,PCI_ANY_ID, PCI_ANY_ID, 0, 0, 17},
563 #ifdef CONFIG_BLK_DEV_IDE_SATA
564         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801EB_1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 18},
565 #endif
566         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_ESB_2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 19},
567         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_ICH6_19, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 20},
568         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_ICH7_21, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 21},
569         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801DB_1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 22},
570         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_ESB2_18, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 23},
571         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_ICH8_6, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 24},
572         { 0, },
573 };
574 MODULE_DEVICE_TABLE(pci, piix_pci_tbl);
575
576 static struct pci_driver driver = {
577         .name           = "PIIX_IDE",
578         .id_table       = piix_pci_tbl,
579         .probe          = piix_init_one,
580 };
581
582 static int __init piix_ide_init(void)
583 {
584         piix_check_450nx();
585         return ide_pci_register_driver(&driver);
586 }
587
588 module_init(piix_ide_init);
589
590 MODULE_AUTHOR("Andre Hedrick, Andrzej Krzysztofowicz");
591 MODULE_DESCRIPTION("PCI driver module for Intel PIIX IDE");
592 MODULE_LICENSE("GPL");