git.oblomov.eu Git - linux-2.6/blob - drivers/pci/pci.c

   1 /*
   2  *      $Id: pci.c,v 1.91 1999/01/21 13:34:01 davem Exp $
   3  *
   4  *      PCI Bus Services, see include/linux/pci.h for further explanation.
   5  *
   6  *      Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
   7  *      David Mosberger-Tang
   8  *
   9  *      Copyright 1997 -- 2000 Martin Mares <mj@ucw.cz>
  10  */
  11
  12 #include <linux/kernel.h>
  13 #include <linux/delay.h>
  14 #include <linux/init.h>
  15 #include <linux/pci.h>
  16 #include <linux/module.h>
  17 #include <linux/spinlock.h>
  18 #include <linux/string.h>
  19 #include <asm/dma.h>    /* isa_dma_bridge_buggy */
  20 #include "pci.h"
  21
  22 unsigned int pci_pm_d3_delay = 10;
  23
  24 /**
  25  * pci_bus_max_busnr - returns maximum PCI bus number of given bus' children
  26  * @bus: pointer to PCI bus structure to search
  27  *
  28  * Given a PCI bus, returns the highest PCI bus number present in the set
  29  * including the given PCI bus and its list of child PCI buses.
  30  */
  31 unsigned char __devinit
  32 pci_bus_max_busnr(struct pci_bus* bus)
  33 {
  34         struct list_head *tmp;
  35         unsigned char max, n;
  36
  37         max = bus->subordinate;
  38         list_for_each(tmp, &bus->children) {
  39                 n = pci_bus_max_busnr(pci_bus_b(tmp));
  40                 if(n > max)
  41                         max = n;
  42         }
  43         return max;
  44 }
  45 EXPORT_SYMBOL_GPL(pci_bus_max_busnr);
  46
  47 #if 0
  48 /**
  49  * pci_max_busnr - returns maximum PCI bus number
  50  *
  51  * Returns the highest PCI bus number present in the system global list of
  52  * PCI buses.
  53  */
  54 unsigned char __devinit
  55 pci_max_busnr(void)
  56 {
  57         struct pci_bus *bus = NULL;
  58         unsigned char max, n;
  59
  60         max = 0;
  61         while ((bus = pci_find_next_bus(bus)) != NULL) {
  62                 n = pci_bus_max_busnr(bus);
  63                 if(n > max)
  64                         max = n;
  65         }
  66         return max;
  67 }
  68
  69 #endif  /*  0  */
  70
  71 static int __pci_find_next_cap(struct pci_bus *bus, unsigned int devfn, u8 pos, int cap)
  72 {
  73         u8 id;
  74         int ttl = 48;
  75
  76         while (ttl--) {
  77                 pci_bus_read_config_byte(bus, devfn, pos, &pos);
  78                 if (pos < 0x40)
  79                         break;
  80                 pos &= ~3;
  81                 pci_bus_read_config_byte(bus, devfn, pos + PCI_CAP_LIST_ID,
  82                                          &id);
  83                 if (id == 0xff)
  84                         break;
  85                 if (id == cap)
  86                         return pos;
  87                 pos += PCI_CAP_LIST_NEXT;
  88         }
  89         return 0;
  90 }
  91
  92 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap)
  93 {
  94         return __pci_find_next_cap(dev->bus, dev->devfn,
  95                                    pos + PCI_CAP_LIST_NEXT, cap);
  96 }
  97 EXPORT_SYMBOL_GPL(pci_find_next_capability);
  98
  99 static int __pci_bus_find_cap_start(struct pci_bus *bus,
 100                                     unsigned int devfn, u8 hdr_type)
 101 {
 102         u16 status;
 103
 104         pci_bus_read_config_word(bus, devfn, PCI_STATUS, &status);
 105         if (!(status & PCI_STATUS_CAP_LIST))
 106                 return 0;
 107
 108         switch (hdr_type) {
 109         case PCI_HEADER_TYPE_NORMAL:
 110         case PCI_HEADER_TYPE_BRIDGE:
 111                 return PCI_CAPABILITY_LIST;
 112         case PCI_HEADER_TYPE_CARDBUS:
 113                 return PCI_CB_CAPABILITY_LIST;
 114         default:
 115                 return 0;
 116         }
 117
 118         return 0;
 119 }
 120
 121 /**
 122  * pci_find_capability - query for devices' capabilities
 123  * @dev: PCI device to query
 124  * @cap: capability code
 125  *
 126  * Tell if a device supports a given PCI capability.
 127  * Returns the address of the requested capability structure within the
 128  * device's PCI configuration space or 0 in case the device does not
 129  * support it.  Possible values for @cap:
 130  *
 131  *  %PCI_CAP_ID_PM           Power Management
 132  *  %PCI_CAP_ID_AGP          Accelerated Graphics Port
 133  *  %PCI_CAP_ID_VPD          Vital Product Data
 134  *  %PCI_CAP_ID_SLOTID       Slot Identification
 135  *  %PCI_CAP_ID_MSI          Message Signalled Interrupts
 136  *  %PCI_CAP_ID_CHSWP        CompactPCI HotSwap
 137  *  %PCI_CAP_ID_PCIX         PCI-X
 138  *  %PCI_CAP_ID_EXP          PCI Express
 139  */
 140 int pci_find_capability(struct pci_dev *dev, int cap)
 141 {
 142         int pos;
 143
 144         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
 145         if (pos)
 146                 pos = __pci_find_next_cap(dev->bus, dev->devfn, pos, cap);
 147
 148         return pos;
 149 }
 150
 151 /**
 152  * pci_bus_find_capability - query for devices' capabilities
 153  * @bus:   the PCI bus to query
 154  * @devfn: PCI device to query
 155  * @cap:   capability code
 156  *
 157  * Like pci_find_capability() but works for pci devices that do not have a
 158  * pci_dev structure set up yet.
 159  *
 160  * Returns the address of the requested capability structure within the
 161  * device's PCI configuration space or 0 in case the device does not
 162  * support it.
 163  */
 164 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap)
 165 {
 166         int pos;
 167         u8 hdr_type;
 168
 169         pci_bus_read_config_byte(bus, devfn, PCI_HEADER_TYPE, &hdr_type);
 170
 171         pos = __pci_bus_find_cap_start(bus, devfn, hdr_type & 0x7f);
 172         if (pos)
 173                 pos = __pci_find_next_cap(bus, devfn, pos, cap);
 174
 175         return pos;
 176 }
 177
 178 /**
 179  * pci_find_ext_capability - Find an extended capability
 180  * @dev: PCI device to query
 181  * @cap: capability code
 182  *
 183  * Returns the address of the requested extended capability structure
 184  * within the device's PCI configuration space or 0 if the device does
 185  * not support it.  Possible values for @cap:
 186  *
 187  *  %PCI_EXT_CAP_ID_ERR         Advanced Error Reporting
 188  *  %PCI_EXT_CAP_ID_VC          Virtual Channel
 189  *  %PCI_EXT_CAP_ID_DSN         Device Serial Number
 190  *  %PCI_EXT_CAP_ID_PWR         Power Budgeting
 191  */
 192 int pci_find_ext_capability(struct pci_dev *dev, int cap)
 193 {
 194         u32 header;
 195         int ttl = 480; /* 3840 bytes, minimum 8 bytes per capability */
 196         int pos = 0x100;
 197
 198         if (dev->cfg_size <= 256)
 199                 return 0;
 200
 201         if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
 202                 return 0;
 203
 204         /*
 205          * If we have no capabilities, this is indicated by cap ID,
 206          * cap version and next pointer all being 0.
 207          */
 208         if (header == 0)
 209                 return 0;
 210
 211         while (ttl-- > 0) {
 212                 if (PCI_EXT_CAP_ID(header) == cap)
 213                         return pos;
 214
 215                 pos = PCI_EXT_CAP_NEXT(header);
 216                 if (pos < 0x100)
 217                         break;
 218
 219                 if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
 220                         break;
 221         }
 222
 223         return 0;
 224 }
 225 EXPORT_SYMBOL_GPL(pci_find_ext_capability);
 226
 227 /**
 228  * pci_find_parent_resource - return resource region of parent bus of given region
 229  * @dev: PCI device structure contains resources to be searched
 230  * @res: child resource record for which parent is sought
 231  *
 232  *  For given resource region of given device, return the resource
 233  *  region of parent bus the given region is contained in or where
 234  *  it should be allocated from.
 235  */
 236 struct resource *
 237 pci_find_parent_resource(const struct pci_dev *dev, struct resource *res)
 238 {
 239         const struct pci_bus *bus = dev->bus;
 240         int i;
 241         struct resource *best = NULL;
 242
 243         for(i = 0; i < PCI_BUS_NUM_RESOURCES; i++) {
 244                 struct resource *r = bus->resource[i];
 245                 if (!r)
 246                         continue;
 247                 if (res->start && !(res->start >= r->start && res->end <= r->end))
 248                         continue;       /* Not contained */
 249                 if ((res->flags ^ r->flags) & (IORESOURCE_IO | IORESOURCE_MEM))
 250                         continue;       /* Wrong type */
 251                 if (!((res->flags ^ r->flags) & IORESOURCE_PREFETCH))
 252                         return r;       /* Exact match */
 253                 if ((res->flags & IORESOURCE_PREFETCH) && !(r->flags & IORESOURCE_PREFETCH))
 254                         best = r;       /* Approximating prefetchable by non-prefetchable */
 255         }
 256         return best;
 257 }
 258
 259 /**
 260  * pci_restore_bars - restore a devices BAR values (e.g. after wake-up)
 261  * @dev: PCI device to have its BARs restored
 262  *
 263  * Restore the BAR values for a given device, so as to make it
 264  * accessible by its driver.
 265  */
 266 void
 267 pci_restore_bars(struct pci_dev *dev)
 268 {
 269         int i, numres;
 270
 271         switch (dev->hdr_type) {
 272         case PCI_HEADER_TYPE_NORMAL:
 273                 numres = 6;
 274                 break;
 275         case PCI_HEADER_TYPE_BRIDGE:
 276                 numres = 2;
 277                 break;
 278         case PCI_HEADER_TYPE_CARDBUS:
 279                 numres = 1;
 280                 break;
 281         default:
 282                 /* Should never get here, but just in case... */
 283                 return;
 284         }
 285
 286         for (i = 0; i < numres; i ++)
 287                 pci_update_resource(dev, &dev->resource[i], i);
 288 }
 289
 290 int (*platform_pci_set_power_state)(struct pci_dev *dev, pci_power_t t);
 291
 292 /**
 293  * pci_set_power_state - Set the power state of a PCI device
 294  * @dev: PCI device to be suspended
 295  * @state: PCI power state (D0, D1, D2, D3hot, D3cold) we're entering
 296  *
 297  * Transition a device to a new power state, using the Power Management
 298  * Capabilities in the device's config space.
 299  *
 300  * RETURN VALUE:
 301  * -EINVAL if trying to enter a lower state than we're already in.
 302  * 0 if we're already in the requested state.
 303  * -EIO if device does not support PCI PM.
 304  * 0 if we can successfully change the power state.
 305  */
 306 int
 307 pci_set_power_state(struct pci_dev *dev, pci_power_t state)
 308 {
 309         int pm, need_restore = 0;
 310         u16 pmcsr, pmc;
 311
 312         /* bound the state we're entering */
 313         if (state > PCI_D3hot)
 314                 state = PCI_D3hot;
 315
 316         /* Validate current state:
 317          * Can enter D0 from any state, but if we can only go deeper
 318          * to sleep if we're already in a low power state
 319          */
 320         if (state != PCI_D0 && dev->current_state > state) {
 321                 printk(KERN_ERR "%s(): %s: state=%d, current state=%d\n",
 322                         __FUNCTION__, pci_name(dev), state, dev->current_state);
 323                 return -EINVAL;
 324         } else if (dev->current_state == state)
 325                 return 0;        /* we're already there */
 326
 327         /*
 328          * If the device or the parent bridge can't support PCI PM, ignore
 329          * the request if we're doing anything besides putting it into D0
 330          * (which would only happen on boot).
 331          */
 332         if ((state == PCI_D1 || state == PCI_D2) && pci_no_d1d2(dev))
 333                 return 0;
 334
 335         /* find PCI PM capability in list */
 336         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
 337
 338         /* abort if the device doesn't support PM capabilities */
 339         if (!pm)
 340                 return -EIO;
 341
 342         pci_read_config_word(dev,pm + PCI_PM_PMC,&pmc);
 343         if ((pmc & PCI_PM_CAP_VER_MASK) > 3) {
 344                 printk(KERN_DEBUG
 345                        "PCI: %s has unsupported PM cap regs version (%u)\n",
 346                        pci_name(dev), pmc & PCI_PM_CAP_VER_MASK);
 347                 return -EIO;
 348         }
 349
 350         /* check if this device supports the desired state */
 351         if (state == PCI_D1 && !(pmc & PCI_PM_CAP_D1))
 352                 return -EIO;
 353         else if (state == PCI_D2 && !(pmc & PCI_PM_CAP_D2))
 354                 return -EIO;
 355
 356         pci_read_config_word(dev, pm + PCI_PM_CTRL, &pmcsr);
 357
 358         /* If we're (effectively) in D3, force entire word to 0.
 359          * This doesn't affect PME_Status, disables PME_En, and
 360          * sets PowerState to 0.
 361          */
 362         switch (dev->current_state) {
 363         case PCI_D0:
 364         case PCI_D1:
 365         case PCI_D2:
 366                 pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
 367                 pmcsr |= state;
 368                 break;
 369         case PCI_UNKNOWN: /* Boot-up */
 370                 if ((pmcsr & PCI_PM_CTRL_STATE_MASK) == PCI_D3hot
 371                  && !(pmcsr & PCI_PM_CTRL_NO_SOFT_RESET))
 372                         need_restore = 1;
 373                 /* Fall-through: force to D0 */
 374         default:
 375                 pmcsr = 0;
 376                 break;
 377         }
 378
 379         /* enter specified state */
 380         pci_write_config_word(dev, pm + PCI_PM_CTRL, pmcsr);
 381
 382         /* Mandatory power management transition delays */
 383         /* see PCI PM 1.1 5.6.1 table 18 */
 384         if (state == PCI_D3hot || dev->current_state == PCI_D3hot)
 385                 msleep(pci_pm_d3_delay);
 386         else if (state == PCI_D2 || dev->current_state == PCI_D2)
 387                 udelay(200);
 388
 389         /*
 390          * Give firmware a chance to be called, such as ACPI _PRx, _PSx
 391          * Firmware method after native method ?
 392          */
 393         if (platform_pci_set_power_state)
 394                 platform_pci_set_power_state(dev, state);
 395
 396         dev->current_state = state;
 397
 398         /* According to section 5.4.1 of the "PCI BUS POWER MANAGEMENT
 399          * INTERFACE SPECIFICATION, REV. 1.2", a device transitioning
 400          * from D3hot to D0 _may_ perform an internal reset, thereby
 401          * going to "D0 Uninitialized" rather than "D0 Initialized".
 402          * For example, at least some versions of the 3c905B and the
 403          * 3c556B exhibit this behaviour.
 404          *
 405          * At least some laptop BIOSen (e.g. the Thinkpad T21) leave
 406          * devices in a D3hot state at boot.  Consequently, we need to
 407          * restore at least the BARs so that the device will be
 408          * accessible to its driver.
 409          */
 410         if (need_restore)
 411                 pci_restore_bars(dev);
 412
 413         return 0;
 414 }
 415
 416 int (*platform_pci_choose_state)(struct pci_dev *dev, pm_message_t state);
 417
 418 /**
 419  * pci_choose_state - Choose the power state of a PCI device
 420  * @dev: PCI device to be suspended
 421  * @state: target sleep state for the whole system. This is the value
 422  *      that is passed to suspend() function.
 423  *
 424  * Returns PCI power state suitable for given device and given system
 425  * message.
 426  */
 427
 428 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state)
 429 {
 430         int ret;
 431
 432         if (!pci_find_capability(dev, PCI_CAP_ID_PM))
 433                 return PCI_D0;
 434
 435         if (platform_pci_choose_state) {
 436                 ret = platform_pci_choose_state(dev, state);
 437                 if (ret >= 0)
 438                         state.event = ret;
 439         }
 440
 441         switch (state.event) {
 442         case PM_EVENT_ON:
 443                 return PCI_D0;
 444         case PM_EVENT_FREEZE:
 445         case PM_EVENT_PRETHAW:
 446                 /* REVISIT both freeze and pre-thaw "should" use D0 */
 447         case PM_EVENT_SUSPEND:
 448                 return PCI_D3hot;
 449         default:
 450                 printk("Unrecognized suspend event %d\n", state.event);
 451                 BUG();
 452         }
 453         return PCI_D0;
 454 }
 455
 456 EXPORT_SYMBOL(pci_choose_state);
 457
 458 static int pci_save_pcie_state(struct pci_dev *dev)
 459 {
 460         int pos, i = 0;
 461         struct pci_cap_saved_state *save_state;
 462         u16 *cap;
 463
 464         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
 465         if (pos <= 0)
 466                 return 0;
 467
 468         save_state = kzalloc(sizeof(*save_state) + sizeof(u16) * 4, GFP_KERNEL);
 469         if (!save_state) {
 470                 dev_err(&dev->dev, "Out of memory in pci_save_pcie_state\n");
 471                 return -ENOMEM;
 472         }
 473         cap = (u16 *)&save_state->data[0];
 474
 475         pci_read_config_word(dev, pos + PCI_EXP_DEVCTL, &cap[i++]);
 476         pci_read_config_word(dev, pos + PCI_EXP_LNKCTL, &cap[i++]);
 477         pci_read_config_word(dev, pos + PCI_EXP_SLTCTL, &cap[i++]);
 478         pci_read_config_word(dev, pos + PCI_EXP_RTCTL, &cap[i++]);
 479         pci_add_saved_cap(dev, save_state);
 480         return 0;
 481 }
 482
 483 static void pci_restore_pcie_state(struct pci_dev *dev)
 484 {
 485         int i = 0, pos;
 486         struct pci_cap_saved_state *save_state;
 487         u16 *cap;
 488
 489         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
 490         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
 491         if (!save_state || pos <= 0)
 492                 return;
 493         cap = (u16 *)&save_state->data[0];
 494
 495         pci_write_config_word(dev, pos + PCI_EXP_DEVCTL, cap[i++]);
 496         pci_write_config_word(dev, pos + PCI_EXP_LNKCTL, cap[i++]);
 497         pci_write_config_word(dev, pos + PCI_EXP_SLTCTL, cap[i++]);
 498         pci_write_config_word(dev, pos + PCI_EXP_RTCTL, cap[i++]);
 499         pci_remove_saved_cap(save_state);
 500         kfree(save_state);
 501 }
 502
 503
 504 static int pci_save_pcix_state(struct pci_dev *dev)
 505 {
 506         int pos, i = 0;
 507         struct pci_cap_saved_state *save_state;
 508         u16 *cap;
 509
 510         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
 511         if (pos <= 0)
 512                 return 0;
 513
 514         save_state = kzalloc(sizeof(*save_state) + sizeof(u16), GFP_KERNEL);
 515         if (!save_state) {
 516                 dev_err(&dev->dev, "Out of memory in pci_save_pcie_state\n");
 517                 return -ENOMEM;
 518         }
 519         cap = (u16 *)&save_state->data[0];
 520
 521         pci_read_config_word(dev, pos + PCI_X_CMD, &cap[i++]);
 522         pci_add_saved_cap(dev, save_state);
 523         return 0;
 524 }
 525
 526 static void pci_restore_pcix_state(struct pci_dev *dev)
 527 {
 528         int i = 0, pos;
 529         struct pci_cap_saved_state *save_state;
 530         u16 *cap;
 531
 532         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
 533         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
 534         if (!save_state || pos <= 0)
 535                 return;
 536         cap = (u16 *)&save_state->data[0];
 537
 538         pci_write_config_word(dev, pos + PCI_X_CMD, cap[i++]);
 539         pci_remove_saved_cap(save_state);
 540         kfree(save_state);
 541 }
 542
 543
 544 /**
 545  * pci_save_state - save the PCI configuration space of a device before suspending
 546  * @dev: - PCI device that we're dealing with
 547  */
 548 int
 549 pci_save_state(struct pci_dev *dev)
 550 {
 551         int i;
 552         /* XXX: 100% dword access ok here? */
 553         for (i = 0; i < 16; i++)
 554                 pci_read_config_dword(dev, i * 4,&dev->saved_config_space[i]);
 555         if ((i = pci_save_msi_state(dev)) != 0)
 556                 return i;
 557         if ((i = pci_save_msix_state(dev)) != 0)
 558                 return i;
 559         if ((i = pci_save_pcie_state(dev)) != 0)
 560                 return i;
 561         if ((i = pci_save_pcix_state(dev)) != 0)
 562                 return i;
 563         return 0;
 564 }
 565
 566 /**
 567  * pci_restore_state - Restore the saved state of a PCI device
 568  * @dev: - PCI device that we're dealing with
 569  */
 570 int
 571 pci_restore_state(struct pci_dev *dev)
 572 {
 573         int i;
 574         int val;
 575
 576         /* PCI Express register must be restored first */
 577         pci_restore_pcie_state(dev);
 578
 579         /*
 580          * The Base Address register should be programmed before the command
 581          * register(s)
 582          */
 583         for (i = 15; i >= 0; i--) {
 584                 pci_read_config_dword(dev, i * 4, &val);
 585                 if (val != dev->saved_config_space[i]) {
 586                         printk(KERN_DEBUG "PM: Writing back config space on "
 587                                 "device %s at offset %x (was %x, writing %x)\n",
 588                                 pci_name(dev), i,
 589                                 val, (int)dev->saved_config_space[i]);
 590                         pci_write_config_dword(dev,i * 4,
 591                                 dev->saved_config_space[i]);
 592                 }
 593         }
 594         pci_restore_pcix_state(dev);
 595         pci_restore_msi_state(dev);
 596         pci_restore_msix_state(dev);
 597         return 0;
 598 }
 599
 600 /**
 601  * pci_enable_device_bars - Initialize some of a device for use
 602  * @dev: PCI device to be initialized
 603  * @bars: bitmask of BAR's that must be configured
 604  *
 605  *  Initialize device before it's used by a driver. Ask low-level code
 606  *  to enable selected I/O and memory resources. Wake up the device if it
 607  *  was suspended. Beware, this function can fail.
 608  */
 609
 610 int
 611 pci_enable_device_bars(struct pci_dev *dev, int bars)
 612 {
 613         int err;
 614
 615         err = pci_set_power_state(dev, PCI_D0);
 616         if (err < 0 && err != -EIO)
 617                 return err;
 618         err = pcibios_enable_device(dev, bars);
 619         if (err < 0)
 620                 return err;
 621         return 0;
 622 }
 623
 624 /**
 625  * __pci_enable_device - Initialize device before it's used by a driver.
 626  * @dev: PCI device to be initialized
 627  *
 628  *  Initialize device before it's used by a driver. Ask low-level code
 629  *  to enable I/O and memory. Wake up the device if it was suspended.
 630  *  Beware, this function can fail.
 631  *
 632  * Note this function is a backend and is not supposed to be called by
 633  * normal code, use pci_enable_device() instead.
 634  */
 635 int
 636 __pci_enable_device(struct pci_dev *dev)
 637 {
 638         int err;
 639
 640         err = pci_enable_device_bars(dev, (1 << PCI_NUM_RESOURCES) - 1);
 641         if (err)
 642                 return err;
 643         pci_fixup_device(pci_fixup_enable, dev);
 644         return 0;
 645 }
 646
 647 /**
 648  * pci_enable_device - Initialize device before it's used by a driver.
 649  * @dev: PCI device to be initialized
 650  *
 651  *  Initialize device before it's used by a driver. Ask low-level code
 652  *  to enable I/O and memory. Wake up the device if it was suspended.
 653  *  Beware, this function can fail.
 654  *
 655  *  Note we don't actually enable the device many times if we call
 656  *  this function repeatedly (we just increment the count).
 657  */
 658 int pci_enable_device(struct pci_dev *dev)
 659 {
 660         int result;
 661         if (atomic_add_return(1, &dev->enable_cnt) > 1)
 662                 return 0;               /* already enabled */
 663         result = __pci_enable_device(dev);
 664         if (result < 0)
 665                 atomic_dec(&dev->enable_cnt);
 666         return result;
 667 }
 668
 669 /**
 670  * pcibios_disable_device - disable arch specific PCI resources for device dev
 671  * @dev: the PCI device to disable
 672  *
 673  * Disables architecture specific PCI resources for the device. This
 674  * is the default implementation. Architecture implementations can
 675  * override this.
 676  */
 677 void __attribute__ ((weak)) pcibios_disable_device (struct pci_dev *dev) {}
 678
 679 /**
 680  * pci_disable_device - Disable PCI device after use
 681  * @dev: PCI device to be disabled
 682  *
 683  * Signal to the system that the PCI device is not in use by the system
 684  * anymore.  This only involves disabling PCI bus-mastering, if active.
 685  *
 686  * Note we don't actually disable the device until all callers of
 687  * pci_device_enable() have called pci_device_disable().
 688  */
 689 void
 690 pci_disable_device(struct pci_dev *dev)
 691 {
 692         u16 pci_command;
 693
 694         if (atomic_sub_return(1, &dev->enable_cnt) != 0)
 695                 return;
 696
 697         if (dev->msi_enabled)
 698                 disable_msi_mode(dev, pci_find_capability(dev, PCI_CAP_ID_MSI),
 699                         PCI_CAP_ID_MSI);
 700         if (dev->msix_enabled)
 701                 disable_msi_mode(dev, pci_find_capability(dev, PCI_CAP_ID_MSI),
 702                         PCI_CAP_ID_MSIX);
 703
 704         pci_read_config_word(dev, PCI_COMMAND, &pci_command);
 705         if (pci_command & PCI_COMMAND_MASTER) {
 706                 pci_command &= ~PCI_COMMAND_MASTER;
 707                 pci_write_config_word(dev, PCI_COMMAND, pci_command);
 708         }
 709         dev->is_busmaster = 0;
 710
 711         pcibios_disable_device(dev);
 712 }
 713
 714 /**
 715  * pci_enable_wake - enable device to generate PME# when suspended
 716  * @dev: - PCI device to operate on
 717  * @state: - Current state of device.
 718  * @enable: - Flag to enable or disable generation
 719  *
 720  * Set the bits in the device's PM Capabilities to generate PME# when
 721  * the system is suspended.
 722  *
 723  * -EIO is returned if device doesn't have PM Capabilities.
 724  * -EINVAL is returned if device supports it, but can't generate wake events.
 725  * 0 if operation is successful.
 726  *
 727  */
 728 int pci_enable_wake(struct pci_dev *dev, pci_power_t state, int enable)
 729 {
 730         int pm;
 731         u16 value;
 732
 733         /* find PCI PM capability in list */
 734         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
 735
 736         /* If device doesn't support PM Capabilities, but request is to disable
 737          * wake events, it's a nop; otherwise fail */
 738         if (!pm)
 739                 return enable ? -EIO : 0;
 740
 741         /* Check device's ability to generate PME# */
 742         pci_read_config_word(dev,pm+PCI_PM_PMC,&value);
 743
 744         value &= PCI_PM_CAP_PME_MASK;
 745         value >>= ffs(PCI_PM_CAP_PME_MASK) - 1;   /* First bit of mask */
 746
 747         /* Check if it can generate PME# from requested state. */
 748         if (!value || !(value & (1 << state)))
 749                 return enable ? -EINVAL : 0;
 750
 751         pci_read_config_word(dev, pm + PCI_PM_CTRL, &value);
 752
 753         /* Clear PME_Status by writing 1 to it and enable PME# */
 754         value |= PCI_PM_CTRL_PME_STATUS | PCI_PM_CTRL_PME_ENABLE;
 755
 756         if (!enable)
 757                 value &= ~PCI_PM_CTRL_PME_ENABLE;
 758
 759         pci_write_config_word(dev, pm + PCI_PM_CTRL, value);
 760
 761         return 0;
 762 }
 763
 764 int
 765 pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge)
 766 {
 767         u8 pin;
 768
 769         pin = dev->pin;
 770         if (!pin)
 771                 return -1;
 772         pin--;
 773         while (dev->bus->self) {
 774                 pin = (pin + PCI_SLOT(dev->devfn)) % 4;
 775                 dev = dev->bus->self;
 776         }
 777         *bridge = dev;
 778         return pin;
 779 }
 780
 781 /**
 782  *      pci_release_region - Release a PCI bar
 783  *      @pdev: PCI device whose resources were previously reserved by pci_request_region
 784  *      @bar: BAR to release
 785  *
 786  *      Releases the PCI I/O and memory resources previously reserved by a
 787  *      successful call to pci_request_region.  Call this function only
 788  *      after all use of the PCI regions has ceased.
 789  */
 790 void pci_release_region(struct pci_dev *pdev, int bar)
 791 {
 792         if (pci_resource_len(pdev, bar) == 0)
 793                 return;
 794         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO)
 795                 release_region(pci_resource_start(pdev, bar),
 796                                 pci_resource_len(pdev, bar));
 797         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM)
 798                 release_mem_region(pci_resource_start(pdev, bar),
 799                                 pci_resource_len(pdev, bar));
 800 }
 801
 802 /**
 803  *      pci_request_region - Reserved PCI I/O and memory resource
 804  *      @pdev: PCI device whose resources are to be reserved
 805  *      @bar: BAR to be reserved
 806  *      @res_name: Name to be associated with resource.
 807  *
 808  *      Mark the PCI region associated with PCI device @pdev BR @bar as
 809  *      being reserved by owner @res_name.  Do not access any
 810  *      address inside the PCI regions unless this call returns
 811  *      successfully.
 812  *
 813  *      Returns 0 on success, or %EBUSY on error.  A warning
 814  *      message is also printed on failure.
 815  */
 816 int pci_request_region(struct pci_dev *pdev, int bar, const char *res_name)
 817 {
 818         if (pci_resource_len(pdev, bar) == 0)
 819                 return 0;
 820
 821         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO) {
 822                 if (!request_region(pci_resource_start(pdev, bar),
 823                             pci_resource_len(pdev, bar), res_name))
 824                         goto err_out;
 825         }
 826         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM) {
 827                 if (!request_mem_region(pci_resource_start(pdev, bar),
 828                                         pci_resource_len(pdev, bar), res_name))
 829                         goto err_out;
 830         }
 831
 832         return 0;
 833
 834 err_out:
 835         printk (KERN_WARNING "PCI: Unable to reserve %s region #%d:%llx@%llx "
 836                 "for device %s\n",
 837                 pci_resource_flags(pdev, bar) & IORESOURCE_IO ? "I/O" : "mem",
 838                 bar + 1, /* PCI BAR # */
 839                 (unsigned long long)pci_resource_len(pdev, bar),
 840                 (unsigned long long)pci_resource_start(pdev, bar),
 841                 pci_name(pdev));
 842         return -EBUSY;
 843 }
 844
 845
 846 /**
 847  *      pci_release_regions - Release reserved PCI I/O and memory resources
 848  *      @pdev: PCI device whose resources were previously reserved by pci_request_regions
 849  *
 850  *      Releases all PCI I/O and memory resources previously reserved by a
 851  *      successful call to pci_request_regions.  Call this function only
 852  *      after all use of the PCI regions has ceased.
 853  */
 854
 855 void pci_release_regions(struct pci_dev *pdev)
 856 {
 857         int i;
 858
 859         for (i = 0; i < 6; i++)
 860                 pci_release_region(pdev, i);
 861 }
 862
 863 /**
 864  *      pci_request_regions - Reserved PCI I/O and memory resources
 865  *      @pdev: PCI device whose resources are to be reserved
 866  *      @res_name: Name to be associated with resource.
 867  *
 868  *      Mark all PCI regions associated with PCI device @pdev as
 869  *      being reserved by owner @res_name.  Do not access any
 870  *      address inside the PCI regions unless this call returns
 871  *      successfully.
 872  *
 873  *      Returns 0 on success, or %EBUSY on error.  A warning
 874  *      message is also printed on failure.
 875  */
 876 int pci_request_regions(struct pci_dev *pdev, const char *res_name)
 877 {
 878         int i;
 879
 880         for (i = 0; i < 6; i++)
 881                 if(pci_request_region(pdev, i, res_name))
 882                         goto err_out;
 883         return 0;
 884
 885 err_out:
 886         while(--i >= 0)
 887                 pci_release_region(pdev, i);
 888
 889         return -EBUSY;
 890 }
 891
 892 /**
 893  * pci_set_master - enables bus-mastering for device dev
 894  * @dev: the PCI device to enable
 895  *
 896  * Enables bus-mastering on the device and calls pcibios_set_master()
 897  * to do the needed arch specific settings.
 898  */
 899 void
 900 pci_set_master(struct pci_dev *dev)
 901 {
 902         u16 cmd;
 903
 904         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 905         if (! (cmd & PCI_COMMAND_MASTER)) {
 906                 pr_debug("PCI: Enabling bus mastering for device %s\n", pci_name(dev));
 907                 cmd |= PCI_COMMAND_MASTER;
 908                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 909         }
 910         dev->is_busmaster = 1;
 911         pcibios_set_master(dev);
 912 }
 913
 914 #ifdef PCI_DISABLE_MWI
 915 int pci_set_mwi(struct pci_dev *dev)
 916 {
 917         return 0;
 918 }
 919
 920 void pci_clear_mwi(struct pci_dev *dev)
 921 {
 922 }
 923
 924 #else
 925
 926 #ifndef PCI_CACHE_LINE_BYTES
 927 #define PCI_CACHE_LINE_BYTES L1_CACHE_BYTES
 928 #endif
 929
 930 /* This can be overridden by arch code. */
 931 /* Don't forget this is measured in 32-bit words, not bytes */
 932 u8 pci_cache_line_size = PCI_CACHE_LINE_BYTES / 4;
 933
 934 /**
 935  * pci_set_cacheline_size - ensure the CACHE_LINE_SIZE register is programmed
 936  * @dev: the PCI device for which MWI is to be enabled
 937  *
 938  * Helper function for pci_set_mwi.
 939  * Originally copied from drivers/net/acenic.c.
 940  * Copyright 1998-2001 by Jes Sorensen, <jes@trained-monkey.org>.
 941  *
 942  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
 943  */
 944 static int
 945 pci_set_cacheline_size(struct pci_dev *dev)
 946 {
 947         u8 cacheline_size;
 948
 949         if (!pci_cache_line_size)
 950                 return -EINVAL;         /* The system doesn't support MWI. */
 951
 952         /* Validate current setting: the PCI_CACHE_LINE_SIZE must be
 953            equal to or multiple of the right value. */
 954         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
 955         if (cacheline_size >= pci_cache_line_size &&
 956             (cacheline_size % pci_cache_line_size) == 0)
 957                 return 0;
 958
 959         /* Write the correct value. */
 960         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, pci_cache_line_size);
 961         /* Read it back. */
 962         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
 963         if (cacheline_size == pci_cache_line_size)
 964                 return 0;
 965
 966         printk(KERN_DEBUG "PCI: cache line size of %d is not supported "
 967                "by device %s\n", pci_cache_line_size << 2, pci_name(dev));
 968
 969         return -EINVAL;
 970 }
 971
 972 /**
 973  * pci_set_mwi - enables memory-write-invalidate PCI transaction
 974  * @dev: the PCI device for which MWI is enabled
 975  *
 976  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND,
 977  * and then calls @pcibios_set_mwi to do the needed arch specific
 978  * operations or a generic mwi-prep function.
 979  *
 980  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
 981  */
 982 int
 983 pci_set_mwi(struct pci_dev *dev)
 984 {
 985         int rc;
 986         u16 cmd;
 987
 988         rc = pci_set_cacheline_size(dev);
 989         if (rc)
 990                 return rc;
 991
 992         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 993         if (! (cmd & PCI_COMMAND_INVALIDATE)) {
 994                 pr_debug("PCI: Enabling Mem-Wr-Inval for device %s\n", pci_name(dev));
 995                 cmd |= PCI_COMMAND_INVALIDATE;
 996                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 997         }
 998
 999         return 0;
1000 }
1001
1002 /**
1003  * pci_clear_mwi - disables Memory-Write-Invalidate for device dev
1004  * @dev: the PCI device to disable
1005  *
1006  * Disables PCI Memory-Write-Invalidate transaction on the device
1007  */
1008 void
1009 pci_clear_mwi(struct pci_dev *dev)
1010 {
1011         u16 cmd;
1012
1013         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1014         if (cmd & PCI_COMMAND_INVALIDATE) {
1015                 cmd &= ~PCI_COMMAND_INVALIDATE;
1016                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1017         }
1018 }
1019 #endif /* ! PCI_DISABLE_MWI */
1020
1021 /**
1022  * pci_intx - enables/disables PCI INTx for device dev
1023  * @pdev: the PCI device to operate on
1024  * @enable: boolean: whether to enable or disable PCI INTx
1025  *
1026  * Enables/disables PCI INTx for device dev
1027  */
1028 void
1029 pci_intx(struct pci_dev *pdev, int enable)
1030 {
1031         u16 pci_command, new;
1032
1033         pci_read_config_word(pdev, PCI_COMMAND, &pci_command);
1034
1035         if (enable) {
1036                 new = pci_command & ~PCI_COMMAND_INTX_DISABLE;
1037         } else {
1038                 new = pci_command | PCI_COMMAND_INTX_DISABLE;
1039         }
1040
1041         if (new != pci_command) {
1042                 pci_write_config_word(pdev, PCI_COMMAND, new);
1043         }
1044 }
1045
1046 #ifndef HAVE_ARCH_PCI_SET_DMA_MASK
1047 /*
1048  * These can be overridden by arch-specific implementations
1049  */
1050 int
1051 pci_set_dma_mask(struct pci_dev *dev, u64 mask)
1052 {
1053         if (!pci_dma_supported(dev, mask))
1054                 return -EIO;
1055
1056         dev->dma_mask = mask;
1057
1058         return 0;
1059 }
1060
1061 int
1062 pci_set_consistent_dma_mask(struct pci_dev *dev, u64 mask)
1063 {
1064         if (!pci_dma_supported(dev, mask))
1065                 return -EIO;
1066
1067         dev->dev.coherent_dma_mask = mask;
1068
1069         return 0;
1070 }
1071 #endif
1072
1073 static int __devinit pci_init(void)
1074 {
1075         struct pci_dev *dev = NULL;
1076
1077         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
1078                 pci_fixup_device(pci_fixup_final, dev);
1079         }
1080         return 0;
1081 }
1082
1083 static int __devinit pci_setup(char *str)
1084 {
1085         while (str) {
1086                 char *k = strchr(str, ',');
1087                 if (k)
1088                         *k++ = 0;
1089                 if (*str && (str = pcibios_setup(str)) && *str) {
1090                         if (!strcmp(str, "nomsi")) {
1091                                 pci_no_msi();
1092                         } else {
1093                                 printk(KERN_ERR "PCI: Unknown option `%s'\n",
1094                                                 str);
1095                         }
1096                 }
1097                 str = k;
1098         }
1099         return 0;
1100 }
1101 early_param("pci", pci_setup);
1102
1103 device_initcall(pci_init);
1104
1105 #if defined(CONFIG_ISA) || defined(CONFIG_EISA)
1106 /* FIXME: Some boxes have multiple ISA bridges! */
1107 struct pci_dev *isa_bridge;
1108 EXPORT_SYMBOL(isa_bridge);
1109 #endif
1110
1111 EXPORT_SYMBOL_GPL(pci_restore_bars);
1112 EXPORT_SYMBOL(pci_enable_device_bars);
1113 EXPORT_SYMBOL(pci_enable_device);
1114 EXPORT_SYMBOL(pci_disable_device);
1115 EXPORT_SYMBOL(pci_find_capability);
1116 EXPORT_SYMBOL(pci_bus_find_capability);
1117 EXPORT_SYMBOL(pci_release_regions);
1118 EXPORT_SYMBOL(pci_request_regions);
1119 EXPORT_SYMBOL(pci_release_region);
1120 EXPORT_SYMBOL(pci_request_region);
1121 EXPORT_SYMBOL(pci_set_master);
1122 EXPORT_SYMBOL(pci_set_mwi);
1123 EXPORT_SYMBOL(pci_clear_mwi);
1124 EXPORT_SYMBOL_GPL(pci_intx);
1125 EXPORT_SYMBOL(pci_set_dma_mask);
1126 EXPORT_SYMBOL(pci_set_consistent_dma_mask);
1127 EXPORT_SYMBOL(pci_assign_resource);
1128 EXPORT_SYMBOL(pci_find_parent_resource);
1129
1130 EXPORT_SYMBOL(pci_set_power_state);
1131 EXPORT_SYMBOL(pci_save_state);
1132 EXPORT_SYMBOL(pci_restore_state);
1133 EXPORT_SYMBOL(pci_enable_wake);
1134
1135 /* Quirk info */
1136
1137 EXPORT_SYMBOL(isa_dma_bridge_buggy);
1138 EXPORT_SYMBOL(pci_pci_problems);