Merge branch 'for-linus' of master.kernel.org:/pub/scm/linux/kernel/git/jikos/hid
[linux-2.6] / arch / mips / sni / pcimt.c
1 /*
2  * PCIMT specific code
3  *
4  * This file is subject to the terms and conditions of the GNU General Public
5  * License.  See the file "COPYING" in the main directory of this archive
6  * for more details.
7  *
8  * Copyright (C) 1996, 97, 98, 2000, 03, 04, 06 Ralf Baechle (ralf@linux-mips.org)
9  * Copyright (C) 2006 Thomas Bogendoerfer (tsbogend@alpha.franken.de)
10  */
11
12 #include <linux/init.h>
13 #include <linux/interrupt.h>
14 #include <linux/pci.h>
15 #include <linux/serial_8250.h>
16
17 #include <asm/mc146818-time.h>
18 #include <asm/sni.h>
19 #include <asm/time.h>
20 #include <asm/i8259.h>
21 #include <asm/irq_cpu.h>
22
23 #define cacheconf (*(volatile unsigned int *)PCIMT_CACHECONF)
24 #define invspace (*(volatile unsigned int *)PCIMT_INVSPACE)
25
26 static void __init sni_pcimt_sc_init(void)
27 {
28         unsigned int scsiz, sc_size;
29
30         scsiz = cacheconf & 7;
31         if (scsiz == 0) {
32                 printk("Second level cache is deactived.\n");
33                 return;
34         }
35         if (scsiz >= 6) {
36                 printk("Invalid second level cache size configured, "
37                        "deactivating second level cache.\n");
38                 cacheconf = 0;
39                 return;
40         }
41
42         sc_size = 128 << scsiz;
43         printk("%dkb second level cache detected, deactivating.\n", sc_size);
44         cacheconf = 0;
45 }
46
47
48 /*
49  * A bit more gossip about the iron we're running on ...
50  */
51 static inline void sni_pcimt_detect(void)
52 {
53         char boardtype[80];
54         unsigned char csmsr;
55         char *p = boardtype;
56         unsigned int asic;
57
58         csmsr = *(volatile unsigned char *)PCIMT_CSMSR;
59
60         p += sprintf(p, "%s PCI", (csmsr & 0x80) ? "RM200" : "RM300");
61         if ((csmsr & 0x80) == 0)
62                 p += sprintf(p, ", board revision %s",
63                              (csmsr & 0x20) ? "D" : "C");
64         asic = csmsr & 0x80;
65         asic = (csmsr & 0x08) ? asic : !asic;
66         p += sprintf(p, ", ASIC PCI Rev %s", asic ? "1.0" : "1.1");
67         printk("%s.\n", boardtype);
68 }
69
70 #define PORT(_base,_irq)                                \
71         {                                               \
72                 .iobase         = _base,                \
73                 .irq            = _irq,                 \
74                 .uartclk        = 1843200,              \
75                 .iotype         = UPIO_PORT,            \
76                 .flags          = UPF_BOOT_AUTOCONF,    \
77         }
78
79 static struct plat_serial8250_port pcimt_data[] = {
80         PORT(0x3f8, 4),
81         PORT(0x2f8, 3),
82         { },
83 };
84
85 static struct platform_device pcimt_serial8250_device = {
86         .name                   = "serial8250",
87         .id                     = PLAT8250_DEV_PLATFORM,
88         .dev                    = {
89                 .platform_data  = pcimt_data,
90         },
91 };
92
93 static struct resource sni_io_resource = {
94         .start  = 0x00000000UL,
95         .end    = 0x03bfffffUL,
96         .name   = "PCIMT IO MEM",
97         .flags  = IORESOURCE_IO,
98 };
99
100 static struct resource pcimt_io_resources[] = {
101         {
102                 .start  = 0x00,
103                 .end    = 0x1f,
104                 .name   = "dma1",
105                 .flags  = IORESOURCE_BUSY
106         }, {
107                 .start  =  0x40,
108                 .end    = 0x5f,
109                 .name   = "timer",
110                 .flags  = IORESOURCE_BUSY
111         }, {
112                 .start  =  0x60,
113                 .end    = 0x6f,
114                 .name   = "keyboard",
115                 .flags  = IORESOURCE_BUSY
116         }, {
117                 .start  =  0x80,
118                 .end    = 0x8f,
119                 .name   = "dma page reg",
120                 .flags  = IORESOURCE_BUSY
121         }, {
122                 .start  =  0xc0,
123                 .end    = 0xdf,
124                 .name   = "dma2",
125                 .flags  = IORESOURCE_BUSY
126         }, {
127                 .start  =  0xcfc,
128                 .end    = 0xcff,
129                 .name   = "PCI config data",
130                 .flags  = IORESOURCE_BUSY
131         }
132 };
133
134 static struct resource sni_mem_resource = {
135         .start  = 0x18000000UL,
136         .end    = 0x1fbfffffUL,
137         .name   = "PCIMT PCI MEM",
138         .flags  = IORESOURCE_MEM
139 };
140
141 static void __init sni_pcimt_resource_init(void)
142 {
143         int i;
144
145         /* request I/O space for devices used on all i[345]86 PCs */
146         for (i = 0; i < ARRAY_SIZE(pcimt_io_resources); i++)
147                 request_resource(&sni_io_resource, pcimt_io_resources + i);
148 }
149
150 extern struct pci_ops sni_pcimt_ops;
151
152 static struct pci_controller sni_controller = {
153         .pci_ops        = &sni_pcimt_ops,
154         .mem_resource   = &sni_mem_resource,
155         .mem_offset     = 0x00000000UL,
156         .io_resource    = &sni_io_resource,
157         .io_offset      = 0x00000000UL,
158         .io_map_base    = SNI_PORT_BASE
159 };
160
161 static void enable_pcimt_irq(unsigned int irq)
162 {
163         unsigned int mask = 1 << (irq - PCIMT_IRQ_INT2);
164
165         *(volatile u8 *) PCIMT_IRQSEL |= mask;
166 }
167
168 void disable_pcimt_irq(unsigned int irq)
169 {
170         unsigned int mask = ~(1 << (irq - PCIMT_IRQ_INT2));
171
172         *(volatile u8 *) PCIMT_IRQSEL &= mask;
173 }
174
175 static void end_pcimt_irq(unsigned int irq)
176 {
177         if (!(irq_desc[irq].status & (IRQ_DISABLED|IRQ_INPROGRESS)))
178                 enable_pcimt_irq(irq);
179 }
180
181 static struct irq_chip pcimt_irq_type = {
182         .typename = "PCIMT",
183         .ack = disable_pcimt_irq,
184         .mask = disable_pcimt_irq,
185         .mask_ack = disable_pcimt_irq,
186         .unmask = enable_pcimt_irq,
187         .end = end_pcimt_irq,
188 };
189
190 /*
191  * hwint0 should deal with MP agent, ASIC PCI, EISA NMI and debug
192  * button interrupts.  Later ...
193  */
194 static void pcimt_hwint0(void)
195 {
196         panic("Received int0 but no handler yet ...");
197 }
198
199 /*
200  * hwint 1 deals with EISA and SCSI interrupts,
201  *
202  * The EISA_INT bit in CSITPEND is high active, all others are low active.
203  */
204 static void pcimt_hwint1(void)
205 {
206         u8 pend = *(volatile char *)PCIMT_CSITPEND;
207         unsigned long flags;
208
209         if (pend & IT_EISA) {
210                 int irq;
211                 /*
212                  * Note: ASIC PCI's builtin interrupt achknowledge feature is
213                  * broken.  Using it may result in loss of some or all i8259
214                  * interupts, so don't use PCIMT_INT_ACKNOWLEDGE ...
215                  */
216                 irq = i8259_irq();
217                 if (unlikely(irq < 0))
218                         return;
219
220                 do_IRQ(irq);
221         }
222
223         if (!(pend & IT_SCSI)) {
224                 flags = read_c0_status();
225                 clear_c0_status(ST0_IM);
226                 do_IRQ(PCIMT_IRQ_SCSI);
227                 write_c0_status(flags);
228         }
229 }
230
231 /*
232  * hwint 3 should deal with the PCI A - D interrupts,
233  */
234 static void pcimt_hwint3(void)
235 {
236         u8 pend = *(volatile char *)PCIMT_CSITPEND;
237         int irq;
238
239         pend &= (IT_INTA | IT_INTB | IT_INTC | IT_INTD);
240         pend ^= (IT_INTA | IT_INTB | IT_INTC | IT_INTD);
241         clear_c0_status(IE_IRQ3);
242         irq = PCIMT_IRQ_INT2 + ffs(pend) - 1;
243         do_IRQ(irq);
244         set_c0_status(IE_IRQ3);
245 }
246
247 static void sni_pcimt_hwint(void)
248 {
249         u32 pending = read_c0_cause() & read_c0_status();
250
251         if (pending & C_IRQ5)
252                 do_IRQ (MIPS_CPU_IRQ_BASE + 7);
253         else if (pending & C_IRQ4)
254                 do_IRQ (MIPS_CPU_IRQ_BASE + 6);
255         else if (pending & C_IRQ3)
256                 pcimt_hwint3();
257         else if (pending & C_IRQ1)
258                 pcimt_hwint1();
259         else if (pending & C_IRQ0) {
260                 pcimt_hwint0();
261         }
262 }
263
264 void __init sni_pcimt_irq_init(void)
265 {
266         int i;
267
268         *(volatile u8 *) PCIMT_IRQSEL = IT_ETH | IT_EISA;
269         mips_cpu_irq_init();
270         /* Actually we've got more interrupts to handle ...  */
271         for (i = PCIMT_IRQ_INT2; i <= PCIMT_IRQ_SCSI; i++)
272                 set_irq_chip(i, &pcimt_irq_type);
273         sni_hwint = sni_pcimt_hwint;
274         change_c0_status(ST0_IM, IE_IRQ1|IE_IRQ3);
275 }
276
277 void sni_pcimt_init(void)
278 {
279         sni_pcimt_detect();
280         sni_pcimt_sc_init();
281         rtc_mips_get_time = mc146818_get_cmos_time;
282         rtc_mips_set_time = mc146818_set_rtc_mmss;
283         board_time_init = sni_cpu_time_init;
284         ioport_resource.end = sni_io_resource.end;
285 #ifdef CONFIG_PCI
286         PCIBIOS_MIN_IO = 0x9000;
287         register_pci_controller(&sni_controller);
288 #endif
289         sni_pcimt_resource_init();
290 }
291
292 static int __init snirm_pcimt_setup_devinit(void)
293 {
294         switch (sni_brd_type) {
295         case SNI_BRD_PCI_MTOWER:
296         case SNI_BRD_PCI_DESKTOP:
297         case SNI_BRD_PCI_MTOWER_CPLUS:
298                 platform_device_register(&pcimt_serial8250_device);
299                 break;
300         }
301
302         return 0;
303 }
304
305 device_initcall(snirm_pcimt_setup_devinit);