git.oblomov.eu Git - linux-2.6/blob - drivers/media/video/cx18/cx18-io.c

   1 /*
   2  *  cx18 driver PCI memory mapped IO access routines
   3  *
   4  *  Copyright (C) 2007  Hans Verkuil <hverkuil@xs4all.nl>
   5  *  Copyright (C) 2008  Andy Walls <awalls@radix.net>
   6  *
   7  *  This program is free software; you can redistribute it and/or modify
   8  *  it under the terms of the GNU General Public License as published by
   9  *  the Free Software Foundation; either version 2 of the License, or
  10  *  (at your option) any later version.
  11  *
  12  *  This program is distributed in the hope that it will be useful,
  13  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  *  GNU General Public License for more details.
  16  *
  17  *  You should have received a copy of the GNU General Public License
  18  *  along with this program; if not, write to the Free Software
  19  *  Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA
  20  *  02111-1307  USA
  21  */
  22
  23 #include "cx18-driver.h"
  24 #include "cx18-io.h"
  25 #include "cx18-irq.h"
  26
  27 void cx18_log_statistics(struct cx18 *cx)
  28 {
  29         int i;
  30
  31         if (!(cx18_debug & CX18_DBGFLG_INFO))
  32                 return;
  33
  34         for (i = 0; i <= CX18_MAX_MB_ACK_DELAY; i++)
  35                 if (atomic_read(&cx->mbox_stats.mb_ack_delay[i]))
  36                         CX18_DEBUG_INFO("mb_ack_delay[%d] = %d\n", i,
  37                                   atomic_read(&cx->mbox_stats.mb_ack_delay[i]));
  38         return;
  39 }
  40
  41 void cx18_memset_io(struct cx18 *cx, void __iomem *addr, int val, size_t count)
  42 {
  43         u8 __iomem *dst = addr;
  44         u16 val2 = val | (val << 8);
  45         u32 val4 = val2 | (val2 << 16);
  46
  47         /* Align writes on the CX23418's addresses */
  48         if ((count > 0) && ((unsigned long)dst & 1)) {
  49                 cx18_writeb(cx, (u8) val, dst);
  50                 count--;
  51                 dst++;
  52         }
  53         if ((count > 1) && ((unsigned long)dst & 2)) {
  54                 cx18_writew(cx, val2, dst);
  55                 count -= 2;
  56                 dst += 2;
  57         }
  58         while (count > 3) {
  59                 cx18_writel(cx, val4, dst);
  60                 count -= 4;
  61                 dst += 4;
  62         }
  63         if (count > 1) {
  64                 cx18_writew(cx, val2, dst);
  65                 count -= 2;
  66                 dst += 2;
  67         }
  68         if (count > 0)
  69                 cx18_writeb(cx, (u8) val, dst);
  70 }
  71
  72 void cx18_sw1_irq_enable(struct cx18 *cx, u32 val)
  73 {
  74         cx18_write_reg_expect(cx, val, SW1_INT_STATUS, ~val, val);
  75         cx->sw1_irq_mask = cx18_read_reg(cx, SW1_INT_ENABLE_PCI) | val;
  76         cx18_write_reg(cx, cx->sw1_irq_mask, SW1_INT_ENABLE_PCI);
  77 }
  78
  79 void cx18_sw1_irq_disable(struct cx18 *cx, u32 val)
  80 {
  81         cx->sw1_irq_mask = cx18_read_reg(cx, SW1_INT_ENABLE_PCI) & ~val;
  82         cx18_write_reg(cx, cx->sw1_irq_mask, SW1_INT_ENABLE_PCI);
  83 }
  84
  85 void cx18_sw2_irq_enable(struct cx18 *cx, u32 val)
  86 {
  87         cx18_write_reg_expect(cx, val, SW2_INT_STATUS, ~val, val);
  88         cx->sw2_irq_mask = cx18_read_reg(cx, SW2_INT_ENABLE_PCI) | val;
  89         cx18_write_reg(cx, cx->sw2_irq_mask, SW2_INT_ENABLE_PCI);
  90 }
  91
  92 void cx18_sw2_irq_disable(struct cx18 *cx, u32 val)
  93 {
  94         cx->sw2_irq_mask = cx18_read_reg(cx, SW2_INT_ENABLE_PCI) & ~val;
  95         cx18_write_reg(cx, cx->sw2_irq_mask, SW2_INT_ENABLE_PCI);
  96 }
  97
  98 void cx18_sw2_irq_disable_cpu(struct cx18 *cx, u32 val)
  99 {
 100         u32 r;
 101         r = cx18_read_reg(cx, SW2_INT_ENABLE_CPU);
 102         cx18_write_reg(cx, r & ~val, SW2_INT_ENABLE_CPU);
 103 }
 104
 105 void cx18_setup_page(struct cx18 *cx, u32 addr)
 106 {
 107         u32 val;
 108         val = cx18_read_reg(cx, 0xD000F8);
 109         val = (val & ~0x1f00) | ((addr >> 17) & 0x1f00);
 110         cx18_write_reg(cx, val, 0xD000F8);
 111 }