Merge branches 'sched/clock', 'sched/cleanups' and 'linus' into sched/urgent
[linux-2.6] / drivers / gpu / drm / i915 / dvo_ivch.c
1 /*
2  * Copyright © 2006 Intel Corporation
3  *
4  * Permission is hereby granted, free of charge, to any person obtaining a
5  * copy of this software and associated documentation files (the "Software"),
6  * to deal in the Software without restriction, including without limitation
7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
8  * and/or sell copies of the Software, and to permit persons to whom the
9  * Software is furnished to do so, subject to the following conditions:
10  *
11  * The above copyright notice and this permission notice (including the next
12  * paragraph) shall be included in all copies or substantial portions of the
13  * Software.
14  *
15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
17  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
20  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER
21  * DEALINGS IN THE SOFTWARE.
22  *
23  * Authors:
24  *    Eric Anholt <eric@anholt.net>
25  *
26  */
27
28 #include "dvo.h"
29
30 /*
31  * register definitions for the i82807aa.
32  *
33  * Documentation on this chipset can be found in datasheet #29069001 at
34  * intel.com.
35  */
36
37 /*
38  * VCH Revision & GMBus Base Addr
39  */
40 #define VR00            0x00
41 # define VR00_BASE_ADDRESS_MASK         0x007f
42
43 /*
44  * Functionality Enable
45  */
46 #define VR01            0x01
47
48 /*
49  * Enable the panel fitter
50  */
51 # define VR01_PANEL_FIT_ENABLE          (1 << 3)
52 /*
53  * Enables the LCD display.
54  *
55  * This must not be set while VR01_DVO_BYPASS_ENABLE is set.
56  */
57 # define VR01_LCD_ENABLE                (1 << 2)
58 /** Enables the DVO repeater. */
59 # define VR01_DVO_BYPASS_ENABLE         (1 << 1)
60 /** Enables the DVO clock */
61 # define VR01_DVO_ENABLE                (1 << 0)
62
63 /*
64  * LCD Interface Format
65  */
66 #define VR10            0x10
67 /** Enables LVDS output instead of CMOS */
68 # define VR10_LVDS_ENABLE               (1 << 4)
69 /** Enables 18-bit LVDS output. */
70 # define VR10_INTERFACE_1X18            (0 << 2)
71 /** Enables 24-bit LVDS or CMOS output */
72 # define VR10_INTERFACE_1X24            (1 << 2)
73 /** Enables 2x18-bit LVDS or CMOS output. */
74 # define VR10_INTERFACE_2X18            (2 << 2)
75 /** Enables 2x24-bit LVDS output */
76 # define VR10_INTERFACE_2X24            (3 << 2)
77
78 /*
79  * VR20 LCD Horizontal Display Size
80  */
81 #define VR20    0x20
82
83 /*
84  * LCD Vertical Display Size
85  */
86 #define VR21    0x20
87
88 /*
89  * Panel power down status
90  */
91 #define VR30            0x30
92 /** Read only bit indicating that the panel is not in a safe poweroff state. */
93 # define VR30_PANEL_ON                  (1 << 15)
94
95 #define VR40            0x40
96 # define VR40_STALL_ENABLE              (1 << 13)
97 # define VR40_VERTICAL_INTERP_ENABLE    (1 << 12)
98 # define VR40_ENHANCED_PANEL_FITTING    (1 << 11)
99 # define VR40_HORIZONTAL_INTERP_ENABLE  (1 << 10)
100 # define VR40_AUTO_RATIO_ENABLE         (1 << 9)
101 # define VR40_CLOCK_GATING_ENABLE       (1 << 8)
102
103 /*
104  * Panel Fitting Vertical Ratio
105  * (((image_height - 1) << 16) / ((panel_height - 1))) >> 2
106  */
107 #define VR41            0x41
108
109 /*
110  * Panel Fitting Horizontal Ratio
111  * (((image_width - 1) << 16) / ((panel_width - 1))) >> 2
112  */
113 #define VR42            0x42
114
115 /*
116  * Horizontal Image Size
117  */
118 #define VR43            0x43
119
120 /* VR80 GPIO 0
121  */
122 #define VR80        0x80
123 #define VR81        0x81
124 #define VR82        0x82
125 #define VR83        0x83
126 #define VR84        0x84
127 #define VR85        0x85
128 #define VR86        0x86
129 #define VR87        0x87
130
131 /* VR88 GPIO 8
132  */
133 #define VR88        0x88
134
135 /* Graphics BIOS scratch 0
136  */
137 #define VR8E        0x8E
138 # define VR8E_PANEL_TYPE_MASK           (0xf << 0)
139 # define VR8E_PANEL_INTERFACE_CMOS      (0 << 4)
140 # define VR8E_PANEL_INTERFACE_LVDS      (1 << 4)
141 # define VR8E_FORCE_DEFAULT_PANEL       (1 << 5)
142
143 /* Graphics BIOS scratch 1
144  */
145 #define VR8F        0x8F
146 # define VR8F_VCH_PRESENT               (1 << 0)
147 # define VR8F_DISPLAY_CONN              (1 << 1)
148 # define VR8F_POWER_MASK                (0x3c)
149 # define VR8F_POWER_POS                 (2)
150
151
152 struct ivch_priv {
153         bool quiet;
154
155         uint16_t width, height;
156
157         uint16_t save_VR01;
158         uint16_t save_VR40;
159 };
160
161
162 static void ivch_dump_regs(struct intel_dvo_device *dvo);
163
164 /**
165  * Reads a register on the ivch.
166  *
167  * Each of the 256 registers are 16 bits long.
168  */
169 static bool ivch_read(struct intel_dvo_device *dvo, int addr, uint16_t *data)
170 {
171         struct ivch_priv *priv = dvo->dev_priv;
172         struct intel_i2c_chan *i2cbus = dvo->i2c_bus;
173         u8 out_buf[1];
174         u8 in_buf[2];
175
176         struct i2c_msg msgs[] = {
177                 {
178                         .addr = i2cbus->slave_addr,
179                         .flags = I2C_M_RD,
180                         .len = 0,
181                 },
182                 {
183                         .addr = 0,
184                         .flags = I2C_M_NOSTART,
185                         .len = 1,
186                         .buf = out_buf,
187                 },
188                 {
189                         .addr = i2cbus->slave_addr,
190                         .flags = I2C_M_RD | I2C_M_NOSTART,
191                         .len = 2,
192                         .buf = in_buf,
193                 }
194         };
195
196         out_buf[0] = addr;
197
198         if (i2c_transfer(&i2cbus->adapter, msgs, 3) == 3) {
199                 *data = (in_buf[1] << 8) | in_buf[0];
200                 return true;
201         };
202
203         if (!priv->quiet) {
204                 DRM_DEBUG("Unable to read register 0x%02x from %s:%02x.\n",
205                           addr, i2cbus->adapter.name, i2cbus->slave_addr);
206         }
207         return false;
208 }
209
210 /** Writes a 16-bit register on the ivch */
211 static bool ivch_write(struct intel_dvo_device *dvo, int addr, uint16_t data)
212 {
213         struct ivch_priv *priv = dvo->dev_priv;
214         struct intel_i2c_chan *i2cbus = dvo->i2c_bus;
215         u8 out_buf[3];
216         struct i2c_msg msg = {
217                 .addr = i2cbus->slave_addr,
218                 .flags = 0,
219                 .len = 3,
220                 .buf = out_buf,
221         };
222
223         out_buf[0] = addr;
224         out_buf[1] = data & 0xff;
225         out_buf[2] = data >> 8;
226
227         if (i2c_transfer(&i2cbus->adapter, &msg, 1) == 1)
228                 return true;
229
230         if (!priv->quiet) {
231                 DRM_DEBUG("Unable to write register 0x%02x to %s:%d.\n",
232                           addr, i2cbus->adapter.name, i2cbus->slave_addr);
233         }
234
235         return false;
236 }
237
238 /** Probes the given bus and slave address for an ivch */
239 static bool ivch_init(struct intel_dvo_device *dvo,
240                       struct intel_i2c_chan *i2cbus)
241 {
242         struct ivch_priv *priv;
243         uint16_t temp;
244
245         priv = kzalloc(sizeof(struct ivch_priv), GFP_KERNEL);
246         if (priv == NULL)
247                 return false;
248
249         dvo->i2c_bus = i2cbus;
250         dvo->i2c_bus->slave_addr = dvo->slave_addr;
251         dvo->dev_priv = priv;
252         priv->quiet = true;
253
254         if (!ivch_read(dvo, VR00, &temp))
255                 goto out;
256         priv->quiet = false;
257
258         /* Since the identification bits are probably zeroes, which doesn't seem
259          * very unique, check that the value in the base address field matches
260          * the address it's responding on.
261          */
262         if ((temp & VR00_BASE_ADDRESS_MASK) != dvo->slave_addr) {
263                 DRM_DEBUG("ivch detect failed due to address mismatch "
264                           "(%d vs %d)\n",
265                           (temp & VR00_BASE_ADDRESS_MASK), dvo->slave_addr);
266                 goto out;
267         }
268
269         ivch_read(dvo, VR20, &priv->width);
270         ivch_read(dvo, VR21, &priv->height);
271
272         return true;
273
274 out:
275         kfree(priv);
276         return false;
277 }
278
279 static enum drm_connector_status ivch_detect(struct intel_dvo_device *dvo)
280 {
281         return connector_status_connected;
282 }
283
284 static enum drm_mode_status ivch_mode_valid(struct intel_dvo_device *dvo,
285                                             struct drm_display_mode *mode)
286 {
287         if (mode->clock > 112000)
288                 return MODE_CLOCK_HIGH;
289
290         return MODE_OK;
291 }
292
293 /** Sets the power state of the panel connected to the ivch */
294 static void ivch_dpms(struct intel_dvo_device *dvo, int mode)
295 {
296         int i;
297         uint16_t vr01, vr30, backlight;
298
299         /* Set the new power state of the panel. */
300         if (!ivch_read(dvo, VR01, &vr01))
301                 return;
302
303         if (mode == DRM_MODE_DPMS_ON)
304                 backlight = 1;
305         else
306                 backlight = 0;
307         ivch_write(dvo, VR80, backlight);
308
309         if (mode == DRM_MODE_DPMS_ON)
310                 vr01 |= VR01_LCD_ENABLE | VR01_DVO_ENABLE;
311         else
312                 vr01 &= ~(VR01_LCD_ENABLE | VR01_DVO_ENABLE);
313
314         ivch_write(dvo, VR01, vr01);
315
316         /* Wait for the panel to make its state transition */
317         for (i = 0; i < 100; i++) {
318                 if (!ivch_read(dvo, VR30, &vr30))
319                         break;
320
321                 if (((vr30 & VR30_PANEL_ON) != 0) == (mode == DRM_MODE_DPMS_ON))
322                         break;
323                 udelay(1000);
324         }
325         /* wait some more; vch may fail to resync sometimes without this */
326         udelay(16 * 1000);
327 }
328
329 static void ivch_mode_set(struct intel_dvo_device *dvo,
330                           struct drm_display_mode *mode,
331                           struct drm_display_mode *adjusted_mode)
332 {
333         uint16_t vr40 = 0;
334         uint16_t vr01;
335
336         vr01 = 0;
337         vr40 = (VR40_STALL_ENABLE | VR40_VERTICAL_INTERP_ENABLE |
338                 VR40_HORIZONTAL_INTERP_ENABLE);
339
340         if (mode->hdisplay != adjusted_mode->hdisplay ||
341             mode->vdisplay != adjusted_mode->vdisplay) {
342                 uint16_t x_ratio, y_ratio;
343
344                 vr01 |= VR01_PANEL_FIT_ENABLE;
345                 vr40 |= VR40_CLOCK_GATING_ENABLE;
346                 x_ratio = (((mode->hdisplay - 1) << 16) /
347                            (adjusted_mode->hdisplay - 1)) >> 2;
348                 y_ratio = (((mode->vdisplay - 1) << 16) /
349                            (adjusted_mode->vdisplay - 1)) >> 2;
350                 ivch_write (dvo, VR42, x_ratio);
351                 ivch_write (dvo, VR41, y_ratio);
352         } else {
353                 vr01 &= ~VR01_PANEL_FIT_ENABLE;
354                 vr40 &= ~VR40_CLOCK_GATING_ENABLE;
355         }
356         vr40 &= ~VR40_AUTO_RATIO_ENABLE;
357
358         ivch_write(dvo, VR01, vr01);
359         ivch_write(dvo, VR40, vr40);
360
361         ivch_dump_regs(dvo);
362 }
363
364 static void ivch_dump_regs(struct intel_dvo_device *dvo)
365 {
366         uint16_t val;
367
368         ivch_read(dvo, VR00, &val);
369         DRM_DEBUG("VR00: 0x%04x\n", val);
370         ivch_read(dvo, VR01, &val);
371         DRM_DEBUG("VR01: 0x%04x\n", val);
372         ivch_read(dvo, VR30, &val);
373         DRM_DEBUG("VR30: 0x%04x\n", val);
374         ivch_read(dvo, VR40, &val);
375         DRM_DEBUG("VR40: 0x%04x\n", val);
376
377         /* GPIO registers */
378         ivch_read(dvo, VR80, &val);
379         DRM_DEBUG("VR80: 0x%04x\n", val);
380         ivch_read(dvo, VR81, &val);
381         DRM_DEBUG("VR81: 0x%04x\n", val);
382         ivch_read(dvo, VR82, &val);
383         DRM_DEBUG("VR82: 0x%04x\n", val);
384         ivch_read(dvo, VR83, &val);
385         DRM_DEBUG("VR83: 0x%04x\n", val);
386         ivch_read(dvo, VR84, &val);
387         DRM_DEBUG("VR84: 0x%04x\n", val);
388         ivch_read(dvo, VR85, &val);
389         DRM_DEBUG("VR85: 0x%04x\n", val);
390         ivch_read(dvo, VR86, &val);
391         DRM_DEBUG("VR86: 0x%04x\n", val);
392         ivch_read(dvo, VR87, &val);
393         DRM_DEBUG("VR87: 0x%04x\n", val);
394         ivch_read(dvo, VR88, &val);
395         DRM_DEBUG("VR88: 0x%04x\n", val);
396
397         /* Scratch register 0 - AIM Panel type */
398         ivch_read(dvo, VR8E, &val);
399         DRM_DEBUG("VR8E: 0x%04x\n", val);
400
401         /* Scratch register 1 - Status register */
402         ivch_read(dvo, VR8F, &val);
403         DRM_DEBUG("VR8F: 0x%04x\n", val);
404 }
405
406 static void ivch_save(struct intel_dvo_device *dvo)
407 {
408         struct ivch_priv *priv = dvo->dev_priv;
409
410         ivch_read(dvo, VR01, &priv->save_VR01);
411         ivch_read(dvo, VR40, &priv->save_VR40);
412 }
413
414 static void ivch_restore(struct intel_dvo_device *dvo)
415 {
416         struct ivch_priv *priv = dvo->dev_priv;
417
418         ivch_write(dvo, VR01, priv->save_VR01);
419         ivch_write(dvo, VR40, priv->save_VR40);
420 }
421
422 static void ivch_destroy(struct intel_dvo_device *dvo)
423 {
424         struct ivch_priv *priv = dvo->dev_priv;
425
426         if (priv) {
427                 kfree(priv);
428                 dvo->dev_priv = NULL;
429         }
430 }
431
432 struct intel_dvo_dev_ops ivch_ops= {
433         .init = ivch_init,
434         .dpms = ivch_dpms,
435         .save = ivch_save,
436         .restore = ivch_restore,
437         .mode_valid = ivch_mode_valid,
438         .mode_set = ivch_mode_set,
439         .detect = ivch_detect,
440         .dump_regs = ivch_dump_regs,
441         .destroy = ivch_destroy,
442 };