git.oblomov.eu Git - linux-2.6/blob - include/asm-i386/processor.h

   1 /*
   2  * include/asm-i386/processor.h
   3  *
   4  * Copyright (C) 1994 Linus Torvalds
   5  */
   6
   7 #ifndef __ASM_I386_PROCESSOR_H
   8 #define __ASM_I386_PROCESSOR_H
   9
  10 #include <asm/vm86.h>
  11 #include <asm/math_emu.h>
  12 #include <asm/segment.h>
  13 #include <asm/page.h>
  14 #include <asm/types.h>
  15 #include <asm/sigcontext.h>
  16 #include <asm/cpufeature.h>
  17 #include <asm/msr.h>
  18 #include <asm/system.h>
  19 #include <linux/cache.h>
  20 #include <linux/threads.h>
  21 #include <asm/percpu.h>
  22 #include <linux/cpumask.h>
  23 #include <linux/init.h>
  24 #include <asm/processor-flags.h>
  25
  26 /* flag for disabling the tsc */
  27 extern int tsc_disable;
  28
  29 struct desc_struct {
  30         unsigned long a,b;
  31 };
  32
  33 #define desc_empty(desc) \
  34                 (!((desc)->a | (desc)->b))
  35
  36 #define desc_equal(desc1, desc2) \
  37                 (((desc1)->a == (desc2)->a) && ((desc1)->b == (desc2)->b))
  38 /*
  39  * Default implementation of macro that returns current
  40  * instruction pointer ("program counter").
  41  */
  42 #define current_text_addr() ({ void *pc; __asm__("movl $1f,%0\n1:":"=g" (pc)); pc; })
  43
  44 /*
  45  *  CPU type and hardware bug flags. Kept separately for each CPU.
  46  *  Members of this structure are referenced in head.S, so think twice
  47  *  before touching them. [mj]
  48  */
  49
  50 struct cpuinfo_x86 {
  51         __u8    x86;            /* CPU family */
  52         __u8    x86_vendor;     /* CPU vendor */
  53         __u8    x86_model;
  54         __u8    x86_mask;
  55         char    wp_works_ok;    /* It doesn't on 386's */
  56         char    hlt_works_ok;   /* Problems on some 486Dx4's and old 386's */
  57         char    hard_math;
  58         char    rfu;
  59         int     cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
  60         unsigned long   x86_capability[NCAPINTS];
  61         char    x86_vendor_id[16];
  62         char    x86_model_id[64];
  63         int     x86_cache_size;  /* in KB - valid for CPUS which support this
  64                                     call  */
  65         int     x86_cache_alignment;    /* In bytes */
  66         char    fdiv_bug;
  67         char    f00f_bug;
  68         char    coma_bug;
  69         char    pad0;
  70         int     x86_power;
  71         unsigned long loops_per_jiffy;
  72 #ifdef CONFIG_SMP
  73         cpumask_t llc_shared_map;       /* cpus sharing the last level cache */
  74 #endif
  75         unsigned char x86_max_cores;    /* cpuid returned max cores value */
  76         unsigned char apicid;
  77         unsigned short x86_clflush_size;
  78 #ifdef CONFIG_SMP
  79         unsigned char booted_cores;     /* number of cores as seen by OS */
  80         __u8 phys_proc_id;              /* Physical processor id. */
  81         __u8 cpu_core_id;               /* Core id */
  82 #endif
  83 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
  84
  85 #define X86_VENDOR_INTEL 0
  86 #define X86_VENDOR_CYRIX 1
  87 #define X86_VENDOR_AMD 2
  88 #define X86_VENDOR_UMC 3
  89 #define X86_VENDOR_NEXGEN 4
  90 #define X86_VENDOR_CENTAUR 5
  91 #define X86_VENDOR_TRANSMETA 7
  92 #define X86_VENDOR_NSC 8
  93 #define X86_VENDOR_NUM 9
  94 #define X86_VENDOR_UNKNOWN 0xff
  95
  96 /*
  97  * capabilities of CPUs
  98  */
  99
 100 extern struct cpuinfo_x86 boot_cpu_data;
 101 extern struct cpuinfo_x86 new_cpu_data;
 102 extern struct tss_struct doublefault_tss;
 103 DECLARE_PER_CPU(struct tss_struct, init_tss);
 104
 105 #ifdef CONFIG_SMP
 106 extern struct cpuinfo_x86 cpu_data[];
 107 #define current_cpu_data cpu_data[smp_processor_id()]
 108 #else
 109 #define cpu_data (&boot_cpu_data)
 110 #define current_cpu_data boot_cpu_data
 111 #endif
 112
 113 extern  int cpu_llc_id[NR_CPUS];
 114 extern char ignore_fpu_irq;
 115
 116 void __init cpu_detect(struct cpuinfo_x86 *c);
 117
 118 extern void identify_boot_cpu(void);
 119 extern void identify_secondary_cpu(struct cpuinfo_x86 *);
 120 extern void print_cpu_info(struct cpuinfo_x86 *);
 121 extern void init_scattered_cpuid_features(struct cpuinfo_x86 *c);
 122 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
 123 extern unsigned short num_cache_leaves;
 124
 125 #ifdef CONFIG_X86_HT
 126 extern void detect_ht(struct cpuinfo_x86 *c);
 127 #else
 128 static inline void detect_ht(struct cpuinfo_x86 *c) {}
 129 #endif
 130
 131 static inline void native_cpuid(unsigned int *eax, unsigned int *ebx,
 132                                          unsigned int *ecx, unsigned int *edx)
 133 {
 134         /* ecx is often an input as well as an output. */
 135         __asm__("cpuid"
 136                 : "=a" (*eax),
 137                   "=b" (*ebx),
 138                   "=c" (*ecx),
 139                   "=d" (*edx)
 140                 : "0" (*eax), "2" (*ecx));
 141 }
 142
 143 #define load_cr3(pgdir) write_cr3(__pa(pgdir))
 144
 145 /*
 146  * Save the cr4 feature set we're using (ie
 147  * Pentium 4MB enable and PPro Global page
 148  * enable), so that any CPU's that boot up
 149  * after us can get the correct flags.
 150  */
 151 extern unsigned long mmu_cr4_features;
 152
 153 static inline void set_in_cr4 (unsigned long mask)
 154 {
 155         unsigned cr4;
 156         mmu_cr4_features |= mask;
 157         cr4 = read_cr4();
 158         cr4 |= mask;
 159         write_cr4(cr4);
 160 }
 161
 162 static inline void clear_in_cr4 (unsigned long mask)
 163 {
 164         unsigned cr4;
 165         mmu_cr4_features &= ~mask;
 166         cr4 = read_cr4();
 167         cr4 &= ~mask;
 168         write_cr4(cr4);
 169 }
 170
 171 /*
 172  *      NSC/Cyrix CPU indexed register access macros
 173  */
 174
 175 #define getCx86(reg) ({ outb((reg), 0x22); inb(0x23); })
 176
 177 #define setCx86(reg, data) do { \
 178         outb((reg), 0x22); \
 179         outb((data), 0x23); \
 180 } while (0)
 181
 182 /* Stop speculative execution */
 183 static inline void sync_core(void)
 184 {
 185         int tmp;
 186         asm volatile("cpuid" : "=a" (tmp) : "0" (1) : "ebx","ecx","edx","memory");
 187 }
 188
 189 static inline void __monitor(const void *eax, unsigned long ecx,
 190                 unsigned long edx)
 191 {
 192         /* "monitor %eax,%ecx,%edx;" */
 193         asm volatile(
 194                 ".byte 0x0f,0x01,0xc8;"
 195                 : :"a" (eax), "c" (ecx), "d"(edx));
 196 }
 197
 198 static inline void __mwait(unsigned long eax, unsigned long ecx)
 199 {
 200         /* "mwait %eax,%ecx;" */
 201         asm volatile(
 202                 ".byte 0x0f,0x01,0xc9;"
 203                 : :"a" (eax), "c" (ecx));
 204 }
 205
 206 extern void mwait_idle_with_hints(unsigned long eax, unsigned long ecx);
 207
 208 /* from system description table in BIOS.  Mostly for MCA use, but
 209 others may find it useful. */
 210 extern unsigned int machine_id;
 211 extern unsigned int machine_submodel_id;
 212 extern unsigned int BIOS_revision;
 213 extern unsigned int mca_pentium_flag;
 214
 215 /* Boot loader type from the setup header */
 216 extern int bootloader_type;
 217
 218 /*
 219  * User space process size: 3GB (default).
 220  */
 221 #define TASK_SIZE       (PAGE_OFFSET)
 222
 223 /* This decides where the kernel will search for a free chunk of vm
 224  * space during mmap's.
 225  */
 226 #define TASK_UNMAPPED_BASE      (PAGE_ALIGN(TASK_SIZE / 3))
 227
 228 #define HAVE_ARCH_PICK_MMAP_LAYOUT
 229
 230 extern void hard_disable_TSC(void);
 231 extern void disable_TSC(void);
 232 extern void hard_enable_TSC(void);
 233
 234 /*
 235  * Size of io_bitmap.
 236  */
 237 #define IO_BITMAP_BITS  65536
 238 #define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
 239 #define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
 240 #define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
 241 #define INVALID_IO_BITMAP_OFFSET 0x8000
 242 #define INVALID_IO_BITMAP_OFFSET_LAZY 0x9000
 243
 244 struct i387_fsave_struct {
 245         long    cwd;
 246         long    swd;
 247         long    twd;
 248         long    fip;
 249         long    fcs;
 250         long    foo;
 251         long    fos;
 252         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 253         long    status;         /* software status information */
 254 };
 255
 256 struct i387_fxsave_struct {
 257         unsigned short  cwd;
 258         unsigned short  swd;
 259         unsigned short  twd;
 260         unsigned short  fop;
 261         long    fip;
 262         long    fcs;
 263         long    foo;
 264         long    fos;
 265         long    mxcsr;
 266         long    mxcsr_mask;
 267         long    st_space[32];   /* 8*16 bytes for each FP-reg = 128 bytes */
 268         long    xmm_space[32];  /* 8*16 bytes for each XMM-reg = 128 bytes */
 269         long    padding[56];
 270 } __attribute__ ((aligned (16)));
 271
 272 struct i387_soft_struct {
 273         long    cwd;
 274         long    swd;
 275         long    twd;
 276         long    fip;
 277         long    fcs;
 278         long    foo;
 279         long    fos;
 280         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 281         unsigned char   ftop, changed, lookahead, no_update, rm, alimit;
 282         struct info     *info;
 283         unsigned long   entry_eip;
 284 };
 285
 286 union i387_union {
 287         struct i387_fsave_struct        fsave;
 288         struct i387_fxsave_struct       fxsave;
 289         struct i387_soft_struct soft;
 290 };
 291
 292 typedef struct {
 293         unsigned long seg;
 294 } mm_segment_t;
 295
 296 struct thread_struct;
 297
 298 /* This is the TSS defined by the hardware. */
 299 struct i386_hw_tss {
 300         unsigned short  back_link,__blh;
 301         unsigned long   esp0;
 302         unsigned short  ss0,__ss0h;
 303         unsigned long   esp1;
 304         unsigned short  ss1,__ss1h;     /* ss1 is used to cache MSR_IA32_SYSENTER_CS */
 305         unsigned long   esp2;
 306         unsigned short  ss2,__ss2h;
 307         unsigned long   __cr3;
 308         unsigned long   eip;
 309         unsigned long   eflags;
 310         unsigned long   eax,ecx,edx,ebx;
 311         unsigned long   esp;
 312         unsigned long   ebp;
 313         unsigned long   esi;
 314         unsigned long   edi;
 315         unsigned short  es, __esh;
 316         unsigned short  cs, __csh;
 317         unsigned short  ss, __ssh;
 318         unsigned short  ds, __dsh;
 319         unsigned short  fs, __fsh;
 320         unsigned short  gs, __gsh;
 321         unsigned short  ldt, __ldth;
 322         unsigned short  trace, io_bitmap_base;
 323 } __attribute__((packed));
 324
 325 struct tss_struct {
 326         struct i386_hw_tss x86_tss;
 327
 328         /*
 329          * The extra 1 is there because the CPU will access an
 330          * additional byte beyond the end of the IO permission
 331          * bitmap. The extra byte must be all 1 bits, and must
 332          * be within the limit.
 333          */
 334         unsigned long   io_bitmap[IO_BITMAP_LONGS + 1];
 335         /*
 336          * Cache the current maximum and the last task that used the bitmap:
 337          */
 338         unsigned long io_bitmap_max;
 339         struct thread_struct *io_bitmap_owner;
 340         /*
 341          * pads the TSS to be cacheline-aligned (size is 0x100)
 342          */
 343         unsigned long __cacheline_filler[35];
 344         /*
 345          * .. and then another 0x100 bytes for emergency kernel stack
 346          */
 347         unsigned long stack[64];
 348 } __attribute__((packed));
 349
 350 #define ARCH_MIN_TASKALIGN      16
 351
 352 struct thread_struct {
 353 /* cached TLS descriptors. */
 354         struct desc_struct tls_array[GDT_ENTRY_TLS_ENTRIES];
 355         unsigned long   esp0;
 356         unsigned long   sysenter_cs;
 357         unsigned long   eip;
 358         unsigned long   esp;
 359         unsigned long   fs;
 360         unsigned long   gs;
 361 /* Hardware debugging registers */
 362         unsigned long   debugreg[8];  /* %%db0-7 debug registers */
 363 /* fault info */
 364         unsigned long   cr2, trap_no, error_code;
 365 /* floating point info */
 366         union i387_union        i387;
 367 /* virtual 86 mode info */
 368         struct vm86_struct __user * vm86_info;
 369         unsigned long           screen_bitmap;
 370         unsigned long           v86flags, v86mask, saved_esp0;
 371         unsigned int            saved_fs, saved_gs;
 372 /* IO permissions */
 373         unsigned long   *io_bitmap_ptr;
 374         unsigned long   iopl;
 375 /* max allowed port in the bitmap, in bytes: */
 376         unsigned long   io_bitmap_max;
 377 };
 378
 379 #define INIT_THREAD  {                                                  \
 380         .esp0 = sizeof(init_stack) + (long)&init_stack,                 \
 381         .vm86_info = NULL,                                              \
 382         .sysenter_cs = __KERNEL_CS,                                     \
 383         .io_bitmap_ptr = NULL,                                          \
 384         .fs = __KERNEL_PERCPU,                                          \
 385 }
 386
 387 /*
 388  * Note that the .io_bitmap member must be extra-big. This is because
 389  * the CPU will access an additional byte beyond the end of the IO
 390  * permission bitmap. The extra byte must be all 1 bits, and must
 391  * be within the limit.
 392  */
 393 #define INIT_TSS  {                                                     \
 394         .x86_tss = {                                                    \
 395                 .esp0           = sizeof(init_stack) + (long)&init_stack, \
 396                 .ss0            = __KERNEL_DS,                          \
 397                 .ss1            = __KERNEL_CS,                          \
 398                 .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,             \
 399          },                                                             \
 400         .io_bitmap      = { [ 0 ... IO_BITMAP_LONGS] = ~0 },            \
 401 }
 402
 403 #define start_thread(regs, new_eip, new_esp) do {               \
 404         __asm__("movl %0,%%gs": :"r" (0));                      \
 405         regs->xfs = 0;                                          \
 406         set_fs(USER_DS);                                        \
 407         regs->xds = __USER_DS;                                  \
 408         regs->xes = __USER_DS;                                  \
 409         regs->xss = __USER_DS;                                  \
 410         regs->xcs = __USER_CS;                                  \
 411         regs->eip = new_eip;                                    \
 412         regs->esp = new_esp;                                    \
 413 } while (0)
 414
 415 /* Forward declaration, a strange C thing */
 416 struct task_struct;
 417 struct mm_struct;
 418
 419 /* Free all resources held by a thread. */
 420 extern void release_thread(struct task_struct *);
 421
 422 /* Prepare to copy thread state - unlazy all lazy status */
 423 extern void prepare_to_copy(struct task_struct *tsk);
 424
 425 /*
 426  * create a kernel thread without removing it from tasklists
 427  */
 428 extern int kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
 429
 430 extern unsigned long thread_saved_pc(struct task_struct *tsk);
 431 void show_trace(struct task_struct *task, struct pt_regs *regs, unsigned long *stack);
 432
 433 unsigned long get_wchan(struct task_struct *p);
 434
 435 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
 436 #define KSTK_TOP(info)                                                 \
 437 ({                                                                     \
 438        unsigned long *__ptr = (unsigned long *)(info);                 \
 439        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
 440 })
 441
 442 /*
 443  * The below -8 is to reserve 8 bytes on top of the ring0 stack.
 444  * This is necessary to guarantee that the entire "struct pt_regs"
 445  * is accessable even if the CPU haven't stored the SS/ESP registers
 446  * on the stack (interrupt gate does not save these registers
 447  * when switching to the same priv ring).
 448  * Therefore beware: accessing the xss/esp fields of the
 449  * "struct pt_regs" is possible, but they may contain the
 450  * completely wrong values.
 451  */
 452 #define task_pt_regs(task)                                             \
 453 ({                                                                     \
 454        struct pt_regs *__regs__;                                       \
 455        __regs__ = (struct pt_regs *)(KSTK_TOP(task_stack_page(task))-8); \
 456        __regs__ - 1;                                                   \
 457 })
 458
 459 #define KSTK_EIP(task) (task_pt_regs(task)->eip)
 460 #define KSTK_ESP(task) (task_pt_regs(task)->esp)
 461
 462
 463 struct microcode_header {
 464         unsigned int hdrver;
 465         unsigned int rev;
 466         unsigned int date;
 467         unsigned int sig;
 468         unsigned int cksum;
 469         unsigned int ldrver;
 470         unsigned int pf;
 471         unsigned int datasize;
 472         unsigned int totalsize;
 473         unsigned int reserved[3];
 474 };
 475
 476 struct microcode {
 477         struct microcode_header hdr;
 478         unsigned int bits[0];
 479 };
 480
 481 typedef struct microcode microcode_t;
 482 typedef struct microcode_header microcode_header_t;
 483
 484 /* microcode format is extended from prescott processors */
 485 struct extended_signature {
 486         unsigned int sig;
 487         unsigned int pf;
 488         unsigned int cksum;
 489 };
 490
 491 struct extended_sigtable {
 492         unsigned int count;
 493         unsigned int cksum;
 494         unsigned int reserved[3];
 495         struct extended_signature sigs[0];
 496 };
 497
 498 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
 499 static inline void rep_nop(void)
 500 {
 501         __asm__ __volatile__("rep;nop": : :"memory");
 502 }
 503
 504 #define cpu_relax()     rep_nop()
 505
 506 static inline void native_load_esp0(struct tss_struct *tss, struct thread_struct *thread)
 507 {
 508         tss->x86_tss.esp0 = thread->esp0;
 509         /* This can only happen when SEP is enabled, no need to test "SEP"arately */
 510         if (unlikely(tss->x86_tss.ss1 != thread->sysenter_cs)) {
 511                 tss->x86_tss.ss1 = thread->sysenter_cs;
 512                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
 513         }
 514 }
 515
 516
 517 static inline unsigned long native_get_debugreg(int regno)
 518 {
 519         unsigned long val = 0;  /* Damn you, gcc! */
 520
 521         switch (regno) {
 522         case 0:
 523                 asm("movl %%db0, %0" :"=r" (val)); break;
 524         case 1:
 525                 asm("movl %%db1, %0" :"=r" (val)); break;
 526         case 2:
 527                 asm("movl %%db2, %0" :"=r" (val)); break;
 528         case 3:
 529                 asm("movl %%db3, %0" :"=r" (val)); break;
 530         case 6:
 531                 asm("movl %%db6, %0" :"=r" (val)); break;
 532         case 7:
 533                 asm("movl %%db7, %0" :"=r" (val)); break;
 534         default:
 535                 BUG();
 536         }
 537         return val;
 538 }
 539
 540 static inline void native_set_debugreg(int regno, unsigned long value)
 541 {
 542         switch (regno) {
 543         case 0:
 544                 asm("movl %0,%%db0"     : /* no output */ :"r" (value));
 545                 break;
 546         case 1:
 547                 asm("movl %0,%%db1"     : /* no output */ :"r" (value));
 548                 break;
 549         case 2:
 550                 asm("movl %0,%%db2"     : /* no output */ :"r" (value));
 551                 break;
 552         case 3:
 553                 asm("movl %0,%%db3"     : /* no output */ :"r" (value));
 554                 break;
 555         case 6:
 556                 asm("movl %0,%%db6"     : /* no output */ :"r" (value));
 557                 break;
 558         case 7:
 559                 asm("movl %0,%%db7"     : /* no output */ :"r" (value));
 560                 break;
 561         default:
 562                 BUG();
 563         }
 564 }
 565
 566 /*
 567  * Set IOPL bits in EFLAGS from given mask
 568  */
 569 static inline void native_set_iopl_mask(unsigned mask)
 570 {
 571         unsigned int reg;
 572         __asm__ __volatile__ ("pushfl;"
 573                               "popl %0;"
 574                               "andl %1, %0;"
 575                               "orl %2, %0;"
 576                               "pushl %0;"
 577                               "popfl"
 578                                 : "=&r" (reg)
 579                                 : "i" (~X86_EFLAGS_IOPL), "r" (mask));
 580 }
 581
 582 #ifdef CONFIG_PARAVIRT
 583 #include <asm/paravirt.h>
 584 #else
 585 #define paravirt_enabled() 0
 586 #define __cpuid native_cpuid
 587
 588 static inline void load_esp0(struct tss_struct *tss, struct thread_struct *thread)
 589 {
 590         native_load_esp0(tss, thread);
 591 }
 592
 593 /*
 594  * These special macros can be used to get or set a debugging register
 595  */
 596 #define get_debugreg(var, register)                             \
 597         (var) = native_get_debugreg(register)
 598 #define set_debugreg(value, register)                           \
 599         native_set_debugreg(register, value)
 600
 601 #define set_iopl_mask native_set_iopl_mask
 602 #endif /* CONFIG_PARAVIRT */
 603
 604 /*
 605  * Generic CPUID function
 606  * clear %ecx since some cpus (Cyrix MII) do not set or clear %ecx
 607  * resulting in stale register contents being returned.
 608  */
 609 static inline void cpuid(unsigned int op, unsigned int *eax, unsigned int *ebx, unsigned int *ecx, unsigned int *edx)
 610 {
 611         *eax = op;
 612         *ecx = 0;
 613         __cpuid(eax, ebx, ecx, edx);
 614 }
 615
 616 /* Some CPUID calls want 'count' to be placed in ecx */
 617 static inline void cpuid_count(int op, int count, int *eax, int *ebx, int *ecx,
 618                                int *edx)
 619 {
 620         *eax = op;
 621         *ecx = count;
 622         __cpuid(eax, ebx, ecx, edx);
 623 }
 624
 625 /*
 626  * CPUID functions returning a single datum
 627  */
 628 static inline unsigned int cpuid_eax(unsigned int op)
 629 {
 630         unsigned int eax, ebx, ecx, edx;
 631
 632         cpuid(op, &eax, &ebx, &ecx, &edx);
 633         return eax;
 634 }
 635 static inline unsigned int cpuid_ebx(unsigned int op)
 636 {
 637         unsigned int eax, ebx, ecx, edx;
 638
 639         cpuid(op, &eax, &ebx, &ecx, &edx);
 640         return ebx;
 641 }
 642 static inline unsigned int cpuid_ecx(unsigned int op)
 643 {
 644         unsigned int eax, ebx, ecx, edx;
 645
 646         cpuid(op, &eax, &ebx, &ecx, &edx);
 647         return ecx;
 648 }
 649 static inline unsigned int cpuid_edx(unsigned int op)
 650 {
 651         unsigned int eax, ebx, ecx, edx;
 652
 653         cpuid(op, &eax, &ebx, &ecx, &edx);
 654         return edx;
 655 }
 656
 657 /* generic versions from gas */
 658 #define GENERIC_NOP1    ".byte 0x90\n"
 659 #define GENERIC_NOP2            ".byte 0x89,0xf6\n"
 660 #define GENERIC_NOP3        ".byte 0x8d,0x76,0x00\n"
 661 #define GENERIC_NOP4        ".byte 0x8d,0x74,0x26,0x00\n"
 662 #define GENERIC_NOP5        GENERIC_NOP1 GENERIC_NOP4
 663 #define GENERIC_NOP6    ".byte 0x8d,0xb6,0x00,0x00,0x00,0x00\n"
 664 #define GENERIC_NOP7    ".byte 0x8d,0xb4,0x26,0x00,0x00,0x00,0x00\n"
 665 #define GENERIC_NOP8    GENERIC_NOP1 GENERIC_NOP7
 666
 667 /* Opteron nops */
 668 #define K8_NOP1 GENERIC_NOP1
 669 #define K8_NOP2 ".byte 0x66,0x90\n"
 670 #define K8_NOP3 ".byte 0x66,0x66,0x90\n"
 671 #define K8_NOP4 ".byte 0x66,0x66,0x66,0x90\n"
 672 #define K8_NOP5 K8_NOP3 K8_NOP2
 673 #define K8_NOP6 K8_NOP3 K8_NOP3
 674 #define K8_NOP7 K8_NOP4 K8_NOP3
 675 #define K8_NOP8 K8_NOP4 K8_NOP4
 676
 677 /* K7 nops */
 678 /* uses eax dependencies (arbitary choice) */
 679 #define K7_NOP1  GENERIC_NOP1
 680 #define K7_NOP2 ".byte 0x8b,0xc0\n"
 681 #define K7_NOP3 ".byte 0x8d,0x04,0x20\n"
 682 #define K7_NOP4 ".byte 0x8d,0x44,0x20,0x00\n"
 683 #define K7_NOP5 K7_NOP4 ASM_NOP1
 684 #define K7_NOP6 ".byte 0x8d,0x80,0,0,0,0\n"
 685 #define K7_NOP7        ".byte 0x8D,0x04,0x05,0,0,0,0\n"
 686 #define K7_NOP8        K7_NOP7 ASM_NOP1
 687
 688 #ifdef CONFIG_MK8
 689 #define ASM_NOP1 K8_NOP1
 690 #define ASM_NOP2 K8_NOP2
 691 #define ASM_NOP3 K8_NOP3
 692 #define ASM_NOP4 K8_NOP4
 693 #define ASM_NOP5 K8_NOP5
 694 #define ASM_NOP6 K8_NOP6
 695 #define ASM_NOP7 K8_NOP7
 696 #define ASM_NOP8 K8_NOP8
 697 #elif defined(CONFIG_MK7)
 698 #define ASM_NOP1 K7_NOP1
 699 #define ASM_NOP2 K7_NOP2
 700 #define ASM_NOP3 K7_NOP3
 701 #define ASM_NOP4 K7_NOP4
 702 #define ASM_NOP5 K7_NOP5
 703 #define ASM_NOP6 K7_NOP6
 704 #define ASM_NOP7 K7_NOP7
 705 #define ASM_NOP8 K7_NOP8
 706 #else
 707 #define ASM_NOP1 GENERIC_NOP1
 708 #define ASM_NOP2 GENERIC_NOP2
 709 #define ASM_NOP3 GENERIC_NOP3
 710 #define ASM_NOP4 GENERIC_NOP4
 711 #define ASM_NOP5 GENERIC_NOP5
 712 #define ASM_NOP6 GENERIC_NOP6
 713 #define ASM_NOP7 GENERIC_NOP7
 714 #define ASM_NOP8 GENERIC_NOP8
 715 #endif
 716
 717 #define ASM_NOP_MAX 8
 718
 719 /* Prefetch instructions for Pentium III and AMD Athlon */
 720 /* It's not worth to care about 3dnow! prefetches for the K6
 721    because they are microcoded there and very slow.
 722    However we don't do prefetches for pre XP Athlons currently
 723    That should be fixed. */
 724 #define ARCH_HAS_PREFETCH
 725 static inline void prefetch(const void *x)
 726 {
 727         alternative_input(ASM_NOP4,
 728                           "prefetchnta (%1)",
 729                           X86_FEATURE_XMM,
 730                           "r" (x));
 731 }
 732
 733 #define ARCH_HAS_PREFETCH
 734 #define ARCH_HAS_PREFETCHW
 735 #define ARCH_HAS_SPINLOCK_PREFETCH
 736
 737 /* 3dnow! prefetch to get an exclusive cache line. Useful for
 738    spinlocks to avoid one state transition in the cache coherency protocol. */
 739 static inline void prefetchw(const void *x)
 740 {
 741         alternative_input(ASM_NOP4,
 742                           "prefetchw (%1)",
 743                           X86_FEATURE_3DNOW,
 744                           "r" (x));
 745 }
 746 #define spin_lock_prefetch(x)   prefetchw(x)
 747
 748 extern void select_idle_routine(const struct cpuinfo_x86 *c);
 749
 750 #define cache_line_size() (boot_cpu_data.x86_cache_alignment)
 751
 752 extern unsigned long boot_option_idle_override;
 753 extern void enable_sep_cpu(void);
 754 extern int sysenter_setup(void);
 755
 756 /* Defined in head.S */
 757 extern struct Xgt_desc_struct early_gdt_descr;
 758
 759 extern void cpu_set_gdt(int);
 760 extern void switch_to_new_gdt(void);
 761 extern void cpu_init(void);
 762 extern void init_gdt(int cpu);
 763
 764 extern int force_mwait;
 765
 766 #endif /* __ASM_I386_PROCESSOR_H */