git.oblomov.eu Git - linux-2.6/blob - include/asm-x86/processor.h

   1 #ifndef __ASM_X86_PROCESSOR_H
   2 #define __ASM_X86_PROCESSOR_H
   3
   4 #include <asm/processor-flags.h>
   5
   6 /* Forward declaration, a strange C thing */
   7 struct task_struct;
   8 struct mm_struct;
   9
  10 #include <asm/vm86.h>
  11 #include <asm/math_emu.h>
  12 #include <asm/segment.h>
  13 #include <asm/types.h>
  14 #include <asm/sigcontext.h>
  15 #include <asm/current.h>
  16 #include <asm/cpufeature.h>
  17 #include <asm/system.h>
  18 #include <asm/page.h>
  19 #include <asm/percpu.h>
  20 #include <asm/msr.h>
  21 #include <asm/desc_defs.h>
  22 #include <asm/nops.h>
  23 #include <asm/ds.h>
  24
  25 #include <linux/personality.h>
  26 #include <linux/cpumask.h>
  27 #include <linux/cache.h>
  28 #include <linux/threads.h>
  29 #include <linux/init.h>
  30
  31 /*
  32  * Default implementation of macro that returns current
  33  * instruction pointer ("program counter").
  34  */
  35 static inline void *current_text_addr(void)
  36 {
  37         void *pc;
  38
  39         asm volatile("mov $1f, %0; 1:":"=r" (pc));
  40
  41         return pc;
  42 }
  43
  44 #ifdef CONFIG_X86_VSMP
  45 # define ARCH_MIN_TASKALIGN             (1 << INTERNODE_CACHE_SHIFT)
  46 # define ARCH_MIN_MMSTRUCT_ALIGN        (1 << INTERNODE_CACHE_SHIFT)
  47 #else
  48 # define ARCH_MIN_TASKALIGN             16
  49 # define ARCH_MIN_MMSTRUCT_ALIGN        0
  50 #endif
  51
  52 /*
  53  *  CPU type and hardware bug flags. Kept separately for each CPU.
  54  *  Members of this structure are referenced in head.S, so think twice
  55  *  before touching them. [mj]
  56  */
  57
  58 struct cpuinfo_x86 {
  59         __u8                    x86;            /* CPU family */
  60         __u8                    x86_vendor;     /* CPU vendor */
  61         __u8                    x86_model;
  62         __u8                    x86_mask;
  63 #ifdef CONFIG_X86_32
  64         char                    wp_works_ok;    /* It doesn't on 386's */
  65
  66         /* Problems on some 486Dx4's and old 386's: */
  67         char                    hlt_works_ok;
  68         char                    hard_math;
  69         char                    rfu;
  70         char                    fdiv_bug;
  71         char                    f00f_bug;
  72         char                    coma_bug;
  73         char                    pad0;
  74 #else
  75         /* Number of 4K pages in DTLB/ITLB combined(in pages): */
  76         int                      x86_tlbsize;
  77         __u8                    x86_virt_bits;
  78         __u8                    x86_phys_bits;
  79         /* CPUID returned core id bits: */
  80         __u8                    x86_coreid_bits;
  81         /* Max extended CPUID function supported: */
  82         __u32                   extended_cpuid_level;
  83 #endif
  84         /* Maximum supported CPUID level, -1=no CPUID: */
  85         int                     cpuid_level;
  86         __u32                   x86_capability[NCAPINTS];
  87         char                    x86_vendor_id[16];
  88         char                    x86_model_id[64];
  89         /* in KB - valid for CPUS which support this call: */
  90         int                     x86_cache_size;
  91         int                     x86_cache_alignment;    /* In bytes */
  92         int                     x86_power;
  93         unsigned long           loops_per_jiffy;
  94 #ifdef CONFIG_SMP
  95         /* cpus sharing the last level cache: */
  96         cpumask_t               llc_shared_map;
  97 #endif
  98         /* cpuid returned max cores value: */
  99         u16                      x86_max_cores;
 100         u16                     apicid;
 101         u16                     initial_apicid;
 102         u16                     x86_clflush_size;
 103 #ifdef CONFIG_SMP
 104         /* number of cores as seen by the OS: */
 105         u16                     booted_cores;
 106         /* Physical processor id: */
 107         u16                     phys_proc_id;
 108         /* Core id: */
 109         u16                     cpu_core_id;
 110         /* Index into per_cpu list: */
 111         u16                     cpu_index;
 112 #endif
 113 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
 114
 115 #define X86_VENDOR_INTEL        0
 116 #define X86_VENDOR_CYRIX        1
 117 #define X86_VENDOR_AMD          2
 118 #define X86_VENDOR_UMC          3
 119 #define X86_VENDOR_CENTAUR      5
 120 #define X86_VENDOR_TRANSMETA    7
 121 #define X86_VENDOR_NSC          8
 122 #define X86_VENDOR_NUM          9
 123
 124 #define X86_VENDOR_UNKNOWN      0xff
 125
 126 /*
 127  * capabilities of CPUs
 128  */
 129 extern struct cpuinfo_x86       boot_cpu_data;
 130 extern struct cpuinfo_x86       new_cpu_data;
 131
 132 extern struct tss_struct        doublefault_tss;
 133 extern __u32                    cleared_cpu_caps[NCAPINTS];
 134
 135 #ifdef CONFIG_SMP
 136 DECLARE_PER_CPU(struct cpuinfo_x86, cpu_info);
 137 #define cpu_data(cpu)           per_cpu(cpu_info, cpu)
 138 #define current_cpu_data        cpu_data(smp_processor_id())
 139 #else
 140 #define cpu_data(cpu)           boot_cpu_data
 141 #define current_cpu_data        boot_cpu_data
 142 #endif
 143
 144 static inline int hlt_works(int cpu)
 145 {
 146 #ifdef CONFIG_X86_32
 147         return cpu_data(cpu).hlt_works_ok;
 148 #else
 149         return 1;
 150 #endif
 151 }
 152
 153 #define cache_line_size()       (boot_cpu_data.x86_cache_alignment)
 154
 155 extern void cpu_detect(struct cpuinfo_x86 *c);
 156
 157 extern void identify_cpu(struct cpuinfo_x86 *);
 158 extern void identify_boot_cpu(void);
 159 extern void identify_secondary_cpu(struct cpuinfo_x86 *);
 160 extern void print_cpu_info(struct cpuinfo_x86 *);
 161 extern void init_scattered_cpuid_features(struct cpuinfo_x86 *c);
 162 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
 163 extern unsigned short num_cache_leaves;
 164
 165 #if defined(CONFIG_X86_HT) || defined(CONFIG_X86_64)
 166 extern void detect_ht(struct cpuinfo_x86 *c);
 167 #else
 168 static inline void detect_ht(struct cpuinfo_x86 *c) {}
 169 #endif
 170
 171 static inline void native_cpuid(unsigned int *eax, unsigned int *ebx,
 172                                 unsigned int *ecx, unsigned int *edx)
 173 {
 174         /* ecx is often an input as well as an output. */
 175         asm("cpuid"
 176             : "=a" (*eax),
 177               "=b" (*ebx),
 178               "=c" (*ecx),
 179               "=d" (*edx)
 180             : "0" (*eax), "2" (*ecx));
 181 }
 182
 183 static inline void load_cr3(pgd_t *pgdir)
 184 {
 185         write_cr3(__pa(pgdir));
 186 }
 187
 188 #ifdef CONFIG_X86_32
 189 /* This is the TSS defined by the hardware. */
 190 struct x86_hw_tss {
 191         unsigned short          back_link, __blh;
 192         unsigned long           sp0;
 193         unsigned short          ss0, __ss0h;
 194         unsigned long           sp1;
 195         /* ss1 caches MSR_IA32_SYSENTER_CS: */
 196         unsigned short          ss1, __ss1h;
 197         unsigned long           sp2;
 198         unsigned short          ss2, __ss2h;
 199         unsigned long           __cr3;
 200         unsigned long           ip;
 201         unsigned long           flags;
 202         unsigned long           ax;
 203         unsigned long           cx;
 204         unsigned long           dx;
 205         unsigned long           bx;
 206         unsigned long           sp;
 207         unsigned long           bp;
 208         unsigned long           si;
 209         unsigned long           di;
 210         unsigned short          es, __esh;
 211         unsigned short          cs, __csh;
 212         unsigned short          ss, __ssh;
 213         unsigned short          ds, __dsh;
 214         unsigned short          fs, __fsh;
 215         unsigned short          gs, __gsh;
 216         unsigned short          ldt, __ldth;
 217         unsigned short          trace;
 218         unsigned short          io_bitmap_base;
 219
 220 } __attribute__((packed));
 221 #else
 222 struct x86_hw_tss {
 223         u32                     reserved1;
 224         u64                     sp0;
 225         u64                     sp1;
 226         u64                     sp2;
 227         u64                     reserved2;
 228         u64                     ist[7];
 229         u32                     reserved3;
 230         u32                     reserved4;
 231         u16                     reserved5;
 232         u16                     io_bitmap_base;
 233
 234 } __attribute__((packed)) ____cacheline_aligned;
 235 #endif
 236
 237 /*
 238  * IO-bitmap sizes:
 239  */
 240 #define IO_BITMAP_BITS                  65536
 241 #define IO_BITMAP_BYTES                 (IO_BITMAP_BITS/8)
 242 #define IO_BITMAP_LONGS                 (IO_BITMAP_BYTES/sizeof(long))
 243 #define IO_BITMAP_OFFSET                offsetof(struct tss_struct, io_bitmap)
 244 #define INVALID_IO_BITMAP_OFFSET        0x8000
 245 #define INVALID_IO_BITMAP_OFFSET_LAZY   0x9000
 246
 247 struct tss_struct {
 248         /*
 249          * The hardware state:
 250          */
 251         struct x86_hw_tss       x86_tss;
 252
 253         /*
 254          * The extra 1 is there because the CPU will access an
 255          * additional byte beyond the end of the IO permission
 256          * bitmap. The extra byte must be all 1 bits, and must
 257          * be within the limit.
 258          */
 259         unsigned long           io_bitmap[IO_BITMAP_LONGS + 1];
 260         /*
 261          * Cache the current maximum and the last task that used the bitmap:
 262          */
 263         unsigned long           io_bitmap_max;
 264         struct thread_struct    *io_bitmap_owner;
 265
 266         /*
 267          * Pad the TSS to be cacheline-aligned (size is 0x100):
 268          */
 269         unsigned long           __cacheline_filler[35];
 270         /*
 271          * .. and then another 0x100 bytes for the emergency kernel stack:
 272          */
 273         unsigned long           stack[64];
 274
 275 } __attribute__((packed));
 276
 277 DECLARE_PER_CPU(struct tss_struct, init_tss);
 278
 279 /*
 280  * Save the original ist values for checking stack pointers during debugging
 281  */
 282 struct orig_ist {
 283         unsigned long           ist[7];
 284 };
 285
 286 #define MXCSR_DEFAULT           0x1f80
 287
 288 struct i387_fsave_struct {
 289         u32                     cwd;    /* FPU Control Word             */
 290         u32                     swd;    /* FPU Status Word              */
 291         u32                     twd;    /* FPU Tag Word                 */
 292         u32                     fip;    /* FPU IP Offset                */
 293         u32                     fcs;    /* FPU IP Selector              */
 294         u32                     foo;    /* FPU Operand Pointer Offset   */
 295         u32                     fos;    /* FPU Operand Pointer Selector */
 296
 297         /* 8*10 bytes for each FP-reg = 80 bytes:                       */
 298         u32                     st_space[20];
 299
 300         /* Software status information [not touched by FSAVE ]:         */
 301         u32                     status;
 302 };
 303
 304 struct i387_fxsave_struct {
 305         u16                     cwd; /* Control Word                    */
 306         u16                     swd; /* Status Word                     */
 307         u16                     twd; /* Tag Word                        */
 308         u16                     fop; /* Last Instruction Opcode         */
 309         union {
 310                 struct {
 311                         u64     rip; /* Instruction Pointer             */
 312                         u64     rdp; /* Data Pointer                    */
 313                 };
 314                 struct {
 315                         u32     fip; /* FPU IP Offset                   */
 316                         u32     fcs; /* FPU IP Selector                 */
 317                         u32     foo; /* FPU Operand Offset              */
 318                         u32     fos; /* FPU Operand Selector            */
 319                 };
 320         };
 321         u32                     mxcsr;          /* MXCSR Register State */
 322         u32                     mxcsr_mask;     /* MXCSR Mask           */
 323
 324         /* 8*16 bytes for each FP-reg = 128 bytes:                      */
 325         u32                     st_space[32];
 326
 327         /* 16*16 bytes for each XMM-reg = 256 bytes:                    */
 328         u32                     xmm_space[64];
 329
 330         u32                     padding[24];
 331
 332 } __attribute__((aligned(16)));
 333
 334 struct i387_soft_struct {
 335         u32                     cwd;
 336         u32                     swd;
 337         u32                     twd;
 338         u32                     fip;
 339         u32                     fcs;
 340         u32                     foo;
 341         u32                     fos;
 342         /* 8*10 bytes for each FP-reg = 80 bytes: */
 343         u32                     st_space[20];
 344         u8                      ftop;
 345         u8                      changed;
 346         u8                      lookahead;
 347         u8                      no_update;
 348         u8                      rm;
 349         u8                      alimit;
 350         struct info             *info;
 351         u32                     entry_eip;
 352 };
 353
 354 union thread_xstate {
 355         struct i387_fsave_struct        fsave;
 356         struct i387_fxsave_struct       fxsave;
 357         struct i387_soft_struct         soft;
 358 };
 359
 360 #ifdef CONFIG_X86_64
 361 DECLARE_PER_CPU(struct orig_ist, orig_ist);
 362 #endif
 363
 364 extern void print_cpu_info(struct cpuinfo_x86 *);
 365 extern unsigned int xstate_size;
 366 extern void free_thread_xstate(struct task_struct *);
 367 extern struct kmem_cache *task_xstate_cachep;
 368 extern void init_scattered_cpuid_features(struct cpuinfo_x86 *c);
 369 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
 370 extern unsigned short num_cache_leaves;
 371
 372 struct thread_struct {
 373         /* Cached TLS descriptors: */
 374         struct desc_struct      tls_array[GDT_ENTRY_TLS_ENTRIES];
 375         unsigned long           sp0;
 376         unsigned long           sp;
 377 #ifdef CONFIG_X86_32
 378         unsigned long           sysenter_cs;
 379 #else
 380         unsigned long           usersp; /* Copy from PDA */
 381         unsigned short          es;
 382         unsigned short          ds;
 383         unsigned short          fsindex;
 384         unsigned short          gsindex;
 385 #endif
 386         unsigned long           ip;
 387         unsigned long           fs;
 388         unsigned long           gs;
 389         /* Hardware debugging registers: */
 390         unsigned long           debugreg0;
 391         unsigned long           debugreg1;
 392         unsigned long           debugreg2;
 393         unsigned long           debugreg3;
 394         unsigned long           debugreg6;
 395         unsigned long           debugreg7;
 396         /* Fault info: */
 397         unsigned long           cr2;
 398         unsigned long           trap_no;
 399         unsigned long           error_code;
 400         /* floating point and extended processor state */
 401         union thread_xstate     *xstate;
 402 #ifdef CONFIG_X86_32
 403         /* Virtual 86 mode info */
 404         struct vm86_struct __user *vm86_info;
 405         unsigned long           screen_bitmap;
 406         unsigned long           v86flags;
 407         unsigned long           v86mask;
 408         unsigned long           saved_sp0;
 409         unsigned int            saved_fs;
 410         unsigned int            saved_gs;
 411 #endif
 412         /* IO permissions: */
 413         unsigned long           *io_bitmap_ptr;
 414         unsigned long           iopl;
 415         /* Max allowed port in the bitmap, in bytes: */
 416         unsigned                io_bitmap_max;
 417 /* MSR_IA32_DEBUGCTLMSR value to switch in if TIF_DEBUGCTLMSR is set.  */
 418         unsigned long   debugctlmsr;
 419 #ifdef CONFIG_X86_DS
 420 /* Debug Store context; see include/asm-x86/ds.h; goes into MSR_IA32_DS_AREA */
 421         struct ds_context       *ds_ctx;
 422 #endif /* CONFIG_X86_DS */
 423 #ifdef CONFIG_X86_PTRACE_BTS
 424 /* the signal to send on a bts buffer overflow */
 425         unsigned int    bts_ovfl_signal;
 426 #endif /* CONFIG_X86_PTRACE_BTS */
 427 };
 428
 429 static inline unsigned long native_get_debugreg(int regno)
 430 {
 431         unsigned long val = 0;  /* Damn you, gcc! */
 432
 433         switch (regno) {
 434         case 0:
 435                 asm("mov %%db0, %0" :"=r" (val));
 436                 break;
 437         case 1:
 438                 asm("mov %%db1, %0" :"=r" (val));
 439                 break;
 440         case 2:
 441                 asm("mov %%db2, %0" :"=r" (val));
 442                 break;
 443         case 3:
 444                 asm("mov %%db3, %0" :"=r" (val));
 445                 break;
 446         case 6:
 447                 asm("mov %%db6, %0" :"=r" (val));
 448                 break;
 449         case 7:
 450                 asm("mov %%db7, %0" :"=r" (val));
 451                 break;
 452         default:
 453                 BUG();
 454         }
 455         return val;
 456 }
 457
 458 static inline void native_set_debugreg(int regno, unsigned long value)
 459 {
 460         switch (regno) {
 461         case 0:
 462                 asm("mov %0, %%db0"     ::"r" (value));
 463                 break;
 464         case 1:
 465                 asm("mov %0, %%db1"     ::"r" (value));
 466                 break;
 467         case 2:
 468                 asm("mov %0, %%db2"     ::"r" (value));
 469                 break;
 470         case 3:
 471                 asm("mov %0, %%db3"     ::"r" (value));
 472                 break;
 473         case 6:
 474                 asm("mov %0, %%db6"     ::"r" (value));
 475                 break;
 476         case 7:
 477                 asm("mov %0, %%db7"     ::"r" (value));
 478                 break;
 479         default:
 480                 BUG();
 481         }
 482 }
 483
 484 /*
 485  * Set IOPL bits in EFLAGS from given mask
 486  */
 487 static inline void native_set_iopl_mask(unsigned mask)
 488 {
 489 #ifdef CONFIG_X86_32
 490         unsigned int reg;
 491
 492         asm volatile ("pushfl;"
 493                       "popl %0;"
 494                       "andl %1, %0;"
 495                       "orl %2, %0;"
 496                       "pushl %0;"
 497                       "popfl"
 498                       : "=&r" (reg)
 499                       : "i" (~X86_EFLAGS_IOPL), "r" (mask));
 500 #endif
 501 }
 502
 503 static inline void
 504 native_load_sp0(struct tss_struct *tss, struct thread_struct *thread)
 505 {
 506         tss->x86_tss.sp0 = thread->sp0;
 507 #ifdef CONFIG_X86_32
 508         /* Only happens when SEP is enabled, no need to test "SEP"arately: */
 509         if (unlikely(tss->x86_tss.ss1 != thread->sysenter_cs)) {
 510                 tss->x86_tss.ss1 = thread->sysenter_cs;
 511                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
 512         }
 513 #endif
 514 }
 515
 516 static inline void native_swapgs(void)
 517 {
 518 #ifdef CONFIG_X86_64
 519         asm volatile("swapgs" ::: "memory");
 520 #endif
 521 }
 522
 523 #ifdef CONFIG_PARAVIRT
 524 #include <asm/paravirt.h>
 525 #else
 526 #define __cpuid                 native_cpuid
 527 #define paravirt_enabled()      0
 528
 529 /*
 530  * These special macros can be used to get or set a debugging register
 531  */
 532 #define get_debugreg(var, register)                             \
 533         (var) = native_get_debugreg(register)
 534 #define set_debugreg(value, register)                           \
 535         native_set_debugreg(register, value)
 536
 537 static inline void load_sp0(struct tss_struct *tss,
 538                             struct thread_struct *thread)
 539 {
 540         native_load_sp0(tss, thread);
 541 }
 542
 543 #define set_iopl_mask native_set_iopl_mask
 544 #define SWAPGS  swapgs
 545 #endif /* CONFIG_PARAVIRT */
 546
 547 /*
 548  * Save the cr4 feature set we're using (ie
 549  * Pentium 4MB enable and PPro Global page
 550  * enable), so that any CPU's that boot up
 551  * after us can get the correct flags.
 552  */
 553 extern unsigned long            mmu_cr4_features;
 554
 555 static inline void set_in_cr4(unsigned long mask)
 556 {
 557         unsigned cr4;
 558
 559         mmu_cr4_features |= mask;
 560         cr4 = read_cr4();
 561         cr4 |= mask;
 562         write_cr4(cr4);
 563 }
 564
 565 static inline void clear_in_cr4(unsigned long mask)
 566 {
 567         unsigned cr4;
 568
 569         mmu_cr4_features &= ~mask;
 570         cr4 = read_cr4();
 571         cr4 &= ~mask;
 572         write_cr4(cr4);
 573 }
 574
 575 struct microcode_header {
 576         unsigned int            hdrver;
 577         unsigned int            rev;
 578         unsigned int            date;
 579         unsigned int            sig;
 580         unsigned int            cksum;
 581         unsigned int            ldrver;
 582         unsigned int            pf;
 583         unsigned int            datasize;
 584         unsigned int            totalsize;
 585         unsigned int            reserved[3];
 586 };
 587
 588 struct microcode {
 589         struct microcode_header hdr;
 590         unsigned int            bits[0];
 591 };
 592
 593 typedef struct microcode        microcode_t;
 594 typedef struct microcode_header microcode_header_t;
 595
 596 /* microcode format is extended from prescott processors */
 597 struct extended_signature {
 598         unsigned int            sig;
 599         unsigned int            pf;
 600         unsigned int            cksum;
 601 };
 602
 603 struct extended_sigtable {
 604         unsigned int            count;
 605         unsigned int            cksum;
 606         unsigned int            reserved[3];
 607         struct extended_signature sigs[0];
 608 };
 609
 610 typedef struct {
 611         unsigned long           seg;
 612 } mm_segment_t;
 613
 614
 615 /*
 616  * create a kernel thread without removing it from tasklists
 617  */
 618 extern int kernel_thread(int (*fn)(void *), void *arg, unsigned long flags);
 619
 620 /* Free all resources held by a thread. */
 621 extern void release_thread(struct task_struct *);
 622
 623 /* Prepare to copy thread state - unlazy all lazy state */
 624 extern void prepare_to_copy(struct task_struct *tsk);
 625
 626 unsigned long get_wchan(struct task_struct *p);
 627
 628 /*
 629  * Generic CPUID function
 630  * clear %ecx since some cpus (Cyrix MII) do not set or clear %ecx
 631  * resulting in stale register contents being returned.
 632  */
 633 static inline void cpuid(unsigned int op,
 634                          unsigned int *eax, unsigned int *ebx,
 635                          unsigned int *ecx, unsigned int *edx)
 636 {
 637         *eax = op;
 638         *ecx = 0;
 639         __cpuid(eax, ebx, ecx, edx);
 640 }
 641
 642 /* Some CPUID calls want 'count' to be placed in ecx */
 643 static inline void cpuid_count(unsigned int op, int count,
 644                                unsigned int *eax, unsigned int *ebx,
 645                                unsigned int *ecx, unsigned int *edx)
 646 {
 647         *eax = op;
 648         *ecx = count;
 649         __cpuid(eax, ebx, ecx, edx);
 650 }
 651
 652 /*
 653  * CPUID functions returning a single datum
 654  */
 655 static inline unsigned int cpuid_eax(unsigned int op)
 656 {
 657         unsigned int eax, ebx, ecx, edx;
 658
 659         cpuid(op, &eax, &ebx, &ecx, &edx);
 660
 661         return eax;
 662 }
 663
 664 static inline unsigned int cpuid_ebx(unsigned int op)
 665 {
 666         unsigned int eax, ebx, ecx, edx;
 667
 668         cpuid(op, &eax, &ebx, &ecx, &edx);
 669
 670         return ebx;
 671 }
 672
 673 static inline unsigned int cpuid_ecx(unsigned int op)
 674 {
 675         unsigned int eax, ebx, ecx, edx;
 676
 677         cpuid(op, &eax, &ebx, &ecx, &edx);
 678
 679         return ecx;
 680 }
 681
 682 static inline unsigned int cpuid_edx(unsigned int op)
 683 {
 684         unsigned int eax, ebx, ecx, edx;
 685
 686         cpuid(op, &eax, &ebx, &ecx, &edx);
 687
 688         return edx;
 689 }
 690
 691 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
 692 static inline void rep_nop(void)
 693 {
 694         asm volatile("rep; nop" ::: "memory");
 695 }
 696
 697 static inline void cpu_relax(void)
 698 {
 699         rep_nop();
 700 }
 701
 702 /* Stop speculative execution: */
 703 static inline void sync_core(void)
 704 {
 705         int tmp;
 706
 707         asm volatile("cpuid" : "=a" (tmp) : "0" (1)
 708                      : "ebx", "ecx", "edx", "memory");
 709 }
 710
 711 static inline void __monitor(const void *eax, unsigned long ecx,
 712                              unsigned long edx)
 713 {
 714         /* "monitor %eax, %ecx, %edx;" */
 715         asm volatile(".byte 0x0f, 0x01, 0xc8;"
 716                      :: "a" (eax), "c" (ecx), "d"(edx));
 717 }
 718
 719 static inline void __mwait(unsigned long eax, unsigned long ecx)
 720 {
 721         /* "mwait %eax, %ecx;" */
 722         asm volatile(".byte 0x0f, 0x01, 0xc9;"
 723                      :: "a" (eax), "c" (ecx));
 724 }
 725
 726 static inline void __sti_mwait(unsigned long eax, unsigned long ecx)
 727 {
 728         trace_hardirqs_on();
 729         /* "mwait %eax, %ecx;" */
 730         asm volatile("sti; .byte 0x0f, 0x01, 0xc9;"
 731                      :: "a" (eax), "c" (ecx));
 732 }
 733
 734 extern void mwait_idle_with_hints(unsigned long eax, unsigned long ecx);
 735
 736 extern int                      force_mwait;
 737
 738 extern void select_idle_routine(const struct cpuinfo_x86 *c);
 739
 740 extern unsigned long            boot_option_idle_override;
 741
 742 extern void enable_sep_cpu(void);
 743 extern int sysenter_setup(void);
 744
 745 /* Defined in head.S */
 746 extern struct desc_ptr          early_gdt_descr;
 747
 748 extern void cpu_set_gdt(int);
 749 extern void switch_to_new_gdt(void);
 750 extern void cpu_init(void);
 751 extern void init_gdt(int cpu);
 752
 753 static inline void update_debugctlmsr(unsigned long debugctlmsr)
 754 {
 755 #ifndef CONFIG_X86_DEBUGCTLMSR
 756         if (boot_cpu_data.x86 < 6)
 757                 return;
 758 #endif
 759         wrmsrl(MSR_IA32_DEBUGCTLMSR, debugctlmsr);
 760 }
 761
 762 /*
 763  * from system description table in BIOS. Mostly for MCA use, but
 764  * others may find it useful:
 765  */
 766 extern unsigned int             machine_id;
 767 extern unsigned int             machine_submodel_id;
 768 extern unsigned int             BIOS_revision;
 769
 770 /* Boot loader type from the setup header: */
 771 extern int                      bootloader_type;
 772
 773 extern char                     ignore_fpu_irq;
 774
 775 #define HAVE_ARCH_PICK_MMAP_LAYOUT 1
 776 #define ARCH_HAS_PREFETCHW
 777 #define ARCH_HAS_SPINLOCK_PREFETCH
 778
 779 #ifdef CONFIG_X86_32
 780 # define BASE_PREFETCH          ASM_NOP4
 781 # define ARCH_HAS_PREFETCH
 782 #else
 783 # define BASE_PREFETCH          "prefetcht0 (%1)"
 784 #endif
 785
 786 /*
 787  * Prefetch instructions for Pentium III (+) and AMD Athlon (+)
 788  *
 789  * It's not worth to care about 3dnow prefetches for the K6
 790  * because they are microcoded there and very slow.
 791  */
 792 static inline void prefetch(const void *x)
 793 {
 794         alternative_input(BASE_PREFETCH,
 795                           "prefetchnta (%1)",
 796                           X86_FEATURE_XMM,
 797                           "r" (x));
 798 }
 799
 800 /*
 801  * 3dnow prefetch to get an exclusive cache line.
 802  * Useful for spinlocks to avoid one state transition in the
 803  * cache coherency protocol:
 804  */
 805 static inline void prefetchw(const void *x)
 806 {
 807         alternative_input(BASE_PREFETCH,
 808                           "prefetchw (%1)",
 809                           X86_FEATURE_3DNOW,
 810                           "r" (x));
 811 }
 812
 813 static inline void spin_lock_prefetch(const void *x)
 814 {
 815         prefetchw(x);
 816 }
 817
 818 #ifdef CONFIG_X86_32
 819 /*
 820  * User space process size: 3GB (default).
 821  */
 822 #define TASK_SIZE               PAGE_OFFSET
 823 #define STACK_TOP               TASK_SIZE
 824 #define STACK_TOP_MAX           STACK_TOP
 825
 826 #define INIT_THREAD  {                                                    \
 827         .sp0                    = sizeof(init_stack) + (long)&init_stack, \
 828         .vm86_info              = NULL,                                   \
 829         .sysenter_cs            = __KERNEL_CS,                            \
 830         .io_bitmap_ptr          = NULL,                                   \
 831         .fs                     = __KERNEL_PERCPU,                        \
 832 }
 833
 834 /*
 835  * Note that the .io_bitmap member must be extra-big. This is because
 836  * the CPU will access an additional byte beyond the end of the IO
 837  * permission bitmap. The extra byte must be all 1 bits, and must
 838  * be within the limit.
 839  */
 840 #define INIT_TSS  {                                                       \
 841         .x86_tss = {                                                      \
 842                 .sp0            = sizeof(init_stack) + (long)&init_stack, \
 843                 .ss0            = __KERNEL_DS,                            \
 844                 .ss1            = __KERNEL_CS,                            \
 845                 .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,               \
 846          },                                                               \
 847         .io_bitmap              = { [0 ... IO_BITMAP_LONGS] = ~0 },       \
 848 }
 849
 850 extern unsigned long thread_saved_pc(struct task_struct *tsk);
 851
 852 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
 853 #define KSTK_TOP(info)                                                 \
 854 ({                                                                     \
 855        unsigned long *__ptr = (unsigned long *)(info);                 \
 856        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
 857 })
 858
 859 /*
 860  * The below -8 is to reserve 8 bytes on top of the ring0 stack.
 861  * This is necessary to guarantee that the entire "struct pt_regs"
 862  * is accessable even if the CPU haven't stored the SS/ESP registers
 863  * on the stack (interrupt gate does not save these registers
 864  * when switching to the same priv ring).
 865  * Therefore beware: accessing the ss/esp fields of the
 866  * "struct pt_regs" is possible, but they may contain the
 867  * completely wrong values.
 868  */
 869 #define task_pt_regs(task)                                             \
 870 ({                                                                     \
 871        struct pt_regs *__regs__;                                       \
 872        __regs__ = (struct pt_regs *)(KSTK_TOP(task_stack_page(task))-8); \
 873        __regs__ - 1;                                                   \
 874 })
 875
 876 #define KSTK_ESP(task)          (task_pt_regs(task)->sp)
 877
 878 #else
 879 /*
 880  * User space process size. 47bits minus one guard page.
 881  */
 882 #define TASK_SIZE64     ((1UL << 47) - PAGE_SIZE)
 883
 884 /* This decides where the kernel will search for a free chunk of vm
 885  * space during mmap's.
 886  */
 887 #define IA32_PAGE_OFFSET        ((current->personality & ADDR_LIMIT_3GB) ? \
 888                                         0xc0000000 : 0xFFFFe000)
 889
 890 #define TASK_SIZE               (test_thread_flag(TIF_IA32) ? \
 891                                         IA32_PAGE_OFFSET : TASK_SIZE64)
 892 #define TASK_SIZE_OF(child)     ((test_tsk_thread_flag(child, TIF_IA32)) ? \
 893                                         IA32_PAGE_OFFSET : TASK_SIZE64)
 894
 895 #define STACK_TOP               TASK_SIZE
 896 #define STACK_TOP_MAX           TASK_SIZE64
 897
 898 #define INIT_THREAD  { \
 899         .sp0 = (unsigned long)&init_stack + sizeof(init_stack) \
 900 }
 901
 902 #define INIT_TSS  { \
 903         .x86_tss.sp0 = (unsigned long)&init_stack + sizeof(init_stack) \
 904 }
 905
 906 /*
 907  * Return saved PC of a blocked thread.
 908  * What is this good for? it will be always the scheduler or ret_from_fork.
 909  */
 910 #define thread_saved_pc(t)      (*(unsigned long *)((t)->thread.sp - 8))
 911
 912 #define task_pt_regs(tsk)       ((struct pt_regs *)(tsk)->thread.sp0 - 1)
 913 #define KSTK_ESP(tsk)           -1 /* sorry. doesn't work for syscall. */
 914 #endif /* CONFIG_X86_64 */
 915
 916 extern void start_thread(struct pt_regs *regs, unsigned long new_ip,
 917                                                unsigned long new_sp);
 918
 919 /*
 920  * This decides where the kernel will search for a free chunk of vm
 921  * space during mmap's.
 922  */
 923 #define TASK_UNMAPPED_BASE      (PAGE_ALIGN(TASK_SIZE / 3))
 924
 925 #define KSTK_EIP(task)          (task_pt_regs(task)->ip)
 926
 927 /* Get/set a process' ability to use the timestamp counter instruction */
 928 #define GET_TSC_CTL(adr)        get_tsc_mode((adr))
 929 #define SET_TSC_CTL(val)        set_tsc_mode((val))
 930
 931 extern int get_tsc_mode(unsigned long adr);
 932 extern int set_tsc_mode(unsigned int val);
 933
 934 #endif