Merge branches 'release', 'asus', 'sony-laptop' and 'thinkpad' into release
[linux-2.6] / arch / x86 / kernel / setup_64.c
1 /*
2  *  Copyright (C) 1995  Linus Torvalds
3  */
4
5 /*
6  * This file handles the architecture-dependent parts of initialization
7  */
8
9 #include <linux/errno.h>
10 #include <linux/sched.h>
11 #include <linux/kernel.h>
12 #include <linux/mm.h>
13 #include <linux/stddef.h>
14 #include <linux/unistd.h>
15 #include <linux/ptrace.h>
16 #include <linux/slab.h>
17 #include <linux/user.h>
18 #include <linux/a.out.h>
19 #include <linux/screen_info.h>
20 #include <linux/ioport.h>
21 #include <linux/delay.h>
22 #include <linux/init.h>
23 #include <linux/initrd.h>
24 #include <linux/highmem.h>
25 #include <linux/bootmem.h>
26 #include <linux/module.h>
27 #include <asm/processor.h>
28 #include <linux/console.h>
29 #include <linux/seq_file.h>
30 #include <linux/crash_dump.h>
31 #include <linux/root_dev.h>
32 #include <linux/pci.h>
33 #include <linux/efi.h>
34 #include <linux/acpi.h>
35 #include <linux/kallsyms.h>
36 #include <linux/edd.h>
37 #include <linux/mmzone.h>
38 #include <linux/kexec.h>
39 #include <linux/cpufreq.h>
40 #include <linux/dmi.h>
41 #include <linux/dma-mapping.h>
42 #include <linux/ctype.h>
43 #include <linux/uaccess.h>
44 #include <linux/init_ohci1394_dma.h>
45
46 #include <asm/mtrr.h>
47 #include <asm/uaccess.h>
48 #include <asm/system.h>
49 #include <asm/vsyscall.h>
50 #include <asm/io.h>
51 #include <asm/smp.h>
52 #include <asm/msr.h>
53 #include <asm/desc.h>
54 #include <video/edid.h>
55 #include <asm/e820.h>
56 #include <asm/dma.h>
57 #include <asm/gart.h>
58 #include <asm/mpspec.h>
59 #include <asm/mmu_context.h>
60 #include <asm/proto.h>
61 #include <asm/setup.h>
62 #include <asm/mach_apic.h>
63 #include <asm/numa.h>
64 #include <asm/sections.h>
65 #include <asm/dmi.h>
66 #include <asm/cacheflush.h>
67 #include <asm/mce.h>
68 #include <asm/ds.h>
69 #include <asm/topology.h>
70
71 #ifdef CONFIG_PARAVIRT
72 #include <asm/paravirt.h>
73 #else
74 #define ARCH_SETUP
75 #endif
76
77 /*
78  * Machine setup..
79  */
80
81 struct cpuinfo_x86 boot_cpu_data __read_mostly;
82 EXPORT_SYMBOL(boot_cpu_data);
83
84 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
85
86 unsigned long mmu_cr4_features;
87
88 /* Boot loader ID as an integer, for the benefit of proc_dointvec */
89 int bootloader_type;
90
91 unsigned long saved_video_mode;
92
93 int force_mwait __cpuinitdata;
94
95 /*
96  * Early DMI memory
97  */
98 int dmi_alloc_index;
99 char dmi_alloc_data[DMI_MAX_DATA];
100
101 /*
102  * Setup options
103  */
104 struct screen_info screen_info;
105 EXPORT_SYMBOL(screen_info);
106 struct sys_desc_table_struct {
107         unsigned short length;
108         unsigned char table[0];
109 };
110
111 struct edid_info edid_info;
112 EXPORT_SYMBOL_GPL(edid_info);
113
114 extern int root_mountflags;
115
116 char __initdata command_line[COMMAND_LINE_SIZE];
117
118 struct resource standard_io_resources[] = {
119         { .name = "dma1", .start = 0x00, .end = 0x1f,
120                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
121         { .name = "pic1", .start = 0x20, .end = 0x21,
122                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
123         { .name = "timer0", .start = 0x40, .end = 0x43,
124                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
125         { .name = "timer1", .start = 0x50, .end = 0x53,
126                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
127         { .name = "keyboard", .start = 0x60, .end = 0x6f,
128                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
129         { .name = "dma page reg", .start = 0x80, .end = 0x8f,
130                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
131         { .name = "pic2", .start = 0xa0, .end = 0xa1,
132                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
133         { .name = "dma2", .start = 0xc0, .end = 0xdf,
134                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
135         { .name = "fpu", .start = 0xf0, .end = 0xff,
136                 .flags = IORESOURCE_BUSY | IORESOURCE_IO }
137 };
138
139 #define IORESOURCE_RAM (IORESOURCE_BUSY | IORESOURCE_MEM)
140
141 static struct resource data_resource = {
142         .name = "Kernel data",
143         .start = 0,
144         .end = 0,
145         .flags = IORESOURCE_RAM,
146 };
147 static struct resource code_resource = {
148         .name = "Kernel code",
149         .start = 0,
150         .end = 0,
151         .flags = IORESOURCE_RAM,
152 };
153 static struct resource bss_resource = {
154         .name = "Kernel bss",
155         .start = 0,
156         .end = 0,
157         .flags = IORESOURCE_RAM,
158 };
159
160 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c);
161
162 #ifdef CONFIG_PROC_VMCORE
163 /* elfcorehdr= specifies the location of elf core header
164  * stored by the crashed kernel. This option will be passed
165  * by kexec loader to the capture kernel.
166  */
167 static int __init setup_elfcorehdr(char *arg)
168 {
169         char *end;
170         if (!arg)
171                 return -EINVAL;
172         elfcorehdr_addr = memparse(arg, &end);
173         return end > arg ? 0 : -EINVAL;
174 }
175 early_param("elfcorehdr", setup_elfcorehdr);
176 #endif
177
178 #ifndef CONFIG_NUMA
179 static void __init
180 contig_initmem_init(unsigned long start_pfn, unsigned long end_pfn)
181 {
182         unsigned long bootmap_size, bootmap;
183
184         bootmap_size = bootmem_bootmap_pages(end_pfn)<<PAGE_SHIFT;
185         bootmap = find_e820_area(0, end_pfn<<PAGE_SHIFT, bootmap_size,
186                                  PAGE_SIZE);
187         if (bootmap == -1L)
188                 panic("Cannot find bootmem map of size %ld\n", bootmap_size);
189         bootmap_size = init_bootmem(bootmap >> PAGE_SHIFT, end_pfn);
190         e820_register_active_regions(0, start_pfn, end_pfn);
191         free_bootmem_with_active_regions(0, end_pfn);
192         reserve_bootmem(bootmap, bootmap_size);
193 }
194 #endif
195
196 #if defined(CONFIG_EDD) || defined(CONFIG_EDD_MODULE)
197 struct edd edd;
198 #ifdef CONFIG_EDD_MODULE
199 EXPORT_SYMBOL(edd);
200 #endif
201 /**
202  * copy_edd() - Copy the BIOS EDD information
203  *              from boot_params into a safe place.
204  *
205  */
206 static inline void copy_edd(void)
207 {
208      memcpy(edd.mbr_signature, boot_params.edd_mbr_sig_buffer,
209             sizeof(edd.mbr_signature));
210      memcpy(edd.edd_info, boot_params.eddbuf, sizeof(edd.edd_info));
211      edd.mbr_signature_nr = boot_params.edd_mbr_sig_buf_entries;
212      edd.edd_info_nr = boot_params.eddbuf_entries;
213 }
214 #else
215 static inline void copy_edd(void)
216 {
217 }
218 #endif
219
220 #ifdef CONFIG_KEXEC
221 static void __init reserve_crashkernel(void)
222 {
223         unsigned long long free_mem;
224         unsigned long long crash_size, crash_base;
225         int ret;
226
227         free_mem =
228                 ((unsigned long long)max_low_pfn - min_low_pfn) << PAGE_SHIFT;
229
230         ret = parse_crashkernel(boot_command_line, free_mem,
231                         &crash_size, &crash_base);
232         if (ret == 0 && crash_size) {
233                 if (crash_base > 0) {
234                         printk(KERN_INFO "Reserving %ldMB of memory at %ldMB "
235                                         "for crashkernel (System RAM: %ldMB)\n",
236                                         (unsigned long)(crash_size >> 20),
237                                         (unsigned long)(crash_base >> 20),
238                                         (unsigned long)(free_mem >> 20));
239                         crashk_res.start = crash_base;
240                         crashk_res.end   = crash_base + crash_size - 1;
241                         reserve_bootmem(crash_base, crash_size);
242                 } else
243                         printk(KERN_INFO "crashkernel reservation failed - "
244                                         "you have to specify a base address\n");
245         }
246 }
247 #else
248 static inline void __init reserve_crashkernel(void)
249 {}
250 #endif
251
252 /* Overridden in paravirt.c if CONFIG_PARAVIRT */
253 void __attribute__((weak)) __init memory_setup(void)
254 {
255        machine_specific_memory_setup();
256 }
257
258 /*
259  * setup_arch - architecture-specific boot-time initializations
260  *
261  * Note: On x86_64, fixmaps are ready for use even before this is called.
262  */
263 void __init setup_arch(char **cmdline_p)
264 {
265         unsigned i;
266
267         printk(KERN_INFO "Command line: %s\n", boot_command_line);
268
269         ROOT_DEV = old_decode_dev(boot_params.hdr.root_dev);
270         screen_info = boot_params.screen_info;
271         edid_info = boot_params.edid_info;
272         saved_video_mode = boot_params.hdr.vid_mode;
273         bootloader_type = boot_params.hdr.type_of_loader;
274
275 #ifdef CONFIG_BLK_DEV_RAM
276         rd_image_start = boot_params.hdr.ram_size & RAMDISK_IMAGE_START_MASK;
277         rd_prompt = ((boot_params.hdr.ram_size & RAMDISK_PROMPT_FLAG) != 0);
278         rd_doload = ((boot_params.hdr.ram_size & RAMDISK_LOAD_FLAG) != 0);
279 #endif
280 #ifdef CONFIG_EFI
281         if (!strncmp((char *)&boot_params.efi_info.efi_loader_signature,
282                      "EL64", 4))
283                 efi_enabled = 1;
284 #endif
285
286         ARCH_SETUP
287
288         memory_setup();
289         copy_edd();
290
291         if (!boot_params.hdr.root_flags)
292                 root_mountflags &= ~MS_RDONLY;
293         init_mm.start_code = (unsigned long) &_text;
294         init_mm.end_code = (unsigned long) &_etext;
295         init_mm.end_data = (unsigned long) &_edata;
296         init_mm.brk = (unsigned long) &_end;
297
298         code_resource.start = virt_to_phys(&_text);
299         code_resource.end = virt_to_phys(&_etext)-1;
300         data_resource.start = virt_to_phys(&_etext);
301         data_resource.end = virt_to_phys(&_edata)-1;
302         bss_resource.start = virt_to_phys(&__bss_start);
303         bss_resource.end = virt_to_phys(&__bss_stop)-1;
304
305         early_identify_cpu(&boot_cpu_data);
306
307         strlcpy(command_line, boot_command_line, COMMAND_LINE_SIZE);
308         *cmdline_p = command_line;
309
310         parse_early_param();
311
312 #ifdef CONFIG_PROVIDE_OHCI1394_DMA_INIT
313         if (init_ohci1394_dma_early)
314                 init_ohci1394_dma_on_all_controllers();
315 #endif
316
317         finish_e820_parsing();
318
319         early_gart_iommu_check();
320
321         e820_register_active_regions(0, 0, -1UL);
322         /*
323          * partially used pages are not usable - thus
324          * we are rounding upwards:
325          */
326         end_pfn = e820_end_of_ram();
327         /* update e820 for memory not covered by WB MTRRs */
328         mtrr_bp_init();
329         if (mtrr_trim_uncached_memory(end_pfn)) {
330                 e820_register_active_regions(0, 0, -1UL);
331                 end_pfn = e820_end_of_ram();
332         }
333
334         num_physpages = end_pfn;
335
336         check_efer();
337
338         init_memory_mapping(0, (end_pfn_map << PAGE_SHIFT));
339         if (efi_enabled)
340                 efi_init();
341
342         dmi_scan_machine();
343
344         io_delay_init();
345
346 #ifdef CONFIG_SMP
347         /* setup to use the early static init tables during kernel startup */
348         x86_cpu_to_apicid_early_ptr = (void *)x86_cpu_to_apicid_init;
349         x86_bios_cpu_apicid_early_ptr = (void *)x86_bios_cpu_apicid_init;
350 #ifdef CONFIG_NUMA
351         x86_cpu_to_node_map_early_ptr = (void *)x86_cpu_to_node_map_init;
352 #endif
353 #endif
354
355 #ifdef CONFIG_ACPI
356         /*
357          * Initialize the ACPI boot-time table parser (gets the RSDP and SDT).
358          * Call this early for SRAT node setup.
359          */
360         acpi_boot_table_init();
361 #endif
362
363         /* How many end-of-memory variables you have, grandma! */
364         max_low_pfn = end_pfn;
365         max_pfn = end_pfn;
366         high_memory = (void *)__va(end_pfn * PAGE_SIZE - 1) + 1;
367
368         /* Remove active ranges so rediscovery with NUMA-awareness happens */
369         remove_all_active_ranges();
370
371 #ifdef CONFIG_ACPI_NUMA
372         /*
373          * Parse SRAT to discover nodes.
374          */
375         acpi_numa_init();
376 #endif
377
378 #ifdef CONFIG_NUMA
379         numa_initmem_init(0, end_pfn);
380 #else
381         contig_initmem_init(0, end_pfn);
382 #endif
383
384         early_res_to_bootmem();
385
386 #ifdef CONFIG_ACPI_SLEEP
387         /*
388          * Reserve low memory region for sleep support.
389          */
390        acpi_reserve_bootmem();
391 #endif
392
393         if (efi_enabled)
394                 efi_reserve_bootmem();
395
396        /*
397         * Find and reserve possible boot-time SMP configuration:
398         */
399         find_smp_config();
400 #ifdef CONFIG_BLK_DEV_INITRD
401         if (boot_params.hdr.type_of_loader && boot_params.hdr.ramdisk_image) {
402                 unsigned long ramdisk_image = boot_params.hdr.ramdisk_image;
403                 unsigned long ramdisk_size  = boot_params.hdr.ramdisk_size;
404                 unsigned long ramdisk_end   = ramdisk_image + ramdisk_size;
405                 unsigned long end_of_mem    = end_pfn << PAGE_SHIFT;
406
407                 if (ramdisk_end <= end_of_mem) {
408                         reserve_bootmem_generic(ramdisk_image, ramdisk_size);
409                         initrd_start = ramdisk_image + PAGE_OFFSET;
410                         initrd_end = initrd_start+ramdisk_size;
411                 } else {
412                         /* Assumes everything on node 0 */
413                         free_bootmem(ramdisk_image, ramdisk_size);
414                         printk(KERN_ERR "initrd extends beyond end of memory "
415                                "(0x%08lx > 0x%08lx)\ndisabling initrd\n",
416                                ramdisk_end, end_of_mem);
417                         initrd_start = 0;
418                 }
419         }
420 #endif
421         reserve_crashkernel();
422         paging_init();
423         map_vsyscall();
424
425         early_quirks();
426
427 #ifdef CONFIG_ACPI
428         /*
429          * Read APIC and some other early information from ACPI tables.
430          */
431         acpi_boot_init();
432 #endif
433
434         init_cpu_to_node();
435
436         /*
437          * get boot-time SMP configuration:
438          */
439         if (smp_found_config)
440                 get_smp_config();
441         init_apic_mappings();
442         ioapic_init_mappings();
443
444         /*
445          * We trust e820 completely. No explicit ROM probing in memory.
446          */
447         e820_reserve_resources(&code_resource, &data_resource, &bss_resource);
448         e820_mark_nosave_regions();
449
450         /* request I/O space for devices used on all i[345]86 PCs */
451         for (i = 0; i < ARRAY_SIZE(standard_io_resources); i++)
452                 request_resource(&ioport_resource, &standard_io_resources[i]);
453
454         e820_setup_gap();
455
456 #ifdef CONFIG_VT
457 #if defined(CONFIG_VGA_CONSOLE)
458         if (!efi_enabled || (efi_mem_type(0xa0000) != EFI_CONVENTIONAL_MEMORY))
459                 conswitchp = &vga_con;
460 #elif defined(CONFIG_DUMMY_CONSOLE)
461         conswitchp = &dummy_con;
462 #endif
463 #endif
464 }
465
466 static int __cpuinit get_model_name(struct cpuinfo_x86 *c)
467 {
468         unsigned int *v;
469
470         if (c->extended_cpuid_level < 0x80000004)
471                 return 0;
472
473         v = (unsigned int *) c->x86_model_id;
474         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
475         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
476         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
477         c->x86_model_id[48] = 0;
478         return 1;
479 }
480
481
482 static void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
483 {
484         unsigned int n, dummy, eax, ebx, ecx, edx;
485
486         n = c->extended_cpuid_level;
487
488         if (n >= 0x80000005) {
489                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
490                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), "
491                        "D cache %dK (%d bytes/line)\n",
492                        edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
493                 c->x86_cache_size = (ecx>>24) + (edx>>24);
494                 /* On K8 L1 TLB is inclusive, so don't count it */
495                 c->x86_tlbsize = 0;
496         }
497
498         if (n >= 0x80000006) {
499                 cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
500                 ecx = cpuid_ecx(0x80000006);
501                 c->x86_cache_size = ecx >> 16;
502                 c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
503
504                 printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
505                 c->x86_cache_size, ecx & 0xFF);
506         }
507         if (n >= 0x80000008) {
508                 cpuid(0x80000008, &eax, &dummy, &dummy, &dummy);
509                 c->x86_virt_bits = (eax >> 8) & 0xff;
510                 c->x86_phys_bits = eax & 0xff;
511         }
512 }
513
514 #ifdef CONFIG_NUMA
515 static int nearby_node(int apicid)
516 {
517         int i, node;
518
519         for (i = apicid - 1; i >= 0; i--) {
520                 node = apicid_to_node[i];
521                 if (node != NUMA_NO_NODE && node_online(node))
522                         return node;
523         }
524         for (i = apicid + 1; i < MAX_LOCAL_APIC; i++) {
525                 node = apicid_to_node[i];
526                 if (node != NUMA_NO_NODE && node_online(node))
527                         return node;
528         }
529         return first_node(node_online_map); /* Shouldn't happen */
530 }
531 #endif
532
533 /*
534  * On a AMD dual core setup the lower bits of the APIC id distingush the cores.
535  * Assumes number of cores is a power of two.
536  */
537 static void __cpuinit amd_detect_cmp(struct cpuinfo_x86 *c)
538 {
539 #ifdef CONFIG_SMP
540         unsigned bits;
541 #ifdef CONFIG_NUMA
542         int cpu = smp_processor_id();
543         int node = 0;
544         unsigned apicid = hard_smp_processor_id();
545 #endif
546         bits = c->x86_coreid_bits;
547
548         /* Low order bits define the core id (index of core in socket) */
549         c->cpu_core_id = c->phys_proc_id & ((1 << bits)-1);
550         /* Convert the APIC ID into the socket ID */
551         c->phys_proc_id = phys_pkg_id(bits);
552
553 #ifdef CONFIG_NUMA
554         node = c->phys_proc_id;
555         if (apicid_to_node[apicid] != NUMA_NO_NODE)
556                 node = apicid_to_node[apicid];
557         if (!node_online(node)) {
558                 /* Two possibilities here:
559                    - The CPU is missing memory and no node was created.
560                    In that case try picking one from a nearby CPU
561                    - The APIC IDs differ from the HyperTransport node IDs
562                    which the K8 northbridge parsing fills in.
563                    Assume they are all increased by a constant offset,
564                    but in the same order as the HT nodeids.
565                    If that doesn't result in a usable node fall back to the
566                    path for the previous case.  */
567
568                 int ht_nodeid = apicid - (cpu_data(0).phys_proc_id << bits);
569
570                 if (ht_nodeid >= 0 &&
571                     apicid_to_node[ht_nodeid] != NUMA_NO_NODE)
572                         node = apicid_to_node[ht_nodeid];
573                 /* Pick a nearby node */
574                 if (!node_online(node))
575                         node = nearby_node(apicid);
576         }
577         numa_set_node(cpu, node);
578
579         printk(KERN_INFO "CPU %d/%x -> Node %d\n", cpu, apicid, node);
580 #endif
581 #endif
582 }
583
584 static void __cpuinit early_init_amd_mc(struct cpuinfo_x86 *c)
585 {
586 #ifdef CONFIG_SMP
587         unsigned bits, ecx;
588
589         /* Multi core CPU? */
590         if (c->extended_cpuid_level < 0x80000008)
591                 return;
592
593         ecx = cpuid_ecx(0x80000008);
594
595         c->x86_max_cores = (ecx & 0xff) + 1;
596
597         /* CPU telling us the core id bits shift? */
598         bits = (ecx >> 12) & 0xF;
599
600         /* Otherwise recompute */
601         if (bits == 0) {
602                 while ((1 << bits) < c->x86_max_cores)
603                         bits++;
604         }
605
606         c->x86_coreid_bits = bits;
607
608 #endif
609 }
610
611 #define ENABLE_C1E_MASK         0x18000000
612 #define CPUID_PROCESSOR_SIGNATURE       1
613 #define CPUID_XFAM              0x0ff00000
614 #define CPUID_XFAM_K8           0x00000000
615 #define CPUID_XFAM_10H          0x00100000
616 #define CPUID_XFAM_11H          0x00200000
617 #define CPUID_XMOD              0x000f0000
618 #define CPUID_XMOD_REV_F        0x00040000
619
620 /* AMD systems with C1E don't have a working lAPIC timer. Check for that. */
621 static __cpuinit int amd_apic_timer_broken(void)
622 {
623         u32 lo, hi, eax = cpuid_eax(CPUID_PROCESSOR_SIGNATURE);
624
625         switch (eax & CPUID_XFAM) {
626         case CPUID_XFAM_K8:
627                 if ((eax & CPUID_XMOD) < CPUID_XMOD_REV_F)
628                         break;
629         case CPUID_XFAM_10H:
630         case CPUID_XFAM_11H:
631                 rdmsr(MSR_K8_ENABLE_C1E, lo, hi);
632                 if (lo & ENABLE_C1E_MASK)
633                         return 1;
634                 break;
635         default:
636                 /* err on the side of caution */
637                 return 1;
638         }
639         return 0;
640 }
641
642 static void __cpuinit early_init_amd(struct cpuinfo_x86 *c)
643 {
644         early_init_amd_mc(c);
645
646         /* c->x86_power is 8000_0007 edx. Bit 8 is constant TSC */
647         if (c->x86_power & (1<<8))
648                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
649 }
650
651 static void __cpuinit init_amd(struct cpuinfo_x86 *c)
652 {
653         unsigned level;
654
655 #ifdef CONFIG_SMP
656         unsigned long value;
657
658         /*
659          * Disable TLB flush filter by setting HWCR.FFDIS on K8
660          * bit 6 of msr C001_0015
661          *
662          * Errata 63 for SH-B3 steppings
663          * Errata 122 for all steppings (F+ have it disabled by default)
664          */
665         if (c->x86 == 15) {
666                 rdmsrl(MSR_K8_HWCR, value);
667                 value |= 1 << 6;
668                 wrmsrl(MSR_K8_HWCR, value);
669         }
670 #endif
671
672         /* Bit 31 in normal CPUID used for nonstandard 3DNow ID;
673            3DNow is IDd by bit 31 in extended CPUID (1*32+31) anyway */
674         clear_bit(0*32+31, (unsigned long *)&c->x86_capability);
675
676         /* On C+ stepping K8 rep microcode works well for copy/memset */
677         level = cpuid_eax(1);
678         if (c->x86 == 15 && ((level >= 0x0f48 && level < 0x0f50) ||
679                              level >= 0x0f58))
680                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
681         if (c->x86 == 0x10 || c->x86 == 0x11)
682                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
683
684         /* Enable workaround for FXSAVE leak */
685         if (c->x86 >= 6)
686                 set_cpu_cap(c, X86_FEATURE_FXSAVE_LEAK);
687
688         level = get_model_name(c);
689         if (!level) {
690                 switch (c->x86) {
691                 case 15:
692                         /* Should distinguish Models here, but this is only
693                            a fallback anyways. */
694                         strcpy(c->x86_model_id, "Hammer");
695                         break;
696                 }
697         }
698         display_cacheinfo(c);
699
700         /* Multi core CPU? */
701         if (c->extended_cpuid_level >= 0x80000008)
702                 amd_detect_cmp(c);
703
704         if (c->extended_cpuid_level >= 0x80000006 &&
705                 (cpuid_edx(0x80000006) & 0xf000))
706                 num_cache_leaves = 4;
707         else
708                 num_cache_leaves = 3;
709
710         if (c->x86 == 0xf || c->x86 == 0x10 || c->x86 == 0x11)
711                 set_cpu_cap(c, X86_FEATURE_K8);
712
713         /* MFENCE stops RDTSC speculation */
714         set_cpu_cap(c, X86_FEATURE_MFENCE_RDTSC);
715
716         if (amd_apic_timer_broken())
717                 disable_apic_timer = 1;
718 }
719
720 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
721 {
722 #ifdef CONFIG_SMP
723         u32 eax, ebx, ecx, edx;
724         int index_msb, core_bits;
725
726         cpuid(1, &eax, &ebx, &ecx, &edx);
727
728
729         if (!cpu_has(c, X86_FEATURE_HT))
730                 return;
731         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
732                 goto out;
733
734         smp_num_siblings = (ebx & 0xff0000) >> 16;
735
736         if (smp_num_siblings == 1) {
737                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
738         } else if (smp_num_siblings > 1) {
739
740                 if (smp_num_siblings > NR_CPUS) {
741                         printk(KERN_WARNING "CPU: Unsupported number of "
742                                "siblings %d", smp_num_siblings);
743                         smp_num_siblings = 1;
744                         return;
745                 }
746
747                 index_msb = get_count_order(smp_num_siblings);
748                 c->phys_proc_id = phys_pkg_id(index_msb);
749
750                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
751
752                 index_msb = get_count_order(smp_num_siblings);
753
754                 core_bits = get_count_order(c->x86_max_cores);
755
756                 c->cpu_core_id = phys_pkg_id(index_msb) &
757                                                ((1 << core_bits) - 1);
758         }
759 out:
760         if ((c->x86_max_cores * smp_num_siblings) > 1) {
761                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
762                        c->phys_proc_id);
763                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
764                        c->cpu_core_id);
765         }
766
767 #endif
768 }
769
770 /*
771  * find out the number of processor cores on the die
772  */
773 static int __cpuinit intel_num_cpu_cores(struct cpuinfo_x86 *c)
774 {
775         unsigned int eax, t;
776
777         if (c->cpuid_level < 4)
778                 return 1;
779
780         cpuid_count(4, 0, &eax, &t, &t, &t);
781
782         if (eax & 0x1f)
783                 return ((eax >> 26) + 1);
784         else
785                 return 1;
786 }
787
788 static void srat_detect_node(void)
789 {
790 #ifdef CONFIG_NUMA
791         unsigned node;
792         int cpu = smp_processor_id();
793         int apicid = hard_smp_processor_id();
794
795         /* Don't do the funky fallback heuristics the AMD version employs
796            for now. */
797         node = apicid_to_node[apicid];
798         if (node == NUMA_NO_NODE)
799                 node = first_node(node_online_map);
800         numa_set_node(cpu, node);
801
802         printk(KERN_INFO "CPU %d/%x -> Node %d\n", cpu, apicid, node);
803 #endif
804 }
805
806 static void __cpuinit early_init_intel(struct cpuinfo_x86 *c)
807 {
808         if ((c->x86 == 0xf && c->x86_model >= 0x03) ||
809             (c->x86 == 0x6 && c->x86_model >= 0x0e))
810                 set_bit(X86_FEATURE_CONSTANT_TSC, &c->x86_capability);
811 }
812
813 static void __cpuinit init_intel(struct cpuinfo_x86 *c)
814 {
815         /* Cache sizes */
816         unsigned n;
817
818         init_intel_cacheinfo(c);
819         if (c->cpuid_level > 9) {
820                 unsigned eax = cpuid_eax(10);
821                 /* Check for version and the number of counters */
822                 if ((eax & 0xff) && (((eax>>8) & 0xff) > 1))
823                         set_cpu_cap(c, X86_FEATURE_ARCH_PERFMON);
824         }
825
826         if (cpu_has_ds) {
827                 unsigned int l1, l2;
828                 rdmsr(MSR_IA32_MISC_ENABLE, l1, l2);
829                 if (!(l1 & (1<<11)))
830                         set_cpu_cap(c, X86_FEATURE_BTS);
831                 if (!(l1 & (1<<12)))
832                         set_cpu_cap(c, X86_FEATURE_PEBS);
833         }
834
835
836         if (cpu_has_bts)
837                 ds_init_intel(c);
838
839         n = c->extended_cpuid_level;
840         if (n >= 0x80000008) {
841                 unsigned eax = cpuid_eax(0x80000008);
842                 c->x86_virt_bits = (eax >> 8) & 0xff;
843                 c->x86_phys_bits = eax & 0xff;
844                 /* CPUID workaround for Intel 0F34 CPU */
845                 if (c->x86_vendor == X86_VENDOR_INTEL &&
846                     c->x86 == 0xF && c->x86_model == 0x3 &&
847                     c->x86_mask == 0x4)
848                         c->x86_phys_bits = 36;
849         }
850
851         if (c->x86 == 15)
852                 c->x86_cache_alignment = c->x86_clflush_size * 2;
853         if ((c->x86 == 0xf && c->x86_model >= 0x03) ||
854             (c->x86 == 0x6 && c->x86_model >= 0x0e))
855                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
856         if (c->x86 == 6)
857                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
858         set_cpu_cap(c, X86_FEATURE_LFENCE_RDTSC);
859         c->x86_max_cores = intel_num_cpu_cores(c);
860
861         srat_detect_node();
862 }
863
864 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
865 {
866         char *v = c->x86_vendor_id;
867
868         if (!strcmp(v, "AuthenticAMD"))
869                 c->x86_vendor = X86_VENDOR_AMD;
870         else if (!strcmp(v, "GenuineIntel"))
871                 c->x86_vendor = X86_VENDOR_INTEL;
872         else
873                 c->x86_vendor = X86_VENDOR_UNKNOWN;
874 }
875
876 /* Do some early cpuid on the boot CPU to get some parameter that are
877    needed before check_bugs. Everything advanced is in identify_cpu
878    below. */
879 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c)
880 {
881         u32 tfms, xlvl;
882
883         c->loops_per_jiffy = loops_per_jiffy;
884         c->x86_cache_size = -1;
885         c->x86_vendor = X86_VENDOR_UNKNOWN;
886         c->x86_model = c->x86_mask = 0; /* So far unknown... */
887         c->x86_vendor_id[0] = '\0'; /* Unset */
888         c->x86_model_id[0] = '\0';  /* Unset */
889         c->x86_clflush_size = 64;
890         c->x86_cache_alignment = c->x86_clflush_size;
891         c->x86_max_cores = 1;
892         c->x86_coreid_bits = 0;
893         c->extended_cpuid_level = 0;
894         memset(&c->x86_capability, 0, sizeof c->x86_capability);
895
896         /* Get vendor name */
897         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
898               (unsigned int *)&c->x86_vendor_id[0],
899               (unsigned int *)&c->x86_vendor_id[8],
900               (unsigned int *)&c->x86_vendor_id[4]);
901
902         get_cpu_vendor(c);
903
904         /* Initialize the standard set of capabilities */
905         /* Note that the vendor-specific code below might override */
906
907         /* Intel-defined flags: level 0x00000001 */
908         if (c->cpuid_level >= 0x00000001) {
909                 __u32 misc;
910                 cpuid(0x00000001, &tfms, &misc, &c->x86_capability[4],
911                       &c->x86_capability[0]);
912                 c->x86 = (tfms >> 8) & 0xf;
913                 c->x86_model = (tfms >> 4) & 0xf;
914                 c->x86_mask = tfms & 0xf;
915                 if (c->x86 == 0xf)
916                         c->x86 += (tfms >> 20) & 0xff;
917                 if (c->x86 >= 0x6)
918                         c->x86_model += ((tfms >> 16) & 0xF) << 4;
919                 if (c->x86_capability[0] & (1<<19))
920                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
921         } else {
922                 /* Have CPUID level 0 only - unheard of */
923                 c->x86 = 4;
924         }
925
926 #ifdef CONFIG_SMP
927         c->phys_proc_id = (cpuid_ebx(1) >> 24) & 0xff;
928 #endif
929         /* AMD-defined flags: level 0x80000001 */
930         xlvl = cpuid_eax(0x80000000);
931         c->extended_cpuid_level = xlvl;
932         if ((xlvl & 0xffff0000) == 0x80000000) {
933                 if (xlvl >= 0x80000001) {
934                         c->x86_capability[1] = cpuid_edx(0x80000001);
935                         c->x86_capability[6] = cpuid_ecx(0x80000001);
936                 }
937                 if (xlvl >= 0x80000004)
938                         get_model_name(c); /* Default name */
939         }
940
941         /* Transmeta-defined flags: level 0x80860001 */
942         xlvl = cpuid_eax(0x80860000);
943         if ((xlvl & 0xffff0000) == 0x80860000) {
944                 /* Don't set x86_cpuid_level here for now to not confuse. */
945                 if (xlvl >= 0x80860001)
946                         c->x86_capability[2] = cpuid_edx(0x80860001);
947         }
948
949         c->extended_cpuid_level = cpuid_eax(0x80000000);
950         if (c->extended_cpuid_level >= 0x80000007)
951                 c->x86_power = cpuid_edx(0x80000007);
952
953         switch (c->x86_vendor) {
954         case X86_VENDOR_AMD:
955                 early_init_amd(c);
956                 break;
957         case X86_VENDOR_INTEL:
958                 early_init_intel(c);
959                 break;
960         }
961
962 }
963
964 /*
965  * This does the hard work of actually picking apart the CPU stuff...
966  */
967 void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
968 {
969         int i;
970
971         early_identify_cpu(c);
972
973         init_scattered_cpuid_features(c);
974
975         c->apicid = phys_pkg_id(0);
976
977         /*
978          * Vendor-specific initialization.  In this section we
979          * canonicalize the feature flags, meaning if there are
980          * features a certain CPU supports which CPUID doesn't
981          * tell us, CPUID claiming incorrect flags, or other bugs,
982          * we handle them here.
983          *
984          * At the end of this section, c->x86_capability better
985          * indicate the features this CPU genuinely supports!
986          */
987         switch (c->x86_vendor) {
988         case X86_VENDOR_AMD:
989                 init_amd(c);
990                 break;
991
992         case X86_VENDOR_INTEL:
993                 init_intel(c);
994                 break;
995
996         case X86_VENDOR_UNKNOWN:
997         default:
998                 display_cacheinfo(c);
999                 break;
1000         }
1001
1002         detect_ht(c);
1003
1004         /*
1005          * On SMP, boot_cpu_data holds the common feature set between
1006          * all CPUs; so make sure that we indicate which features are
1007          * common between the CPUs.  The first time this routine gets
1008          * executed, c == &boot_cpu_data.
1009          */
1010         if (c != &boot_cpu_data) {
1011                 /* AND the already accumulated flags with these */
1012                 for (i = 0; i < NCAPINTS; i++)
1013                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
1014         }
1015
1016         /* Clear all flags overriden by options */
1017         for (i = 0; i < NCAPINTS; i++)
1018                 c->x86_capability[i] ^= cleared_cpu_caps[i];
1019
1020 #ifdef CONFIG_X86_MCE
1021         mcheck_init(c);
1022 #endif
1023         select_idle_routine(c);
1024
1025         if (c != &boot_cpu_data)
1026                 mtrr_ap_init();
1027 #ifdef CONFIG_NUMA
1028         numa_add_cpu(smp_processor_id());
1029 #endif
1030
1031 }
1032
1033 static __init int setup_noclflush(char *arg)
1034 {
1035         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
1036         return 1;
1037 }
1038 __setup("noclflush", setup_noclflush);
1039
1040 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
1041 {
1042         if (c->x86_model_id[0])
1043                 printk(KERN_INFO "%s", c->x86_model_id);
1044
1045         if (c->x86_mask || c->cpuid_level >= 0)
1046                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
1047         else
1048                 printk(KERN_CONT "\n");
1049 }
1050
1051 static __init int setup_disablecpuid(char *arg)
1052 {
1053         int bit;
1054         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
1055                 setup_clear_cpu_cap(bit);
1056         else
1057                 return 0;
1058         return 1;
1059 }
1060 __setup("clearcpuid=", setup_disablecpuid);
1061
1062 /*
1063  *      Get CPU information for use by the procfs.
1064  */
1065
1066 static int show_cpuinfo(struct seq_file *m, void *v)
1067 {
1068         struct cpuinfo_x86 *c = v;
1069         int cpu = 0, i;
1070
1071 #ifdef CONFIG_SMP
1072         cpu = c->cpu_index;
1073 #endif
1074
1075         seq_printf(m, "processor\t: %u\n"
1076                    "vendor_id\t: %s\n"
1077                    "cpu family\t: %d\n"
1078                    "model\t\t: %d\n"
1079                    "model name\t: %s\n",
1080                    (unsigned)cpu,
1081                    c->x86_vendor_id[0] ? c->x86_vendor_id : "unknown",
1082                    c->x86,
1083                    (int)c->x86_model,
1084                    c->x86_model_id[0] ? c->x86_model_id : "unknown");
1085
1086         if (c->x86_mask || c->cpuid_level >= 0)
1087                 seq_printf(m, "stepping\t: %d\n", c->x86_mask);
1088         else
1089                 seq_printf(m, "stepping\t: unknown\n");
1090
1091         if (cpu_has(c, X86_FEATURE_TSC)) {
1092                 unsigned int freq = cpufreq_quick_get((unsigned)cpu);
1093
1094                 if (!freq)
1095                         freq = cpu_khz;
1096                 seq_printf(m, "cpu MHz\t\t: %u.%03u\n",
1097                            freq / 1000, (freq % 1000));
1098         }
1099
1100         /* Cache size */
1101         if (c->x86_cache_size >= 0)
1102                 seq_printf(m, "cache size\t: %d KB\n", c->x86_cache_size);
1103
1104 #ifdef CONFIG_SMP
1105         if (smp_num_siblings * c->x86_max_cores > 1) {
1106                 seq_printf(m, "physical id\t: %d\n", c->phys_proc_id);
1107                 seq_printf(m, "siblings\t: %d\n",
1108                                cpus_weight(per_cpu(cpu_core_map, cpu)));
1109                 seq_printf(m, "core id\t\t: %d\n", c->cpu_core_id);
1110                 seq_printf(m, "cpu cores\t: %d\n", c->booted_cores);
1111         }
1112 #endif
1113
1114         seq_printf(m,
1115                    "fpu\t\t: yes\n"
1116                    "fpu_exception\t: yes\n"
1117                    "cpuid level\t: %d\n"
1118                    "wp\t\t: yes\n"
1119                    "flags\t\t:",
1120                    c->cpuid_level);
1121
1122         for (i = 0; i < 32*NCAPINTS; i++)
1123                 if (cpu_has(c, i) && x86_cap_flags[i] != NULL)
1124                         seq_printf(m, " %s", x86_cap_flags[i]);
1125
1126         seq_printf(m, "\nbogomips\t: %lu.%02lu\n",
1127                    c->loops_per_jiffy/(500000/HZ),
1128                    (c->loops_per_jiffy/(5000/HZ)) % 100);
1129
1130         if (c->x86_tlbsize > 0)
1131                 seq_printf(m, "TLB size\t: %d 4K pages\n", c->x86_tlbsize);
1132         seq_printf(m, "clflush size\t: %d\n", c->x86_clflush_size);
1133         seq_printf(m, "cache_alignment\t: %d\n", c->x86_cache_alignment);
1134
1135         seq_printf(m, "address sizes\t: %u bits physical, %u bits virtual\n",
1136                    c->x86_phys_bits, c->x86_virt_bits);
1137
1138         seq_printf(m, "power management:");
1139         for (i = 0; i < 32; i++) {
1140                 if (c->x86_power & (1 << i)) {
1141                         if (i < ARRAY_SIZE(x86_power_flags) &&
1142                             x86_power_flags[i])
1143                                 seq_printf(m, "%s%s",
1144                                            x86_power_flags[i][0]?" ":"",
1145                                            x86_power_flags[i]);
1146                         else
1147                                 seq_printf(m, " [%d]", i);
1148                 }
1149         }
1150
1151         seq_printf(m, "\n\n");
1152
1153         return 0;
1154 }
1155
1156 static void *c_start(struct seq_file *m, loff_t *pos)
1157 {
1158         if (*pos == 0)  /* just in case, cpu 0 is not the first */
1159                 *pos = first_cpu(cpu_online_map);
1160         if ((*pos) < NR_CPUS && cpu_online(*pos))
1161                 return &cpu_data(*pos);
1162         return NULL;
1163 }
1164
1165 static void *c_next(struct seq_file *m, void *v, loff_t *pos)
1166 {
1167         *pos = next_cpu(*pos, cpu_online_map);
1168         return c_start(m, pos);
1169 }
1170
1171 static void c_stop(struct seq_file *m, void *v)
1172 {
1173 }
1174
1175 const struct seq_operations cpuinfo_op = {
1176         .start = c_start,
1177         .next = c_next,
1178         .stop = c_stop,
1179         .show = show_cpuinfo,
1180 };