git.oblomov.eu Git - linux-2.6/blob - drivers/video/aty/aty128fb.c

   1 /* $Id: aty128fb.c,v 1.1.1.1.36.1 1999/12/11 09:03:05 Exp $
   2  *  linux/drivers/video/aty128fb.c -- Frame buffer device for ATI Rage128
   3  *
   4  *  Copyright (C) 1999-2003, Brad Douglas <brad@neruo.com>
   5  *  Copyright (C) 1999, Anthony Tong <atong@uiuc.edu>
   6  *
   7  *                Ani Joshi / Jeff Garzik
   8  *                      - Code cleanup
   9  *
  10  *                Michel Danzer <michdaen@iiic.ethz.ch>
  11  *                      - 15/16 bit cleanup
  12  *                      - fix panning
  13  *
  14  *                Benjamin Herrenschmidt
  15  *                      - pmac-specific PM stuff
  16  *                      - various fixes & cleanups
  17  *
  18  *                Andreas Hundt <andi@convergence.de>
  19  *                      - FB_ACTIVATE fixes
  20  *
  21  *                Paul Mackerras <paulus@samba.org>
  22  *                      - Convert to new framebuffer API,
  23  *                        fix colormap setting at 16 bits/pixel (565)
  24  *
  25  *                Paul Mundt
  26  *                      - PCI hotplug
  27  *
  28  *                Jon Smirl <jonsmirl@yahoo.com>
  29  *                      - PCI ID update
  30  *                      - replace ROM BIOS search
  31  *
  32  *  Based off of Geert's atyfb.c and vfb.c.
  33  *
  34  *  TODO:
  35  *              - monitor sensing (DDC)
  36  *              - virtual display
  37  *              - other platform support (only ppc/x86 supported)
  38  *              - hardware cursor support
  39  *
  40  *    Please cc: your patches to brad@neruo.com.
  41  */
  42
  43 /*
  44  * A special note of gratitude to ATI's devrel for providing documentation,
  45  * example code and hardware. Thanks Nitya.     -atong and brad
  46  */
  47
  48
  49 #include <linux/module.h>
  50 #include <linux/moduleparam.h>
  51 #include <linux/kernel.h>
  52 #include <linux/errno.h>
  53 #include <linux/string.h>
  54 #include <linux/mm.h>
  55 #include <linux/slab.h>
  56 #include <linux/vmalloc.h>
  57 #include <linux/delay.h>
  58 #include <linux/interrupt.h>
  59 #include <asm/uaccess.h>
  60 #include <linux/fb.h>
  61 #include <linux/init.h>
  62 #include <linux/pci.h>
  63 #include <linux/ioport.h>
  64 #include <linux/console.h>
  65 #include <linux/backlight.h>
  66 #include <asm/io.h>
  67
  68 #ifdef CONFIG_PPC_PMAC
  69 #include <asm/machdep.h>
  70 #include <asm/pmac_feature.h>
  71 #include <asm/prom.h>
  72 #include <asm/pci-bridge.h>
  73 #include "../macmodes.h"
  74 #endif
  75
  76 #ifdef CONFIG_PMAC_BACKLIGHT
  77 #include <asm/backlight.h>
  78 #endif
  79
  80 #ifdef CONFIG_BOOTX_TEXT
  81 #include <asm/btext.h>
  82 #endif /* CONFIG_BOOTX_TEXT */
  83
  84 #ifdef CONFIG_MTRR
  85 #include <asm/mtrr.h>
  86 #endif
  87
  88 #include <video/aty128.h>
  89
  90 /* Debug flag */
  91 #undef DEBUG
  92
  93 #ifdef DEBUG
  94 #define DBG(fmt, args...)               printk(KERN_DEBUG "aty128fb: %s " fmt, __FUNCTION__, ##args);
  95 #else
  96 #define DBG(fmt, args...)
  97 #endif
  98
  99 #ifndef CONFIG_PPC_PMAC
 100 /* default mode */
 101 static struct fb_var_screeninfo default_var __devinitdata = {
 102         /* 640x480, 60 Hz, Non-Interlaced (25.175 MHz dotclock) */
 103         640, 480, 640, 480, 0, 0, 8, 0,
 104         {0, 8, 0}, {0, 8, 0}, {0, 8, 0}, {0, 0, 0},
 105         0, 0, -1, -1, 0, 39722, 48, 16, 33, 10, 96, 2,
 106         0, FB_VMODE_NONINTERLACED
 107 };
 108
 109 #else /* CONFIG_PPC_PMAC */
 110 /* default to 1024x768 at 75Hz on PPC - this will work
 111  * on the iMac, the usual 640x480 @ 60Hz doesn't. */
 112 static struct fb_var_screeninfo default_var = {
 113         /* 1024x768, 75 Hz, Non-Interlaced (78.75 MHz dotclock) */
 114         1024, 768, 1024, 768, 0, 0, 8, 0,
 115         {0, 8, 0}, {0, 8, 0}, {0, 8, 0}, {0, 0, 0},
 116         0, 0, -1, -1, 0, 12699, 160, 32, 28, 1, 96, 3,
 117         FB_SYNC_HOR_HIGH_ACT | FB_SYNC_VERT_HIGH_ACT,
 118         FB_VMODE_NONINTERLACED
 119 };
 120 #endif /* CONFIG_PPC_PMAC */
 121
 122 /* default modedb mode */
 123 /* 640x480, 60 Hz, Non-Interlaced (25.172 MHz dotclock) */
 124 static struct fb_videomode defaultmode __devinitdata = {
 125         .refresh =      60,
 126         .xres =         640,
 127         .yres =         480,
 128         .pixclock =     39722,
 129         .left_margin =  48,
 130         .right_margin = 16,
 131         .upper_margin = 33,
 132         .lower_margin = 10,
 133         .hsync_len =    96,
 134         .vsync_len =    2,
 135         .sync =         0,
 136         .vmode =        FB_VMODE_NONINTERLACED
 137 };
 138
 139 /* Chip generations */
 140 enum {
 141         rage_128,
 142         rage_128_pci,
 143         rage_128_pro,
 144         rage_128_pro_pci,
 145         rage_M3,
 146         rage_M3_pci,
 147         rage_M4,
 148         rage_128_ultra,
 149 };
 150
 151 /* Must match above enum */
 152 static const char *r128_family[] __devinitdata = {
 153         "AGP",
 154         "PCI",
 155         "PRO AGP",
 156         "PRO PCI",
 157         "M3 AGP",
 158         "M3 PCI",
 159         "M4 AGP",
 160         "Ultra AGP",
 161 };
 162
 163 /*
 164  * PCI driver prototypes
 165  */
 166 static int aty128_probe(struct pci_dev *pdev,
 167                                const struct pci_device_id *ent);
 168 static void aty128_remove(struct pci_dev *pdev);
 169 static int aty128_pci_suspend(struct pci_dev *pdev, pm_message_t state);
 170 static int aty128_pci_resume(struct pci_dev *pdev);
 171 static int aty128_do_resume(struct pci_dev *pdev);
 172
 173 /* supported Rage128 chipsets */
 174 static struct pci_device_id aty128_pci_tbl[] = {
 175         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_LE,
 176           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_M3_pci },
 177         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_LF,
 178           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_M3 },
 179         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_MF,
 180           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_M4 },
 181         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_ML,
 182           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_M4 },
 183         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PA,
 184           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 185         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PB,
 186           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 187         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PC,
 188           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 189         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PD,
 190           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro_pci },
 191         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PE,
 192           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 193         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PF,
 194           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 195         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PG,
 196           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 197         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PH,
 198           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 199         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PI,
 200           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 201         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PJ,
 202           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 203         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PK,
 204           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 205         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PL,
 206           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 207         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PM,
 208           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 209         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PN,
 210           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 211         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PO,
 212           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 213         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PP,
 214           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro_pci },
 215         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PQ,
 216           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 217         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PR,
 218           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro_pci },
 219         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PS,
 220           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 221         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PT,
 222           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 223         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PU,
 224           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 225         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PV,
 226           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 227         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PW,
 228           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 229         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PX,
 230           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 231         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RE,
 232           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pci },
 233         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RF,
 234           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 235         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RG,
 236           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 237         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RK,
 238           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pci },
 239         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RL,
 240           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 241         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SE,
 242           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 243         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SF,
 244           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pci },
 245         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SG,
 246           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 247         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SH,
 248           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 249         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SK,
 250           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 251         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SL,
 252           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 253         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SM,
 254           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 255         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SN,
 256           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 257         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TF,
 258           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 259         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TL,
 260           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 261         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TR,
 262           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 263         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TS,
 264           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 265         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TT,
 266           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 267         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TU,
 268           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 269         { 0, }
 270 };
 271
 272 MODULE_DEVICE_TABLE(pci, aty128_pci_tbl);
 273
 274 static struct pci_driver aty128fb_driver = {
 275         .name           = "aty128fb",
 276         .id_table       = aty128_pci_tbl,
 277         .probe          = aty128_probe,
 278         .remove         = __devexit_p(aty128_remove),
 279         .suspend        = aty128_pci_suspend,
 280         .resume         = aty128_pci_resume,
 281 };
 282
 283 /* packed BIOS settings */
 284 #ifndef CONFIG_PPC
 285 typedef struct {
 286         u8 clock_chip_type;
 287         u8 struct_size;
 288         u8 accelerator_entry;
 289         u8 VGA_entry;
 290         u16 VGA_table_offset;
 291         u16 POST_table_offset;
 292         u16 XCLK;
 293         u16 MCLK;
 294         u8 num_PLL_blocks;
 295         u8 size_PLL_blocks;
 296         u16 PCLK_ref_freq;
 297         u16 PCLK_ref_divider;
 298         u32 PCLK_min_freq;
 299         u32 PCLK_max_freq;
 300         u16 MCLK_ref_freq;
 301         u16 MCLK_ref_divider;
 302         u32 MCLK_min_freq;
 303         u32 MCLK_max_freq;
 304         u16 XCLK_ref_freq;
 305         u16 XCLK_ref_divider;
 306         u32 XCLK_min_freq;
 307         u32 XCLK_max_freq;
 308 } __attribute__ ((packed)) PLL_BLOCK;
 309 #endif /* !CONFIG_PPC */
 310
 311 /* onboard memory information */
 312 struct aty128_meminfo {
 313         u8 ML;
 314         u8 MB;
 315         u8 Trcd;
 316         u8 Trp;
 317         u8 Twr;
 318         u8 CL;
 319         u8 Tr2w;
 320         u8 LoopLatency;
 321         u8 DspOn;
 322         u8 Rloop;
 323         const char *name;
 324 };
 325
 326 /* various memory configurations */
 327 static const struct aty128_meminfo sdr_128   =
 328         { 4, 4, 3, 3, 1, 3, 1, 16, 30, 16, "128-bit SDR SGRAM (1:1)" };
 329 static const struct aty128_meminfo sdr_64    =
 330         { 4, 8, 3, 3, 1, 3, 1, 17, 46, 17, "64-bit SDR SGRAM (1:1)" };
 331 static const struct aty128_meminfo sdr_sgram =
 332         { 4, 4, 1, 2, 1, 2, 1, 16, 24, 16, "64-bit SDR SGRAM (2:1)" };
 333 static const struct aty128_meminfo ddr_sgram =
 334         { 4, 4, 3, 3, 2, 3, 1, 16, 31, 16, "64-bit DDR SGRAM" };
 335
 336 static struct fb_fix_screeninfo aty128fb_fix __devinitdata = {
 337         .id             = "ATY Rage128",
 338         .type           = FB_TYPE_PACKED_PIXELS,
 339         .visual         = FB_VISUAL_PSEUDOCOLOR,
 340         .xpanstep       = 8,
 341         .ypanstep       = 1,
 342         .mmio_len       = 0x2000,
 343         .accel          = FB_ACCEL_ATI_RAGE128,
 344 };
 345
 346 static char *mode_option __devinitdata = NULL;
 347
 348 #ifdef CONFIG_PPC_PMAC
 349 static int default_vmode __devinitdata = VMODE_1024_768_60;
 350 static int default_cmode __devinitdata = CMODE_8;
 351 #endif
 352
 353 static int default_crt_on __devinitdata = 0;
 354 static int default_lcd_on __devinitdata = 1;
 355
 356 #ifdef CONFIG_MTRR
 357 static int mtrr = 1;
 358 #endif
 359
 360 /* PLL constants */
 361 struct aty128_constants {
 362         u32 ref_clk;
 363         u32 ppll_min;
 364         u32 ppll_max;
 365         u32 ref_divider;
 366         u32 xclk;
 367         u32 fifo_width;
 368         u32 fifo_depth;
 369 };
 370
 371 struct aty128_crtc {
 372         u32 gen_cntl;
 373         u32 h_total, h_sync_strt_wid;
 374         u32 v_total, v_sync_strt_wid;
 375         u32 pitch;
 376         u32 offset, offset_cntl;
 377         u32 xoffset, yoffset;
 378         u32 vxres, vyres;
 379         u32 depth, bpp;
 380 };
 381
 382 struct aty128_pll {
 383         u32 post_divider;
 384         u32 feedback_divider;
 385         u32 vclk;
 386 };
 387
 388 struct aty128_ddafifo {
 389         u32 dda_config;
 390         u32 dda_on_off;
 391 };
 392
 393 /* register values for a specific mode */
 394 struct aty128fb_par {
 395         struct aty128_crtc crtc;
 396         struct aty128_pll pll;
 397         struct aty128_ddafifo fifo_reg;
 398         u32 accel_flags;
 399         struct aty128_constants constants;  /* PLL and others      */
 400         void __iomem *regbase;              /* remapped mmio       */
 401         u32 vram_size;                      /* onboard video ram   */
 402         int chip_gen;
 403         const struct aty128_meminfo *mem;   /* onboard mem info    */
 404 #ifdef CONFIG_MTRR
 405         struct { int vram; int vram_valid; } mtrr;
 406 #endif
 407         int blitter_may_be_busy;
 408         int fifo_slots;                 /* free slots in FIFO (64 max) */
 409
 410         int     pm_reg;
 411         int crt_on, lcd_on;
 412         struct pci_dev *pdev;
 413         struct fb_info *next;
 414         int     asleep;
 415         int     lock_blank;
 416
 417         u8      red[32];                /* see aty128fb_setcolreg */
 418         u8      green[64];
 419         u8      blue[32];
 420         u32     pseudo_palette[16];     /* used for TRUECOLOR */
 421 };
 422
 423
 424 #define round_div(n, d) ((n+(d/2))/d)
 425
 426 static int aty128fb_check_var(struct fb_var_screeninfo *var,
 427                               struct fb_info *info);
 428 static int aty128fb_set_par(struct fb_info *info);
 429 static int aty128fb_setcolreg(u_int regno, u_int red, u_int green, u_int blue,
 430                               u_int transp, struct fb_info *info);
 431 static int aty128fb_pan_display(struct fb_var_screeninfo *var,
 432                            struct fb_info *fb);
 433 static int aty128fb_blank(int blank, struct fb_info *fb);
 434 static int aty128fb_ioctl(struct fb_info *info, u_int cmd, unsigned long arg);
 435 static int aty128fb_sync(struct fb_info *info);
 436
 437     /*
 438      *  Internal routines
 439      */
 440
 441 static int aty128_encode_var(struct fb_var_screeninfo *var,
 442                              const struct aty128fb_par *par);
 443 static int aty128_decode_var(struct fb_var_screeninfo *var,
 444                              struct aty128fb_par *par);
 445 #if 0
 446 static void __devinit aty128_get_pllinfo(struct aty128fb_par *par,
 447                                       void __iomem *bios);
 448 static void __devinit __iomem *aty128_map_ROM(struct pci_dev *pdev, const struct aty128fb_par *par);
 449 #endif
 450 static void aty128_timings(struct aty128fb_par *par);
 451 static void aty128_init_engine(struct aty128fb_par *par);
 452 static void aty128_reset_engine(const struct aty128fb_par *par);
 453 static void aty128_flush_pixel_cache(const struct aty128fb_par *par);
 454 static void do_wait_for_fifo(u16 entries, struct aty128fb_par *par);
 455 static void wait_for_fifo(u16 entries, struct aty128fb_par *par);
 456 static void wait_for_idle(struct aty128fb_par *par);
 457 static u32 depth_to_dst(u32 depth);
 458
 459 #ifdef CONFIG_FB_ATY128_BACKLIGHT
 460 static void aty128_bl_set_power(struct fb_info *info, int power);
 461 #endif
 462
 463 #define BIOS_IN8(v)     (readb(bios + (v)))
 464 #define BIOS_IN16(v)    (readb(bios + (v)) | \
 465                           (readb(bios + (v) + 1) << 8))
 466 #define BIOS_IN32(v)    (readb(bios + (v)) | \
 467                           (readb(bios + (v) + 1) << 8) | \
 468                           (readb(bios + (v) + 2) << 16) | \
 469                           (readb(bios + (v) + 3) << 24))
 470
 471
 472 static struct fb_ops aty128fb_ops = {
 473         .owner          = THIS_MODULE,
 474         .fb_check_var   = aty128fb_check_var,
 475         .fb_set_par     = aty128fb_set_par,
 476         .fb_setcolreg   = aty128fb_setcolreg,
 477         .fb_pan_display = aty128fb_pan_display,
 478         .fb_blank       = aty128fb_blank,
 479         .fb_ioctl       = aty128fb_ioctl,
 480         .fb_sync        = aty128fb_sync,
 481         .fb_fillrect    = cfb_fillrect,
 482         .fb_copyarea    = cfb_copyarea,
 483         .fb_imageblit   = cfb_imageblit,
 484 };
 485
 486     /*
 487      * Functions to read from/write to the mmio registers
 488      *  - endian conversions may possibly be avoided by
 489      *    using the other register aperture. TODO.
 490      */
 491 static inline u32 _aty_ld_le32(volatile unsigned int regindex,
 492                                const struct aty128fb_par *par)
 493 {
 494         return readl (par->regbase + regindex);
 495 }
 496
 497 static inline void _aty_st_le32(volatile unsigned int regindex, u32 val,
 498                                 const struct aty128fb_par *par)
 499 {
 500         writel (val, par->regbase + regindex);
 501 }
 502
 503 static inline u8 _aty_ld_8(unsigned int regindex,
 504                            const struct aty128fb_par *par)
 505 {
 506         return readb (par->regbase + regindex);
 507 }
 508
 509 static inline void _aty_st_8(unsigned int regindex, u8 val,
 510                              const struct aty128fb_par *par)
 511 {
 512         writeb (val, par->regbase + regindex);
 513 }
 514
 515 #define aty_ld_le32(regindex)           _aty_ld_le32(regindex, par)
 516 #define aty_st_le32(regindex, val)      _aty_st_le32(regindex, val, par)
 517 #define aty_ld_8(regindex)              _aty_ld_8(regindex, par)
 518 #define aty_st_8(regindex, val)         _aty_st_8(regindex, val, par)
 519
 520     /*
 521      * Functions to read from/write to the pll registers
 522      */
 523
 524 #define aty_ld_pll(pll_index)           _aty_ld_pll(pll_index, par)
 525 #define aty_st_pll(pll_index, val)      _aty_st_pll(pll_index, val, par)
 526
 527
 528 static u32 _aty_ld_pll(unsigned int pll_index,
 529                        const struct aty128fb_par *par)
 530 {
 531         aty_st_8(CLOCK_CNTL_INDEX, pll_index & 0x3F);
 532         return aty_ld_le32(CLOCK_CNTL_DATA);
 533 }
 534
 535
 536 static void _aty_st_pll(unsigned int pll_index, u32 val,
 537                         const struct aty128fb_par *par)
 538 {
 539         aty_st_8(CLOCK_CNTL_INDEX, (pll_index & 0x3F) | PLL_WR_EN);
 540         aty_st_le32(CLOCK_CNTL_DATA, val);
 541 }
 542
 543
 544 /* return true when the PLL has completed an atomic update */
 545 static int aty_pll_readupdate(const struct aty128fb_par *par)
 546 {
 547         return !(aty_ld_pll(PPLL_REF_DIV) & PPLL_ATOMIC_UPDATE_R);
 548 }
 549
 550
 551 static void aty_pll_wait_readupdate(const struct aty128fb_par *par)
 552 {
 553         unsigned long timeout = jiffies + HZ/100; // should be more than enough
 554         int reset = 1;
 555
 556         while (time_before(jiffies, timeout))
 557                 if (aty_pll_readupdate(par)) {
 558                         reset = 0;
 559                         break;
 560                 }
 561
 562         if (reset)      /* reset engine?? */
 563                 printk(KERN_DEBUG "aty128fb: PLL write timeout!\n");
 564 }
 565
 566
 567 /* tell PLL to update */
 568 static void aty_pll_writeupdate(const struct aty128fb_par *par)
 569 {
 570         aty_pll_wait_readupdate(par);
 571
 572         aty_st_pll(PPLL_REF_DIV,
 573                    aty_ld_pll(PPLL_REF_DIV) | PPLL_ATOMIC_UPDATE_W);
 574 }
 575
 576
 577 /* write to the scratch register to test r/w functionality */
 578 static int __devinit register_test(const struct aty128fb_par *par)
 579 {
 580         u32 val;
 581         int flag = 0;
 582
 583         val = aty_ld_le32(BIOS_0_SCRATCH);
 584
 585         aty_st_le32(BIOS_0_SCRATCH, 0x55555555);
 586         if (aty_ld_le32(BIOS_0_SCRATCH) == 0x55555555) {
 587                 aty_st_le32(BIOS_0_SCRATCH, 0xAAAAAAAA);
 588
 589                 if (aty_ld_le32(BIOS_0_SCRATCH) == 0xAAAAAAAA)
 590                         flag = 1;
 591         }
 592
 593         aty_st_le32(BIOS_0_SCRATCH, val);       // restore value
 594         return flag;
 595 }
 596
 597
 598 /*
 599  * Accelerator engine functions
 600  */
 601 static void do_wait_for_fifo(u16 entries, struct aty128fb_par *par)
 602 {
 603         int i;
 604
 605         for (;;) {
 606                 for (i = 0; i < 2000000; i++) {
 607                         par->fifo_slots = aty_ld_le32(GUI_STAT) & 0x0fff;
 608                         if (par->fifo_slots >= entries)
 609                                 return;
 610                 }
 611                 aty128_reset_engine(par);
 612         }
 613 }
 614
 615
 616 static void wait_for_idle(struct aty128fb_par *par)
 617 {
 618         int i;
 619
 620         do_wait_for_fifo(64, par);
 621
 622         for (;;) {
 623                 for (i = 0; i < 2000000; i++) {
 624                         if (!(aty_ld_le32(GUI_STAT) & (1 << 31))) {
 625                                 aty128_flush_pixel_cache(par);
 626                                 par->blitter_may_be_busy = 0;
 627                                 return;
 628                         }
 629                 }
 630                 aty128_reset_engine(par);
 631         }
 632 }
 633
 634
 635 static void wait_for_fifo(u16 entries, struct aty128fb_par *par)
 636 {
 637         if (par->fifo_slots < entries)
 638                 do_wait_for_fifo(64, par);
 639         par->fifo_slots -= entries;
 640 }
 641
 642
 643 static void aty128_flush_pixel_cache(const struct aty128fb_par *par)
 644 {
 645         int i;
 646         u32 tmp;
 647
 648         tmp = aty_ld_le32(PC_NGUI_CTLSTAT);
 649         tmp &= ~(0x00ff);
 650         tmp |= 0x00ff;
 651         aty_st_le32(PC_NGUI_CTLSTAT, tmp);
 652
 653         for (i = 0; i < 2000000; i++)
 654                 if (!(aty_ld_le32(PC_NGUI_CTLSTAT) & PC_BUSY))
 655                         break;
 656 }
 657
 658
 659 static void aty128_reset_engine(const struct aty128fb_par *par)
 660 {
 661         u32 gen_reset_cntl, clock_cntl_index, mclk_cntl;
 662
 663         aty128_flush_pixel_cache(par);
 664
 665         clock_cntl_index = aty_ld_le32(CLOCK_CNTL_INDEX);
 666         mclk_cntl = aty_ld_pll(MCLK_CNTL);
 667
 668         aty_st_pll(MCLK_CNTL, mclk_cntl | 0x00030000);
 669
 670         gen_reset_cntl = aty_ld_le32(GEN_RESET_CNTL);
 671         aty_st_le32(GEN_RESET_CNTL, gen_reset_cntl | SOFT_RESET_GUI);
 672         aty_ld_le32(GEN_RESET_CNTL);
 673         aty_st_le32(GEN_RESET_CNTL, gen_reset_cntl & ~(SOFT_RESET_GUI));
 674         aty_ld_le32(GEN_RESET_CNTL);
 675
 676         aty_st_pll(MCLK_CNTL, mclk_cntl);
 677         aty_st_le32(CLOCK_CNTL_INDEX, clock_cntl_index);
 678         aty_st_le32(GEN_RESET_CNTL, gen_reset_cntl);
 679
 680         /* use old pio mode */
 681         aty_st_le32(PM4_BUFFER_CNTL, PM4_BUFFER_CNTL_NONPM4);
 682
 683         DBG("engine reset");
 684 }
 685
 686
 687 static void aty128_init_engine(struct aty128fb_par *par)
 688 {
 689         u32 pitch_value;
 690
 691         wait_for_idle(par);
 692
 693         /* 3D scaler not spoken here */
 694         wait_for_fifo(1, par);
 695         aty_st_le32(SCALE_3D_CNTL, 0x00000000);
 696
 697         aty128_reset_engine(par);
 698
 699         pitch_value = par->crtc.pitch;
 700         if (par->crtc.bpp == 24) {
 701                 pitch_value = pitch_value * 3;
 702         }
 703
 704         wait_for_fifo(4, par);
 705         /* setup engine offset registers */
 706         aty_st_le32(DEFAULT_OFFSET, 0x00000000);
 707
 708         /* setup engine pitch registers */
 709         aty_st_le32(DEFAULT_PITCH, pitch_value);
 710
 711         /* set the default scissor register to max dimensions */
 712         aty_st_le32(DEFAULT_SC_BOTTOM_RIGHT, (0x1FFF << 16) | 0x1FFF);
 713
 714         /* set the drawing controls registers */
 715         aty_st_le32(DP_GUI_MASTER_CNTL,
 716                     GMC_SRC_PITCH_OFFSET_DEFAULT                |
 717                     GMC_DST_PITCH_OFFSET_DEFAULT                |
 718                     GMC_SRC_CLIP_DEFAULT                        |
 719                     GMC_DST_CLIP_DEFAULT                        |
 720                     GMC_BRUSH_SOLIDCOLOR                        |
 721                     (depth_to_dst(par->crtc.depth) << 8)        |
 722                     GMC_SRC_DSTCOLOR                    |
 723                     GMC_BYTE_ORDER_MSB_TO_LSB           |
 724                     GMC_DP_CONVERSION_TEMP_6500         |
 725                     ROP3_PATCOPY                                |
 726                     GMC_DP_SRC_RECT                             |
 727                     GMC_3D_FCN_EN_CLR                   |
 728                     GMC_DST_CLR_CMP_FCN_CLEAR           |
 729                     GMC_AUX_CLIP_CLEAR                  |
 730                     GMC_WRITE_MASK_SET);
 731
 732         wait_for_fifo(8, par);
 733         /* clear the line drawing registers */
 734         aty_st_le32(DST_BRES_ERR, 0);
 735         aty_st_le32(DST_BRES_INC, 0);
 736         aty_st_le32(DST_BRES_DEC, 0);
 737
 738         /* set brush color registers */
 739         aty_st_le32(DP_BRUSH_FRGD_CLR, 0xFFFFFFFF); /* white */
 740         aty_st_le32(DP_BRUSH_BKGD_CLR, 0x00000000); /* black */
 741
 742         /* set source color registers */
 743         aty_st_le32(DP_SRC_FRGD_CLR, 0xFFFFFFFF);   /* white */
 744         aty_st_le32(DP_SRC_BKGD_CLR, 0x00000000);   /* black */
 745
 746         /* default write mask */
 747         aty_st_le32(DP_WRITE_MASK, 0xFFFFFFFF);
 748
 749         /* Wait for all the writes to be completed before returning */
 750         wait_for_idle(par);
 751 }
 752
 753
 754 /* convert depth values to their register representation */
 755 static u32 depth_to_dst(u32 depth)
 756 {
 757         if (depth <= 8)
 758                 return DST_8BPP;
 759         else if (depth <= 15)
 760                 return DST_15BPP;
 761         else if (depth == 16)
 762                 return DST_16BPP;
 763         else if (depth <= 24)
 764                 return DST_24BPP;
 765         else if (depth <= 32)
 766                 return DST_32BPP;
 767
 768         return -EINVAL;
 769 }
 770
 771 /*
 772  * PLL informations retreival
 773  */
 774
 775
 776 #ifndef __sparc__
 777 static void __iomem * __devinit aty128_map_ROM(const struct aty128fb_par *par, struct pci_dev *dev)
 778 {
 779         u16 dptr;
 780         u8 rom_type;
 781         void __iomem *bios;
 782         size_t rom_size;
 783
 784         /* Fix from ATI for problem with Rage128 hardware not leaving ROM enabled */
 785         unsigned int temp;
 786         temp = aty_ld_le32(RAGE128_MPP_TB_CONFIG);
 787         temp &= 0x00ffffffu;
 788         temp |= 0x04 << 24;
 789         aty_st_le32(RAGE128_MPP_TB_CONFIG, temp);
 790         temp = aty_ld_le32(RAGE128_MPP_TB_CONFIG);
 791
 792         bios = pci_map_rom(dev, &rom_size);
 793
 794         if (!bios) {
 795                 printk(KERN_ERR "aty128fb: ROM failed to map\n");
 796                 return NULL;
 797         }
 798
 799         /* Very simple test to make sure it appeared */
 800         if (BIOS_IN16(0) != 0xaa55) {
 801                 printk(KERN_DEBUG "aty128fb: Invalid ROM signature %x should "
 802                         " be 0xaa55\n", BIOS_IN16(0));
 803                 goto failed;
 804         }
 805
 806         /* Look for the PCI data to check the ROM type */
 807         dptr = BIOS_IN16(0x18);
 808
 809         /* Check the PCI data signature. If it's wrong, we still assume a normal x86 ROM
 810          * for now, until I've verified this works everywhere. The goal here is more
 811          * to phase out Open Firmware images.
 812          *
 813          * Currently, we only look at the first PCI data, we could iteratre and deal with
 814          * them all, and we should use fb_bios_start relative to start of image and not
 815          * relative start of ROM, but so far, I never found a dual-image ATI card
 816          *
 817          * typedef struct {
 818          *      u32     signature;      + 0x00
 819          *      u16     vendor;         + 0x04
 820          *      u16     device;         + 0x06
 821          *      u16     reserved_1;     + 0x08
 822          *      u16     dlen;           + 0x0a
 823          *      u8      drevision;      + 0x0c
 824          *      u8      class_hi;       + 0x0d
 825          *      u16     class_lo;       + 0x0e
 826          *      u16     ilen;           + 0x10
 827          *      u16     irevision;      + 0x12
 828          *      u8      type;           + 0x14
 829          *      u8      indicator;      + 0x15
 830          *      u16     reserved_2;     + 0x16
 831          * } pci_data_t;
 832          */
 833         if (BIOS_IN32(dptr) !=  (('R' << 24) | ('I' << 16) | ('C' << 8) | 'P')) {
 834                 printk(KERN_WARNING "aty128fb: PCI DATA signature in ROM incorrect: %08x\n",
 835                        BIOS_IN32(dptr));
 836                 goto anyway;
 837         }
 838         rom_type = BIOS_IN8(dptr + 0x14);
 839         switch(rom_type) {
 840         case 0:
 841                 printk(KERN_INFO "aty128fb: Found Intel x86 BIOS ROM Image\n");
 842                 break;
 843         case 1:
 844                 printk(KERN_INFO "aty128fb: Found Open Firmware ROM Image\n");
 845                 goto failed;
 846         case 2:
 847                 printk(KERN_INFO "aty128fb: Found HP PA-RISC ROM Image\n");
 848                 goto failed;
 849         default:
 850                 printk(KERN_INFO "aty128fb: Found unknown type %d ROM Image\n", rom_type);
 851                 goto failed;
 852         }
 853  anyway:
 854         return bios;
 855
 856  failed:
 857         pci_unmap_rom(dev, bios);
 858         return NULL;
 859 }
 860
 861 static void __devinit aty128_get_pllinfo(struct aty128fb_par *par, unsigned char __iomem *bios)
 862 {
 863         unsigned int bios_hdr;
 864         unsigned int bios_pll;
 865
 866         bios_hdr = BIOS_IN16(0x48);
 867         bios_pll = BIOS_IN16(bios_hdr + 0x30);
 868
 869         par->constants.ppll_max = BIOS_IN32(bios_pll + 0x16);
 870         par->constants.ppll_min = BIOS_IN32(bios_pll + 0x12);
 871         par->constants.xclk = BIOS_IN16(bios_pll + 0x08);
 872         par->constants.ref_divider = BIOS_IN16(bios_pll + 0x10);
 873         par->constants.ref_clk = BIOS_IN16(bios_pll + 0x0e);
 874
 875         DBG("ppll_max %d ppll_min %d xclk %d ref_divider %d ref clock %d\n",
 876                         par->constants.ppll_max, par->constants.ppll_min,
 877                         par->constants.xclk, par->constants.ref_divider,
 878                         par->constants.ref_clk);
 879
 880 }
 881
 882 #ifdef CONFIG_X86
 883 static void __iomem *  __devinit aty128_find_mem_vbios(struct aty128fb_par *par)
 884 {
 885         /* I simplified this code as we used to miss the signatures in
 886          * a lot of case. It's now closer to XFree, we just don't check
 887          * for signatures at all... Something better will have to be done
 888          * if we end up having conflicts
 889          */
 890         u32  segstart;
 891         unsigned char __iomem *rom_base = NULL;
 892
 893         for (segstart=0x000c0000; segstart<0x000f0000; segstart+=0x00001000) {
 894                 rom_base = ioremap(segstart, 0x10000);
 895                 if (rom_base == NULL)
 896                         return NULL;
 897                 if (readb(rom_base) == 0x55 && readb(rom_base + 1) == 0xaa)
 898                         break;
 899                 iounmap(rom_base);
 900                 rom_base = NULL;
 901         }
 902         return rom_base;
 903 }
 904 #endif
 905 #endif /* ndef(__sparc__) */
 906
 907 /* fill in known card constants if pll_block is not available */
 908 static void __devinit aty128_timings(struct aty128fb_par *par)
 909 {
 910 #ifdef CONFIG_PPC_OF
 911         /* instead of a table lookup, assume OF has properly
 912          * setup the PLL registers and use their values
 913          * to set the XCLK values and reference divider values */
 914
 915         u32 x_mpll_ref_fb_div;
 916         u32 xclk_cntl;
 917         u32 Nx, M;
 918         unsigned PostDivSet[] = { 0, 1, 2, 4, 8, 3, 6, 12 };
 919 #endif
 920
 921         if (!par->constants.ref_clk)
 922                 par->constants.ref_clk = 2950;
 923
 924 #ifdef CONFIG_PPC_OF
 925         x_mpll_ref_fb_div = aty_ld_pll(X_MPLL_REF_FB_DIV);
 926         xclk_cntl = aty_ld_pll(XCLK_CNTL) & 0x7;
 927         Nx = (x_mpll_ref_fb_div & 0x00ff00) >> 8;
 928         M  = x_mpll_ref_fb_div & 0x0000ff;
 929
 930         par->constants.xclk = round_div((2 * Nx * par->constants.ref_clk),
 931                                         (M * PostDivSet[xclk_cntl]));
 932
 933         par->constants.ref_divider =
 934                 aty_ld_pll(PPLL_REF_DIV) & PPLL_REF_DIV_MASK;
 935 #endif
 936
 937         if (!par->constants.ref_divider) {
 938                 par->constants.ref_divider = 0x3b;
 939
 940                 aty_st_pll(X_MPLL_REF_FB_DIV, 0x004c4c1e);
 941                 aty_pll_writeupdate(par);
 942         }
 943         aty_st_pll(PPLL_REF_DIV, par->constants.ref_divider);
 944         aty_pll_writeupdate(par);
 945
 946         /* from documentation */
 947         if (!par->constants.ppll_min)
 948                 par->constants.ppll_min = 12500;
 949         if (!par->constants.ppll_max)
 950                 par->constants.ppll_max = 25000;    /* 23000 on some cards? */
 951         if (!par->constants.xclk)
 952                 par->constants.xclk = 0x1d4d;        /* same as mclk */
 953
 954         par->constants.fifo_width = 128;
 955         par->constants.fifo_depth = 32;
 956
 957         switch (aty_ld_le32(MEM_CNTL) & 0x3) {
 958         case 0:
 959                 par->mem = &sdr_128;
 960                 break;
 961         case 1:
 962                 par->mem = &sdr_sgram;
 963                 break;
 964         case 2:
 965                 par->mem = &ddr_sgram;
 966                 break;
 967         default:
 968                 par->mem = &sdr_sgram;
 969         }
 970 }
 971
 972
 973
 974 /*
 975  * CRTC programming
 976  */
 977
 978 /* Program the CRTC registers */
 979 static void aty128_set_crtc(const struct aty128_crtc *crtc,
 980                             const struct aty128fb_par *par)
 981 {
 982         aty_st_le32(CRTC_GEN_CNTL, crtc->gen_cntl);
 983         aty_st_le32(CRTC_H_TOTAL_DISP, crtc->h_total);
 984         aty_st_le32(CRTC_H_SYNC_STRT_WID, crtc->h_sync_strt_wid);
 985         aty_st_le32(CRTC_V_TOTAL_DISP, crtc->v_total);
 986         aty_st_le32(CRTC_V_SYNC_STRT_WID, crtc->v_sync_strt_wid);
 987         aty_st_le32(CRTC_PITCH, crtc->pitch);
 988         aty_st_le32(CRTC_OFFSET, crtc->offset);
 989         aty_st_le32(CRTC_OFFSET_CNTL, crtc->offset_cntl);
 990         /* Disable ATOMIC updating.  Is this the right place? */
 991         aty_st_pll(PPLL_CNTL, aty_ld_pll(PPLL_CNTL) & ~(0x00030000));
 992 }
 993
 994
 995 static int aty128_var_to_crtc(const struct fb_var_screeninfo *var,
 996                               struct aty128_crtc *crtc,
 997                               const struct aty128fb_par *par)
 998 {
 999         u32 xres, yres, vxres, vyres, xoffset, yoffset, bpp, dst;
1000         u32 left, right, upper, lower, hslen, vslen, sync, vmode;
1001         u32 h_total, h_disp, h_sync_strt, h_sync_wid, h_sync_pol;
1002         u32 v_total, v_disp, v_sync_strt, v_sync_wid, v_sync_pol, c_sync;
1003         u32 depth, bytpp;
1004         u8 mode_bytpp[7] = { 0, 0, 1, 2, 2, 3, 4 };
1005
1006         /* input */
1007         xres = var->xres;
1008         yres = var->yres;
1009         vxres   = var->xres_virtual;
1010         vyres   = var->yres_virtual;
1011         xoffset = var->xoffset;
1012         yoffset = var->yoffset;
1013         bpp   = var->bits_per_pixel;
1014         left  = var->left_margin;
1015         right = var->right_margin;
1016         upper = var->upper_margin;
1017         lower = var->lower_margin;
1018         hslen = var->hsync_len;
1019         vslen = var->vsync_len;
1020         sync  = var->sync;
1021         vmode = var->vmode;
1022
1023         if (bpp != 16)
1024                 depth = bpp;
1025         else
1026                 depth = (var->green.length == 6) ? 16 : 15;
1027
1028         /* check for mode eligibility
1029          * accept only non interlaced modes */
1030         if ((vmode & FB_VMODE_MASK) != FB_VMODE_NONINTERLACED)
1031                 return -EINVAL;
1032
1033         /* convert (and round up) and validate */
1034         xres = (xres + 7) & ~7;
1035         xoffset = (xoffset + 7) & ~7;
1036
1037         if (vxres < xres + xoffset)
1038                 vxres = xres + xoffset;
1039
1040         if (vyres < yres + yoffset)
1041                 vyres = yres + yoffset;
1042
1043         /* convert depth into ATI register depth */
1044         dst = depth_to_dst(depth);
1045
1046         if (dst == -EINVAL) {
1047                 printk(KERN_ERR "aty128fb: Invalid depth or RGBA\n");
1048                 return -EINVAL;
1049         }
1050
1051         /* convert register depth to bytes per pixel */
1052         bytpp = mode_bytpp[dst];
1053
1054         /* make sure there is enough video ram for the mode */
1055         if ((u32)(vxres * vyres * bytpp) > par->vram_size) {
1056                 printk(KERN_ERR "aty128fb: Not enough memory for mode\n");
1057                 return -EINVAL;
1058         }
1059
1060         h_disp = (xres >> 3) - 1;
1061         h_total = (((xres + right + hslen + left) >> 3) - 1) & 0xFFFFL;
1062
1063         v_disp = yres - 1;
1064         v_total = (yres + upper + vslen + lower - 1) & 0xFFFFL;
1065
1066         /* check to make sure h_total and v_total are in range */
1067         if (((h_total >> 3) - 1) > 0x1ff || (v_total - 1) > 0x7FF) {
1068                 printk(KERN_ERR "aty128fb: invalid width ranges\n");
1069                 return -EINVAL;
1070         }
1071
1072         h_sync_wid = (hslen + 7) >> 3;
1073         if (h_sync_wid == 0)
1074                 h_sync_wid = 1;
1075         else if (h_sync_wid > 0x3f)        /* 0x3f = max hwidth */
1076                 h_sync_wid = 0x3f;
1077
1078         h_sync_strt = (h_disp << 3) + right;
1079
1080         v_sync_wid = vslen;
1081         if (v_sync_wid == 0)
1082                 v_sync_wid = 1;
1083         else if (v_sync_wid > 0x1f)        /* 0x1f = max vwidth */
1084                 v_sync_wid = 0x1f;
1085
1086         v_sync_strt = v_disp + lower;
1087
1088         h_sync_pol = sync & FB_SYNC_HOR_HIGH_ACT ? 0 : 1;
1089         v_sync_pol = sync & FB_SYNC_VERT_HIGH_ACT ? 0 : 1;
1090
1091         c_sync = sync & FB_SYNC_COMP_HIGH_ACT ? (1 << 4) : 0;
1092
1093         crtc->gen_cntl = 0x3000000L | c_sync | (dst << 8);
1094
1095         crtc->h_total = h_total | (h_disp << 16);
1096         crtc->v_total = v_total | (v_disp << 16);
1097
1098         crtc->h_sync_strt_wid = h_sync_strt | (h_sync_wid << 16) |
1099                 (h_sync_pol << 23);
1100         crtc->v_sync_strt_wid = v_sync_strt | (v_sync_wid << 16) |
1101                 (v_sync_pol << 23);
1102
1103         crtc->pitch = vxres >> 3;
1104
1105         crtc->offset = 0;
1106
1107         if ((var->activate & FB_ACTIVATE_MASK) == FB_ACTIVATE_NOW)
1108                 crtc->offset_cntl = 0x00010000;
1109         else
1110                 crtc->offset_cntl = 0;
1111
1112         crtc->vxres = vxres;
1113         crtc->vyres = vyres;
1114         crtc->xoffset = xoffset;
1115         crtc->yoffset = yoffset;
1116         crtc->depth = depth;
1117         crtc->bpp = bpp;
1118
1119         return 0;
1120 }
1121
1122
1123 static int aty128_pix_width_to_var(int pix_width, struct fb_var_screeninfo *var)
1124 {
1125
1126         /* fill in pixel info */
1127         var->red.msb_right = 0;
1128         var->green.msb_right = 0;
1129         var->blue.offset = 0;
1130         var->blue.msb_right = 0;
1131         var->transp.offset = 0;
1132         var->transp.length = 0;
1133         var->transp.msb_right = 0;
1134         switch (pix_width) {
1135         case CRTC_PIX_WIDTH_8BPP:
1136                 var->bits_per_pixel = 8;
1137                 var->red.offset = 0;
1138                 var->red.length = 8;
1139                 var->green.offset = 0;
1140                 var->green.length = 8;
1141                 var->blue.length = 8;
1142                 break;
1143         case CRTC_PIX_WIDTH_15BPP:
1144                 var->bits_per_pixel = 16;
1145                 var->red.offset = 10;
1146                 var->red.length = 5;
1147                 var->green.offset = 5;
1148                 var->green.length = 5;
1149                 var->blue.length = 5;
1150                 break;
1151         case CRTC_PIX_WIDTH_16BPP:
1152                 var->bits_per_pixel = 16;
1153                 var->red.offset = 11;
1154                 var->red.length = 5;
1155                 var->green.offset = 5;
1156                 var->green.length = 6;
1157                 var->blue.length = 5;
1158                 break;
1159         case CRTC_PIX_WIDTH_24BPP:
1160                 var->bits_per_pixel = 24;
1161                 var->red.offset = 16;
1162                 var->red.length = 8;
1163                 var->green.offset = 8;
1164                 var->green.length = 8;
1165                 var->blue.length = 8;
1166                 break;
1167         case CRTC_PIX_WIDTH_32BPP:
1168                 var->bits_per_pixel = 32;
1169                 var->red.offset = 16;
1170                 var->red.length = 8;
1171                 var->green.offset = 8;
1172                 var->green.length = 8;
1173                 var->blue.length = 8;
1174                 var->transp.offset = 24;
1175                 var->transp.length = 8;
1176                 break;
1177         default:
1178                 printk(KERN_ERR "aty128fb: Invalid pixel width\n");
1179                 return -EINVAL;
1180         }
1181
1182         return 0;
1183 }
1184
1185
1186 static int aty128_crtc_to_var(const struct aty128_crtc *crtc,
1187                               struct fb_var_screeninfo *var)
1188 {
1189         u32 xres, yres, left, right, upper, lower, hslen, vslen, sync;
1190         u32 h_total, h_disp, h_sync_strt, h_sync_dly, h_sync_wid, h_sync_pol;
1191         u32 v_total, v_disp, v_sync_strt, v_sync_wid, v_sync_pol, c_sync;
1192         u32 pix_width;
1193
1194         /* fun with masking */
1195         h_total     = crtc->h_total & 0x1ff;
1196         h_disp      = (crtc->h_total >> 16) & 0xff;
1197         h_sync_strt = (crtc->h_sync_strt_wid >> 3) & 0x1ff;
1198         h_sync_dly  = crtc->h_sync_strt_wid & 0x7;
1199         h_sync_wid  = (crtc->h_sync_strt_wid >> 16) & 0x3f;
1200         h_sync_pol  = (crtc->h_sync_strt_wid >> 23) & 0x1;
1201         v_total     = crtc->v_total & 0x7ff;
1202         v_disp      = (crtc->v_total >> 16) & 0x7ff;
1203         v_sync_strt = crtc->v_sync_strt_wid & 0x7ff;
1204         v_sync_wid  = (crtc->v_sync_strt_wid >> 16) & 0x1f;
1205         v_sync_pol  = (crtc->v_sync_strt_wid >> 23) & 0x1;
1206         c_sync      = crtc->gen_cntl & CRTC_CSYNC_EN ? 1 : 0;
1207         pix_width   = crtc->gen_cntl & CRTC_PIX_WIDTH_MASK;
1208
1209         /* do conversions */
1210         xres  = (h_disp + 1) << 3;
1211         yres  = v_disp + 1;
1212         left  = ((h_total - h_sync_strt - h_sync_wid) << 3) - h_sync_dly;
1213         right = ((h_sync_strt - h_disp) << 3) + h_sync_dly;
1214         hslen = h_sync_wid << 3;
1215         upper = v_total - v_sync_strt - v_sync_wid;
1216         lower = v_sync_strt - v_disp;
1217         vslen = v_sync_wid;
1218         sync  = (h_sync_pol ? 0 : FB_SYNC_HOR_HIGH_ACT) |
1219                 (v_sync_pol ? 0 : FB_SYNC_VERT_HIGH_ACT) |
1220                 (c_sync ? FB_SYNC_COMP_HIGH_ACT : 0);
1221
1222         aty128_pix_width_to_var(pix_width, var);
1223
1224         var->xres = xres;
1225         var->yres = yres;
1226         var->xres_virtual = crtc->vxres;
1227         var->yres_virtual = crtc->vyres;
1228         var->xoffset = crtc->xoffset;
1229         var->yoffset = crtc->yoffset;
1230         var->left_margin  = left;
1231         var->right_margin = right;
1232         var->upper_margin = upper;
1233         var->lower_margin = lower;
1234         var->hsync_len = hslen;
1235         var->vsync_len = vslen;
1236         var->sync  = sync;
1237         var->vmode = FB_VMODE_NONINTERLACED;
1238
1239         return 0;
1240 }
1241
1242 static void aty128_set_crt_enable(struct aty128fb_par *par, int on)
1243 {
1244         if (on) {
1245                 aty_st_le32(CRTC_EXT_CNTL, aty_ld_le32(CRTC_EXT_CNTL) | CRT_CRTC_ON);
1246                 aty_st_le32(DAC_CNTL, (aty_ld_le32(DAC_CNTL) | DAC_PALETTE2_SNOOP_EN));
1247         } else
1248                 aty_st_le32(CRTC_EXT_CNTL, aty_ld_le32(CRTC_EXT_CNTL) & ~CRT_CRTC_ON);
1249 }
1250
1251 static void aty128_set_lcd_enable(struct aty128fb_par *par, int on)
1252 {
1253         u32 reg;
1254 #ifdef CONFIG_FB_ATY128_BACKLIGHT
1255         struct fb_info *info = pci_get_drvdata(par->pdev);
1256 #endif
1257
1258         if (on) {
1259                 reg = aty_ld_le32(LVDS_GEN_CNTL);
1260                 reg |= LVDS_ON | LVDS_EN | LVDS_BLON | LVDS_DIGION;
1261                 reg &= ~LVDS_DISPLAY_DIS;
1262                 aty_st_le32(LVDS_GEN_CNTL, reg);
1263 #ifdef CONFIG_FB_ATY128_BACKLIGHT
1264                 aty128_bl_set_power(info, FB_BLANK_UNBLANK);
1265 #endif
1266         } else {
1267 #ifdef CONFIG_FB_ATY128_BACKLIGHT
1268                 aty128_bl_set_power(info, FB_BLANK_POWERDOWN);
1269 #endif
1270                 reg = aty_ld_le32(LVDS_GEN_CNTL);
1271                 reg |= LVDS_DISPLAY_DIS;
1272                 aty_st_le32(LVDS_GEN_CNTL, reg);
1273                 mdelay(100);
1274                 reg &= ~(LVDS_ON /*| LVDS_EN*/);
1275                 aty_st_le32(LVDS_GEN_CNTL, reg);
1276         }
1277 }
1278
1279 static void aty128_set_pll(struct aty128_pll *pll, const struct aty128fb_par *par)
1280 {
1281         u32 div3;
1282
1283         unsigned char post_conv[] =     /* register values for post dividers */
1284         { 2, 0, 1, 4, 2, 2, 6, 2, 3, 2, 2, 2, 7 };
1285
1286         /* select PPLL_DIV_3 */
1287         aty_st_le32(CLOCK_CNTL_INDEX, aty_ld_le32(CLOCK_CNTL_INDEX) | (3 << 8));
1288
1289         /* reset PLL */
1290         aty_st_pll(PPLL_CNTL,
1291                    aty_ld_pll(PPLL_CNTL) | PPLL_RESET | PPLL_ATOMIC_UPDATE_EN);
1292
1293         /* write the reference divider */
1294         aty_pll_wait_readupdate(par);
1295         aty_st_pll(PPLL_REF_DIV, par->constants.ref_divider & 0x3ff);
1296         aty_pll_writeupdate(par);
1297
1298         div3 = aty_ld_pll(PPLL_DIV_3);
1299         div3 &= ~PPLL_FB3_DIV_MASK;
1300         div3 |= pll->feedback_divider;
1301         div3 &= ~PPLL_POST3_DIV_MASK;
1302         div3 |= post_conv[pll->post_divider] << 16;
1303
1304         /* write feedback and post dividers */
1305         aty_pll_wait_readupdate(par);
1306         aty_st_pll(PPLL_DIV_3, div3);
1307         aty_pll_writeupdate(par);
1308
1309         aty_pll_wait_readupdate(par);
1310         aty_st_pll(HTOTAL_CNTL, 0);     /* no horiz crtc adjustment */
1311         aty_pll_writeupdate(par);
1312
1313         /* clear the reset, just in case */
1314         aty_st_pll(PPLL_CNTL, aty_ld_pll(PPLL_CNTL) & ~PPLL_RESET);
1315 }
1316
1317
1318 static int aty128_var_to_pll(u32 period_in_ps, struct aty128_pll *pll,
1319                              const struct aty128fb_par *par)
1320 {
1321         const struct aty128_constants c = par->constants;
1322         unsigned char post_dividers[] = {1,2,4,8,3,6,12};
1323         u32 output_freq;
1324         u32 vclk;        /* in .01 MHz */
1325         int i = 0;
1326         u32 n, d;
1327
1328         vclk = 100000000 / period_in_ps;        /* convert units to 10 kHz */
1329
1330         /* adjust pixel clock if necessary */
1331         if (vclk > c.ppll_max)
1332                 vclk = c.ppll_max;
1333         if (vclk * 12 < c.ppll_min)
1334                 vclk = c.ppll_min/12;
1335
1336         /* now, find an acceptable divider */
1337         for (i = 0; i < sizeof(post_dividers); i++) {
1338                 output_freq = post_dividers[i] * vclk;
1339                 if (output_freq >= c.ppll_min && output_freq <= c.ppll_max) {
1340                         pll->post_divider = post_dividers[i];
1341                         break;
1342                 }
1343         }
1344
1345         /* calculate feedback divider */
1346         n = c.ref_divider * output_freq;
1347         d = c.ref_clk;
1348
1349         pll->feedback_divider = round_div(n, d);
1350         pll->vclk = vclk;
1351
1352         DBG("post %d feedback %d vlck %d output %d ref_divider %d "
1353             "vclk_per: %d\n", pll->post_divider,
1354             pll->feedback_divider, vclk, output_freq,
1355             c.ref_divider, period_in_ps);
1356
1357         return 0;
1358 }
1359
1360
1361 static int aty128_pll_to_var(const struct aty128_pll *pll, struct fb_var_screeninfo *var)
1362 {
1363         var->pixclock = 100000000 / pll->vclk;
1364
1365         return 0;
1366 }
1367
1368
1369 static void aty128_set_fifo(const struct aty128_ddafifo *dsp,
1370                             const struct aty128fb_par *par)
1371 {
1372         aty_st_le32(DDA_CONFIG, dsp->dda_config);
1373         aty_st_le32(DDA_ON_OFF, dsp->dda_on_off);
1374 }
1375
1376
1377 static int aty128_ddafifo(struct aty128_ddafifo *dsp,
1378                           const struct aty128_pll *pll,
1379                           u32 depth,
1380                           const struct aty128fb_par *par)
1381 {
1382         const struct aty128_meminfo *m = par->mem;
1383         u32 xclk = par->constants.xclk;
1384         u32 fifo_width = par->constants.fifo_width;
1385         u32 fifo_depth = par->constants.fifo_depth;
1386         s32 x, b, p, ron, roff;
1387         u32 n, d, bpp;
1388
1389         /* round up to multiple of 8 */
1390         bpp = (depth+7) & ~7;
1391
1392         n = xclk * fifo_width;
1393         d = pll->vclk * bpp;
1394         x = round_div(n, d);
1395
1396         ron = 4 * m->MB +
1397                 3 * ((m->Trcd - 2 > 0) ? m->Trcd - 2 : 0) +
1398                 2 * m->Trp +
1399                 m->Twr +
1400                 m->CL +
1401                 m->Tr2w +
1402                 x;
1403
1404         DBG("x %x\n", x);
1405
1406         b = 0;
1407         while (x) {
1408                 x >>= 1;
1409                 b++;
1410         }
1411         p = b + 1;
1412
1413         ron <<= (11 - p);
1414
1415         n <<= (11 - p);
1416         x = round_div(n, d);
1417         roff = x * (fifo_depth - 4);
1418
1419         if ((ron + m->Rloop) >= roff) {
1420                 printk(KERN_ERR "aty128fb: Mode out of range!\n");
1421                 return -EINVAL;
1422         }
1423
1424         DBG("p: %x rloop: %x x: %x ron: %x roff: %x\n",
1425             p, m->Rloop, x, ron, roff);
1426
1427         dsp->dda_config = p << 16 | m->Rloop << 20 | x;
1428         dsp->dda_on_off = ron << 16 | roff;
1429
1430         return 0;
1431 }
1432
1433
1434 /*
1435  * This actually sets the video mode.
1436  */
1437 static int aty128fb_set_par(struct fb_info *info)
1438 {
1439         struct aty128fb_par *par = info->par;
1440         u32 config;
1441         int err;
1442
1443         if ((err = aty128_decode_var(&info->var, par)) != 0)
1444                 return err;
1445
1446         if (par->blitter_may_be_busy)
1447                 wait_for_idle(par);
1448
1449         /* clear all registers that may interfere with mode setting */
1450         aty_st_le32(OVR_CLR, 0);
1451         aty_st_le32(OVR_WID_LEFT_RIGHT, 0);
1452         aty_st_le32(OVR_WID_TOP_BOTTOM, 0);
1453         aty_st_le32(OV0_SCALE_CNTL, 0);
1454         aty_st_le32(MPP_TB_CONFIG, 0);
1455         aty_st_le32(MPP_GP_CONFIG, 0);
1456         aty_st_le32(SUBPIC_CNTL, 0);
1457         aty_st_le32(VIPH_CONTROL, 0);
1458         aty_st_le32(I2C_CNTL_1, 0);         /* turn off i2c */
1459         aty_st_le32(GEN_INT_CNTL, 0);   /* turn off interrupts */
1460         aty_st_le32(CAP0_TRIG_CNTL, 0);
1461         aty_st_le32(CAP1_TRIG_CNTL, 0);
1462
1463         aty_st_8(CRTC_EXT_CNTL + 1, 4); /* turn video off */
1464
1465         aty128_set_crtc(&par->crtc, par);
1466         aty128_set_pll(&par->pll, par);
1467         aty128_set_fifo(&par->fifo_reg, par);
1468
1469         config = aty_ld_le32(CONFIG_CNTL) & ~3;
1470
1471 #if defined(__BIG_ENDIAN)
1472         if (par->crtc.bpp == 32)
1473                 config |= 2;    /* make aperture do 32 bit swapping */
1474         else if (par->crtc.bpp == 16)
1475                 config |= 1;    /* make aperture do 16 bit swapping */
1476 #endif
1477
1478         aty_st_le32(CONFIG_CNTL, config);
1479         aty_st_8(CRTC_EXT_CNTL + 1, 0); /* turn the video back on */
1480
1481         info->fix.line_length = (par->crtc.vxres * par->crtc.bpp) >> 3;
1482         info->fix.visual = par->crtc.bpp == 8 ? FB_VISUAL_PSEUDOCOLOR
1483                 : FB_VISUAL_DIRECTCOLOR;
1484
1485         if (par->chip_gen == rage_M3) {
1486                 aty128_set_crt_enable(par, par->crt_on);
1487                 aty128_set_lcd_enable(par, par->lcd_on);
1488         }
1489         if (par->accel_flags & FB_ACCELF_TEXT)
1490                 aty128_init_engine(par);
1491
1492 #ifdef CONFIG_BOOTX_TEXT
1493         btext_update_display(info->fix.smem_start,
1494                              (((par->crtc.h_total>>16) & 0xff)+1)*8,
1495                              ((par->crtc.v_total>>16) & 0x7ff)+1,
1496                              par->crtc.bpp,
1497                              par->crtc.vxres*par->crtc.bpp/8);
1498 #endif /* CONFIG_BOOTX_TEXT */
1499
1500         return 0;
1501 }
1502
1503 /*
1504  *  encode/decode the User Defined Part of the Display
1505  */
1506
1507 static int aty128_decode_var(struct fb_var_screeninfo *var, struct aty128fb_par *par)
1508 {
1509         int err;
1510         struct aty128_crtc crtc;
1511         struct aty128_pll pll;
1512         struct aty128_ddafifo fifo_reg;
1513
1514         if ((err = aty128_var_to_crtc(var, &crtc, par)))
1515                 return err;
1516
1517         if ((err = aty128_var_to_pll(var->pixclock, &pll, par)))
1518                 return err;
1519
1520         if ((err = aty128_ddafifo(&fifo_reg, &pll, crtc.depth, par)))
1521                 return err;
1522
1523         par->crtc = crtc;
1524         par->pll = pll;
1525         par->fifo_reg = fifo_reg;
1526         par->accel_flags = var->accel_flags;
1527
1528         return 0;
1529 }
1530
1531
1532 static int aty128_encode_var(struct fb_var_screeninfo *var,
1533                              const struct aty128fb_par *par)
1534 {
1535         int err;
1536
1537         if ((err = aty128_crtc_to_var(&par->crtc, var)))
1538                 return err;
1539
1540         if ((err = aty128_pll_to_var(&par->pll, var)))
1541                 return err;
1542
1543         var->nonstd = 0;
1544         var->activate = 0;
1545
1546         var->height = -1;
1547         var->width = -1;
1548         var->accel_flags = par->accel_flags;
1549
1550         return 0;
1551 }
1552
1553
1554 static int aty128fb_check_var(struct fb_var_screeninfo *var, struct fb_info *info)
1555 {
1556         struct aty128fb_par par;
1557         int err;
1558
1559         par = *(struct aty128fb_par *)info->par;
1560         if ((err = aty128_decode_var(var, &par)) != 0)
1561                 return err;
1562         aty128_encode_var(var, &par);
1563         return 0;
1564 }
1565
1566
1567 /*
1568  *  Pan or Wrap the Display
1569  */
1570 static int aty128fb_pan_display(struct fb_var_screeninfo *var, struct fb_info *fb)
1571 {
1572         struct aty128fb_par *par = fb->par;
1573         u32 xoffset, yoffset;
1574         u32 offset;
1575         u32 xres, yres;
1576
1577         xres = (((par->crtc.h_total >> 16) & 0xff) + 1) << 3;
1578         yres = ((par->crtc.v_total >> 16) & 0x7ff) + 1;
1579
1580         xoffset = (var->xoffset +7) & ~7;
1581         yoffset = var->yoffset;
1582
1583         if (xoffset+xres > par->crtc.vxres || yoffset+yres > par->crtc.vyres)
1584                 return -EINVAL;
1585
1586         par->crtc.xoffset = xoffset;
1587         par->crtc.yoffset = yoffset;
1588
1589         offset = ((yoffset * par->crtc.vxres + xoffset)*(par->crtc.bpp >> 3)) & ~7;
1590
1591         if (par->crtc.bpp == 24)
1592                 offset += 8 * (offset % 3); /* Must be multiple of 8 and 3 */
1593
1594         aty_st_le32(CRTC_OFFSET, offset);
1595
1596         return 0;
1597 }
1598
1599
1600 /*
1601  *  Helper function to store a single palette register
1602  */
1603 static void aty128_st_pal(u_int regno, u_int red, u_int green, u_int blue,
1604                           struct aty128fb_par *par)
1605 {
1606         if (par->chip_gen == rage_M3) {
1607 #if 0
1608                 /* Note: For now, on M3, we set palette on both heads, which may
1609                  * be useless. Can someone with a M3 check this ?
1610                  *
1611                  * This code would still be useful if using the second CRTC to
1612                  * do mirroring
1613                  */
1614
1615                 aty_st_le32(DAC_CNTL, aty_ld_le32(DAC_CNTL) | DAC_PALETTE_ACCESS_CNTL);
1616                 aty_st_8(PALETTE_INDEX, regno);
1617                 aty_st_le32(PALETTE_DATA, (red<<16)|(green<<8)|blue);
1618 #endif
1619                 aty_st_le32(DAC_CNTL, aty_ld_le32(DAC_CNTL) & ~DAC_PALETTE_ACCESS_CNTL);
1620         }
1621
1622         aty_st_8(PALETTE_INDEX, regno);
1623         aty_st_le32(PALETTE_DATA, (red<<16)|(green<<8)|blue);
1624 }
1625
1626 static int aty128fb_sync(struct fb_info *info)
1627 {
1628         struct aty128fb_par *par = info->par;
1629
1630         if (par->blitter_may_be_busy)
1631                 wait_for_idle(par);
1632         return 0;
1633 }
1634
1635 #ifndef MODULE
1636 static int __devinit aty128fb_setup(char *options)
1637 {
1638         char *this_opt;
1639
1640         if (!options || !*options)
1641                 return 0;
1642
1643         while ((this_opt = strsep(&options, ",")) != NULL) {
1644                 if (!strncmp(this_opt, "lcd:", 4)) {
1645                         default_lcd_on = simple_strtoul(this_opt+4, NULL, 0);
1646                         continue;
1647                 } else if (!strncmp(this_opt, "crt:", 4)) {
1648                         default_crt_on = simple_strtoul(this_opt+4, NULL, 0);
1649                         continue;
1650                 }
1651 #ifdef CONFIG_MTRR
1652                 if(!strncmp(this_opt, "nomtrr", 6)) {
1653                         mtrr = 0;
1654                         continue;
1655                 }
1656 #endif
1657 #ifdef CONFIG_PPC_PMAC
1658                 /* vmode and cmode deprecated */
1659                 if (!strncmp(this_opt, "vmode:", 6)) {
1660                         unsigned int vmode = simple_strtoul(this_opt+6, NULL, 0);
1661                         if (vmode > 0 && vmode <= VMODE_MAX)
1662                                 default_vmode = vmode;
1663                         continue;
1664                 } else if (!strncmp(this_opt, "cmode:", 6)) {
1665                         unsigned int cmode = simple_strtoul(this_opt+6, NULL, 0);
1666                         switch (cmode) {
1667                         case 0:
1668                         case 8:
1669                                 default_cmode = CMODE_8;
1670                                 break;
1671                         case 15:
1672                         case 16:
1673                                 default_cmode = CMODE_16;
1674                                 break;
1675                         case 24:
1676                         case 32:
1677                                 default_cmode = CMODE_32;
1678                                 break;
1679                         }
1680                         continue;
1681                 }
1682 #endif /* CONFIG_PPC_PMAC */
1683                 mode_option = this_opt;
1684         }
1685         return 0;
1686 }
1687 #endif  /*  MODULE  */
1688
1689 /* Backlight */
1690 #ifdef CONFIG_FB_ATY128_BACKLIGHT
1691 #define MAX_LEVEL 0xFF
1692
1693 static struct backlight_properties aty128_bl_data;
1694
1695 /* Call with fb_info->bl_mutex held */
1696 static int aty128_bl_get_level_brightness(struct aty128fb_par *par,
1697                 int level)
1698 {
1699         struct fb_info *info = pci_get_drvdata(par->pdev);
1700         int atylevel;
1701
1702         /* Get and convert the value */
1703         atylevel = MAX_LEVEL -
1704                 (info->bl_curve[level] * FB_BACKLIGHT_MAX / MAX_LEVEL);
1705
1706         if (atylevel < 0)
1707                 atylevel = 0;
1708         else if (atylevel > MAX_LEVEL)
1709                 atylevel = MAX_LEVEL;
1710
1711         return atylevel;
1712 }
1713
1714 /* We turn off the LCD completely instead of just dimming the backlight.
1715  * This provides greater power saving and the display is useless without
1716  * backlight anyway
1717  */
1718 #define BACKLIGHT_LVDS_OFF
1719 /* That one prevents proper CRT output with LCD off */
1720 #undef BACKLIGHT_DAC_OFF
1721
1722 /* Call with fb_info->bl_mutex held */
1723 static int __aty128_bl_update_status(struct backlight_device *bd)
1724 {
1725         struct aty128fb_par *par = class_get_devdata(&bd->class_dev);
1726         unsigned int reg = aty_ld_le32(LVDS_GEN_CNTL);
1727         int level;
1728
1729         if (bd->props->power != FB_BLANK_UNBLANK ||
1730             bd->props->fb_blank != FB_BLANK_UNBLANK ||
1731             !par->lcd_on)
1732                 level = 0;
1733         else
1734                 level = bd->props->brightness;
1735
1736         reg |= LVDS_BL_MOD_EN | LVDS_BLON;
1737         if (level > 0) {
1738                 reg |= LVDS_DIGION;
1739                 if (!(reg & LVDS_ON)) {
1740                         reg &= ~LVDS_BLON;
1741                         aty_st_le32(LVDS_GEN_CNTL, reg);
1742                         aty_ld_le32(LVDS_GEN_CNTL);
1743                         mdelay(10);
1744                         reg |= LVDS_BLON;
1745                         aty_st_le32(LVDS_GEN_CNTL, reg);
1746                 }
1747                 reg &= ~LVDS_BL_MOD_LEVEL_MASK;
1748                 reg |= (aty128_bl_get_level_brightness(par, level) << LVDS_BL_MOD_LEVEL_SHIFT);
1749 #ifdef BACKLIGHT_LVDS_OFF
1750                 reg |= LVDS_ON | LVDS_EN;
1751                 reg &= ~LVDS_DISPLAY_DIS;
1752 #endif
1753                 aty_st_le32(LVDS_GEN_CNTL, reg);
1754 #ifdef BACKLIGHT_DAC_OFF
1755                 aty_st_le32(DAC_CNTL, aty_ld_le32(DAC_CNTL) & (~DAC_PDWN));
1756 #endif
1757         } else {
1758                 reg &= ~LVDS_BL_MOD_LEVEL_MASK;
1759                 reg |= (aty128_bl_get_level_brightness(par, 0) << LVDS_BL_MOD_LEVEL_SHIFT);
1760 #ifdef BACKLIGHT_LVDS_OFF
1761                 reg |= LVDS_DISPLAY_DIS;
1762                 aty_st_le32(LVDS_GEN_CNTL, reg);
1763                 aty_ld_le32(LVDS_GEN_CNTL);
1764                 udelay(10);
1765                 reg &= ~(LVDS_ON | LVDS_EN | LVDS_BLON | LVDS_DIGION);
1766 #endif
1767                 aty_st_le32(LVDS_GEN_CNTL, reg);
1768 #ifdef BACKLIGHT_DAC_OFF
1769                 aty_st_le32(DAC_CNTL, aty_ld_le32(DAC_CNTL) | DAC_PDWN);
1770 #endif
1771         }
1772
1773         return 0;
1774 }
1775
1776 static int aty128_bl_update_status(struct backlight_device *bd)
1777 {
1778         struct aty128fb_par *par = class_get_devdata(&bd->class_dev);
1779         struct fb_info *info = pci_get_drvdata(par->pdev);
1780         int ret;
1781
1782         mutex_lock(&info->bl_mutex);
1783         ret = __aty128_bl_update_status(bd);
1784         mutex_unlock(&info->bl_mutex);
1785
1786         return ret;
1787 }
1788
1789 static int aty128_bl_get_brightness(struct backlight_device *bd)
1790 {
1791         return bd->props->brightness;
1792 }
1793
1794 static struct backlight_properties aty128_bl_data = {
1795         .owner          = THIS_MODULE,
1796         .get_brightness = aty128_bl_get_brightness,
1797         .update_status  = aty128_bl_update_status,
1798         .max_brightness = (FB_BACKLIGHT_LEVELS - 1),
1799 };
1800
1801 static void aty128_bl_set_power(struct fb_info *info, int power)
1802 {
1803         if (info->bl_dev == NULL)
1804                 return;
1805
1806         mutex_lock(&info->bl_mutex);
1807         up(&info->bl_dev->sem);
1808         info->bl_dev->props->power = power;
1809         __aty128_bl_update_status(info->bl_dev);
1810         down(&info->bl_dev->sem);
1811         mutex_unlock(&info->bl_mutex);
1812 }
1813
1814 static void aty128_bl_init(struct aty128fb_par *par)
1815 {
1816         struct fb_info *info = pci_get_drvdata(par->pdev);
1817         struct backlight_device *bd;
1818         char name[12];
1819
1820         /* Could be extended to Rage128Pro LVDS output too */
1821         if (par->chip_gen != rage_M3)
1822                 return;
1823
1824 #ifdef CONFIG_PMAC_BACKLIGHT
1825         if (!pmac_has_backlight_type("ati"))
1826                 return;
1827 #endif
1828
1829         snprintf(name, sizeof(name), "aty128bl%d", info->node);
1830
1831         bd = backlight_device_register(name, par, &aty128_bl_data);
1832         if (IS_ERR(bd)) {
1833                 info->bl_dev = NULL;
1834                 printk(KERN_WARNING "aty128: Backlight registration failed\n");
1835                 goto error;
1836         }
1837
1838         mutex_lock(&info->bl_mutex);
1839         info->bl_dev = bd;
1840         fb_bl_default_curve(info, 0,
1841                  63 * FB_BACKLIGHT_MAX / MAX_LEVEL,
1842                 219 * FB_BACKLIGHT_MAX / MAX_LEVEL);
1843         mutex_unlock(&info->bl_mutex);
1844
1845         up(&bd->sem);
1846         bd->props->brightness = aty128_bl_data.max_brightness;
1847         bd->props->power = FB_BLANK_UNBLANK;
1848         bd->props->update_status(bd);
1849         down(&bd->sem);
1850
1851 #ifdef CONFIG_PMAC_BACKLIGHT
1852         mutex_lock(&pmac_backlight_mutex);
1853         if (!pmac_backlight)
1854                 pmac_backlight = bd;
1855         mutex_unlock(&pmac_backlight_mutex);
1856 #endif
1857
1858         printk("aty128: Backlight initialized (%s)\n", name);
1859
1860         return;
1861
1862 error:
1863         return;
1864 }
1865
1866 static void aty128_bl_exit(struct aty128fb_par *par)
1867 {
1868         struct fb_info *info = pci_get_drvdata(par->pdev);
1869
1870 #ifdef CONFIG_PMAC_BACKLIGHT
1871         mutex_lock(&pmac_backlight_mutex);
1872 #endif
1873
1874         mutex_lock(&info->bl_mutex);
1875         if (info->bl_dev) {
1876 #ifdef CONFIG_PMAC_BACKLIGHT
1877                 if (pmac_backlight == info->bl_dev)
1878                         pmac_backlight = NULL;
1879 #endif
1880
1881                 backlight_device_unregister(info->bl_dev);
1882                 info->bl_dev = NULL;
1883
1884                 printk("aty128: Backlight unloaded\n");
1885         }
1886         mutex_unlock(&info->bl_mutex);
1887
1888 #ifdef CONFIG_PMAC_BACKLIGHT
1889         mutex_unlock(&pmac_backlight_mutex);
1890 #endif
1891 }
1892 #endif /* CONFIG_FB_ATY128_BACKLIGHT */
1893
1894 /*
1895  *  Initialisation
1896  */
1897
1898 #ifdef CONFIG_PPC_PMAC
1899 static void aty128_early_resume(void *data)
1900 {
1901         struct aty128fb_par *par = data;
1902
1903         if (try_acquire_console_sem())
1904                 return;
1905         aty128_do_resume(par->pdev);
1906         release_console_sem();
1907 }
1908 #endif /* CONFIG_PPC_PMAC */
1909
1910 static int __devinit aty128_init(struct pci_dev *pdev, const struct pci_device_id *ent)
1911 {
1912         struct fb_info *info = pci_get_drvdata(pdev);
1913         struct aty128fb_par *par = info->par;
1914         struct fb_var_screeninfo var;
1915         char video_card[DEVICE_NAME_SIZE];
1916         u8 chip_rev;
1917         u32 dac;
1918
1919         /* Get the chip revision */
1920         chip_rev = (aty_ld_le32(CONFIG_CNTL) >> 16) & 0x1F;
1921
1922         strcpy(video_card, "Rage128 XX ");
1923         video_card[8] = ent->device >> 8;
1924         video_card[9] = ent->device & 0xFF;
1925
1926         /* range check to make sure */
1927         if (ent->driver_data < ARRAY_SIZE(r128_family))
1928             strncat(video_card, r128_family[ent->driver_data], sizeof(video_card));
1929
1930         printk(KERN_INFO "aty128fb: %s [chip rev 0x%x] ", video_card, chip_rev);
1931
1932         if (par->vram_size % (1024 * 1024) == 0)
1933                 printk("%dM %s\n", par->vram_size / (1024*1024), par->mem->name);
1934         else
1935                 printk("%dk %s\n", par->vram_size / 1024, par->mem->name);
1936
1937         par->chip_gen = ent->driver_data;
1938
1939         /* fill in info */
1940         info->fbops = &aty128fb_ops;
1941         info->flags = FBINFO_FLAG_DEFAULT;
1942
1943         par->lcd_on = default_lcd_on;
1944         par->crt_on = default_crt_on;
1945
1946         var = default_var;
1947 #ifdef CONFIG_PPC_PMAC
1948         if (machine_is(powermac)) {
1949                 /* Indicate sleep capability */
1950                 if (par->chip_gen == rage_M3) {
1951                         pmac_call_feature(PMAC_FTR_DEVICE_CAN_WAKE, NULL, 0, 1);
1952                         pmac_set_early_video_resume(aty128_early_resume, par);
1953                 }
1954
1955                 /* Find default mode */
1956                 if (mode_option) {
1957                         if (!mac_find_mode(&var, info, mode_option, 8))
1958                                 var = default_var;
1959                 } else {
1960                         if (default_vmode <= 0 || default_vmode > VMODE_MAX)
1961                                 default_vmode = VMODE_1024_768_60;
1962
1963                         /* iMacs need that resolution
1964                          * PowerMac2,1 first r128 iMacs
1965                          * PowerMac2,2 summer 2000 iMacs
1966                          * PowerMac4,1 january 2001 iMacs "flower power"
1967                          */
1968                         if (machine_is_compatible("PowerMac2,1") ||
1969                             machine_is_compatible("PowerMac2,2") ||
1970                             machine_is_compatible("PowerMac4,1"))
1971                                 default_vmode = VMODE_1024_768_75;
1972
1973                         /* iBook SE */
1974                         if (machine_is_compatible("PowerBook2,2"))
1975                                 default_vmode = VMODE_800_600_60;
1976
1977                         /* PowerBook Firewire (Pismo), iBook Dual USB */
1978                         if (machine_is_compatible("PowerBook3,1") ||
1979                             machine_is_compatible("PowerBook4,1"))
1980                                 default_vmode = VMODE_1024_768_60;
1981
1982                         /* PowerBook Titanium */
1983                         if (machine_is_compatible("PowerBook3,2"))
1984                                 default_vmode = VMODE_1152_768_60;
1985
1986                         if (default_cmode > 16)
1987                             default_cmode = CMODE_32;
1988                         else if (default_cmode > 8)
1989                             default_cmode = CMODE_16;
1990                         else
1991                             default_cmode = CMODE_8;
1992
1993                         if (mac_vmode_to_var(default_vmode, default_cmode, &var))
1994                                 var = default_var;
1995                 }
1996         } else
1997 #endif /* CONFIG_PPC_PMAC */
1998         {
1999                 if (mode_option)
2000                         if (fb_find_mode(&var, info, mode_option, NULL,
2001                                          0, &defaultmode, 8) == 0)
2002                                 var = default_var;
2003         }
2004
2005         var.accel_flags &= ~FB_ACCELF_TEXT;
2006 //      var.accel_flags |= FB_ACCELF_TEXT;/* FIXME Will add accel later */
2007
2008         if (aty128fb_check_var(&var, info)) {
2009                 printk(KERN_ERR "aty128fb: Cannot set default mode.\n");
2010                 return 0;
2011         }
2012
2013         /* setup the DAC the way we like it */
2014         dac = aty_ld_le32(DAC_CNTL);
2015         dac |= (DAC_8BIT_EN | DAC_RANGE_CNTL);
2016         dac |= DAC_MASK;
2017         if (par->chip_gen == rage_M3)
2018                 dac |= DAC_PALETTE2_SNOOP_EN;
2019         aty_st_le32(DAC_CNTL, dac);
2020
2021         /* turn off bus mastering, just in case */
2022         aty_st_le32(BUS_CNTL, aty_ld_le32(BUS_CNTL) | BUS_MASTER_DIS);
2023
2024         info->var = var;
2025         fb_alloc_cmap(&info->cmap, 256, 0);
2026
2027         var.activate = FB_ACTIVATE_NOW;
2028
2029         aty128_init_engine(par);
2030
2031         par->pm_reg = pci_find_capability(pdev, PCI_CAP_ID_PM);
2032         par->pdev = pdev;
2033         par->asleep = 0;
2034         par->lock_blank = 0;
2035
2036 #ifdef CONFIG_FB_ATY128_BACKLIGHT
2037         aty128_bl_init(par);
2038 #endif
2039
2040         if (register_framebuffer(info) < 0)
2041                 return 0;
2042
2043         printk(KERN_INFO "fb%d: %s frame buffer device on %s\n",
2044                info->node, info->fix.id, video_card);
2045
2046         return 1;       /* success! */
2047 }
2048
2049 #ifdef CONFIG_PCI
2050 /* register a card    ++ajoshi */
2051 static int __devinit aty128_probe(struct pci_dev *pdev, const struct pci_device_id *ent)
2052 {
2053         unsigned long fb_addr, reg_addr;
2054         struct aty128fb_par *par;
2055         struct fb_info *info;
2056         int err;
2057 #ifndef __sparc__
2058         void __iomem *bios = NULL;
2059 #endif
2060
2061         /* Enable device in PCI config */
2062         if ((err = pci_enable_device(pdev))) {
2063                 printk(KERN_ERR "aty128fb: Cannot enable PCI device: %d\n",
2064                                 err);
2065                 return -ENODEV;
2066         }
2067
2068         fb_addr = pci_resource_start(pdev, 0);
2069         if (!request_mem_region(fb_addr, pci_resource_len(pdev, 0),
2070                                 "aty128fb FB")) {
2071                 printk(KERN_ERR "aty128fb: cannot reserve frame "
2072                                 "buffer memory\n");
2073                 return -ENODEV;
2074         }
2075
2076         reg_addr = pci_resource_start(pdev, 2);
2077         if (!request_mem_region(reg_addr, pci_resource_len(pdev, 2),
2078                                 "aty128fb MMIO")) {
2079                 printk(KERN_ERR "aty128fb: cannot reserve MMIO region\n");
2080                 goto err_free_fb;
2081         }
2082
2083         /* We have the resources. Now virtualize them */
2084         info = framebuffer_alloc(sizeof(struct aty128fb_par), &pdev->dev);
2085         if (info == NULL) {
2086                 printk(KERN_ERR "aty128fb: can't alloc fb_info_aty128\n");
2087                 goto err_free_mmio;
2088         }
2089         par = info->par;
2090
2091         info->pseudo_palette = par->pseudo_palette;
2092
2093         /* Virtualize mmio region */
2094         info->fix.mmio_start = reg_addr;
2095         par->regbase = ioremap(reg_addr, pci_resource_len(pdev, 2));
2096         if (!par->regbase)
2097                 goto err_free_info;
2098
2099         /* Grab memory size from the card */
2100         // How does this relate to the resource length from the PCI hardware?
2101         par->vram_size = aty_ld_le32(CONFIG_MEMSIZE) & 0x03FFFFFF;
2102
2103         /* Virtualize the framebuffer */
2104         info->screen_base = ioremap(fb_addr, par->vram_size);
2105         if (!info->screen_base)
2106                 goto err_unmap_out;
2107
2108         /* Set up info->fix */
2109         info->fix = aty128fb_fix;
2110         info->fix.smem_start = fb_addr;
2111         info->fix.smem_len = par->vram_size;
2112         info->fix.mmio_start = reg_addr;
2113
2114         /* If we can't test scratch registers, something is seriously wrong */
2115         if (!register_test(par)) {
2116                 printk(KERN_ERR "aty128fb: Can't write to video register!\n");
2117                 goto err_out;
2118         }
2119
2120 #ifndef __sparc__
2121         bios = aty128_map_ROM(par, pdev);
2122 #ifdef CONFIG_X86
2123         if (bios == NULL)
2124                 bios = aty128_find_mem_vbios(par);
2125 #endif
2126         if (bios == NULL)
2127                 printk(KERN_INFO "aty128fb: BIOS not located, guessing timings.\n");
2128         else {
2129                 printk(KERN_INFO "aty128fb: Rage128 BIOS located\n");
2130                 aty128_get_pllinfo(par, bios);
2131                 pci_unmap_rom(pdev, bios);
2132         }
2133 #endif /* __sparc__ */
2134
2135         aty128_timings(par);
2136         pci_set_drvdata(pdev, info);
2137
2138         if (!aty128_init(pdev, ent))
2139                 goto err_out;
2140
2141 #ifdef CONFIG_MTRR
2142         if (mtrr) {
2143                 par->mtrr.vram = mtrr_add(info->fix.smem_start,
2144                                 par->vram_size, MTRR_TYPE_WRCOMB, 1);
2145                 par->mtrr.vram_valid = 1;
2146                 /* let there be speed */
2147                 printk(KERN_INFO "aty128fb: Rage128 MTRR set to ON\n");
2148         }
2149 #endif /* CONFIG_MTRR */
2150         return 0;
2151
2152 err_out:
2153         iounmap(info->screen_base);
2154 err_unmap_out:
2155         iounmap(par->regbase);
2156 err_free_info:
2157         framebuffer_release(info);
2158 err_free_mmio:
2159         release_mem_region(pci_resource_start(pdev, 2),
2160                         pci_resource_len(pdev, 2));
2161 err_free_fb:
2162         release_mem_region(pci_resource_start(pdev, 0),
2163                         pci_resource_len(pdev, 0));
2164         return -ENODEV;
2165 }
2166
2167 static void __devexit aty128_remove(struct pci_dev *pdev)
2168 {
2169         struct fb_info *info = pci_get_drvdata(pdev);
2170         struct aty128fb_par *par;
2171
2172         if (!info)
2173                 return;
2174
2175         par = info->par;
2176
2177 #ifdef CONFIG_FB_ATY128_BACKLIGHT
2178         aty128_bl_exit(par);
2179 #endif
2180
2181         unregister_framebuffer(info);
2182 #ifdef CONFIG_MTRR
2183         if (par->mtrr.vram_valid)
2184                 mtrr_del(par->mtrr.vram, info->fix.smem_start,
2185                          par->vram_size);
2186 #endif /* CONFIG_MTRR */
2187         iounmap(par->regbase);
2188         iounmap(info->screen_base);
2189
2190         release_mem_region(pci_resource_start(pdev, 0),
2191                            pci_resource_len(pdev, 0));
2192         release_mem_region(pci_resource_start(pdev, 2),
2193                            pci_resource_len(pdev, 2));
2194         framebuffer_release(info);
2195 }
2196 #endif /* CONFIG_PCI */
2197
2198
2199
2200     /*
2201      *  Blank the display.
2202      */
2203 static int aty128fb_blank(int blank, struct fb_info *fb)
2204 {
2205         struct aty128fb_par *par = fb->par;
2206         u8 state = 0;
2207
2208         if (par->lock_blank || par->asleep)
2209                 return 0;
2210
2211 #ifdef CONFIG_FB_ATY128_BACKLIGHT
2212         if (machine_is(powermac) && blank)
2213                 aty128_bl_set_power(fb, FB_BLANK_POWERDOWN);
2214 #endif
2215
2216         if (blank & FB_BLANK_VSYNC_SUSPEND)
2217                 state |= 2;
2218         if (blank & FB_BLANK_HSYNC_SUSPEND)
2219                 state |= 1;
2220         if (blank & FB_BLANK_POWERDOWN)
2221                 state |= 4;
2222
2223         aty_st_8(CRTC_EXT_CNTL+1, state);
2224
2225         if (par->chip_gen == rage_M3) {
2226                 aty128_set_crt_enable(par, par->crt_on && !blank);
2227                 aty128_set_lcd_enable(par, par->lcd_on && !blank);
2228         }
2229
2230 #ifdef CONFIG_FB_ATY128_BACKLIGHT
2231         if (machine_is(powermac) && !blank)
2232                 aty128_bl_set_power(fb, FB_BLANK_UNBLANK);
2233 #endif
2234
2235         return 0;
2236 }
2237
2238 /*
2239  *  Set a single color register. The values supplied are already
2240  *  rounded down to the hardware's capabilities (according to the
2241  *  entries in the var structure). Return != 0 for invalid regno.
2242  */
2243 static int aty128fb_setcolreg(u_int regno, u_int red, u_int green, u_int blue,
2244                               u_int transp, struct fb_info *info)
2245 {
2246         struct aty128fb_par *par = info->par;
2247
2248         if (regno > 255
2249             || (par->crtc.depth == 16 && regno > 63)
2250             || (par->crtc.depth == 15 && regno > 31))
2251                 return 1;
2252
2253         red >>= 8;
2254         green >>= 8;
2255         blue >>= 8;
2256
2257         if (regno < 16) {
2258                 int i;
2259                 u32 *pal = info->pseudo_palette;
2260
2261                 switch (par->crtc.depth) {
2262                 case 15:
2263                         pal[regno] = (regno << 10) | (regno << 5) | regno;
2264                         break;
2265                 case 16:
2266                         pal[regno] = (regno << 11) | (regno << 6) | regno;
2267                         break;
2268                 case 24:
2269                         pal[regno] = (regno << 16) | (regno << 8) | regno;
2270                         break;
2271                 case 32:
2272                         i = (regno << 8) | regno;
2273                         pal[regno] = (i << 16) | i;
2274                         break;
2275                 }
2276         }
2277
2278         if (par->crtc.depth == 16 && regno > 0) {
2279                 /*
2280                  * With the 5-6-5 split of bits for RGB at 16 bits/pixel, we
2281                  * have 32 slots for R and B values but 64 slots for G values.
2282                  * Thus the R and B values go in one slot but the G value
2283                  * goes in a different slot, and we have to avoid disturbing
2284                  * the other fields in the slots we touch.
2285                  */
2286                 par->green[regno] = green;
2287                 if (regno < 32) {
2288                         par->red[regno] = red;
2289                         par->blue[regno] = blue;
2290                         aty128_st_pal(regno * 8, red, par->green[regno*2],
2291                                       blue, par);
2292                 }
2293                 red = par->red[regno/2];
2294                 blue = par->blue[regno/2];
2295                 regno <<= 2;
2296         } else if (par->crtc.bpp == 16)
2297                 regno <<= 3;
2298         aty128_st_pal(regno, red, green, blue, par);
2299
2300         return 0;
2301 }
2302
2303 #define ATY_MIRROR_LCD_ON       0x00000001
2304 #define ATY_MIRROR_CRT_ON       0x00000002
2305
2306 /* out param: u32*      backlight value: 0 to 15 */
2307 #define FBIO_ATY128_GET_MIRROR  _IOR('@', 1, __u32)
2308 /* in param: u32*       backlight value: 0 to 15 */
2309 #define FBIO_ATY128_SET_MIRROR  _IOW('@', 2, __u32)
2310
2311 static int aty128fb_ioctl(struct fb_info *info, u_int cmd, u_long arg)
2312 {
2313         struct aty128fb_par *par = info->par;
2314         u32 value;
2315         int rc;
2316
2317         switch (cmd) {
2318         case FBIO_ATY128_SET_MIRROR:
2319                 if (par->chip_gen != rage_M3)
2320                         return -EINVAL;
2321                 rc = get_user(value, (__u32 __user *)arg);
2322                 if (rc)
2323                         return rc;
2324                 par->lcd_on = (value & 0x01) != 0;
2325                 par->crt_on = (value & 0x02) != 0;
2326                 if (!par->crt_on && !par->lcd_on)
2327                         par->lcd_on = 1;
2328                 aty128_set_crt_enable(par, par->crt_on);
2329                 aty128_set_lcd_enable(par, par->lcd_on);
2330                 return 0;
2331         case FBIO_ATY128_GET_MIRROR:
2332                 if (par->chip_gen != rage_M3)
2333                         return -EINVAL;
2334                 value = (par->crt_on << 1) | par->lcd_on;
2335                 return put_user(value, (__u32 __user *)arg);
2336         }
2337         return -EINVAL;
2338 }
2339
2340 #if 0
2341     /*
2342      *  Accelerated functions
2343      */
2344
2345 static inline void aty128_rectcopy(int srcx, int srcy, int dstx, int dsty,
2346                                    u_int width, u_int height,
2347                                    struct fb_info_aty128 *par)
2348 {
2349     u32 save_dp_datatype, save_dp_cntl, dstval;
2350
2351     if (!width || !height)
2352         return;
2353
2354     dstval = depth_to_dst(par->current_par.crtc.depth);
2355     if (dstval == DST_24BPP) {
2356         srcx *= 3;
2357         dstx *= 3;
2358         width *= 3;
2359     } else if (dstval == -EINVAL) {
2360         printk("aty128fb: invalid depth or RGBA\n");
2361         return;
2362     }
2363
2364     wait_for_fifo(2, par);
2365     save_dp_datatype = aty_ld_le32(DP_DATATYPE);
2366     save_dp_cntl     = aty_ld_le32(DP_CNTL);
2367
2368     wait_for_fifo(6, par);
2369     aty_st_le32(SRC_Y_X, (srcy << 16) | srcx);
2370     aty_st_le32(DP_MIX, ROP3_SRCCOPY | DP_SRC_RECT);
2371     aty_st_le32(DP_CNTL, DST_X_LEFT_TO_RIGHT | DST_Y_TOP_TO_BOTTOM);
2372     aty_st_le32(DP_DATATYPE, save_dp_datatype | dstval | SRC_DSTCOLOR);
2373
2374     aty_st_le32(DST_Y_X, (dsty << 16) | dstx);
2375     aty_st_le32(DST_HEIGHT_WIDTH, (height << 16) | width);
2376
2377     par->blitter_may_be_busy = 1;
2378
2379     wait_for_fifo(2, par);
2380     aty_st_le32(DP_DATATYPE, save_dp_datatype);
2381     aty_st_le32(DP_CNTL, save_dp_cntl);
2382 }
2383
2384
2385     /*
2386      * Text mode accelerated functions
2387      */
2388
2389 static void fbcon_aty128_bmove(struct display *p, int sy, int sx, int dy, int dx,
2390                         int height, int width)
2391 {
2392     sx     *= fontwidth(p);
2393     sy     *= fontheight(p);
2394     dx     *= fontwidth(p);
2395     dy     *= fontheight(p);
2396     width  *= fontwidth(p);
2397     height *= fontheight(p);
2398
2399     aty128_rectcopy(sx, sy, dx, dy, width, height,
2400                         (struct fb_info_aty128 *)p->fb_info);
2401 }
2402 #endif /* 0 */
2403
2404 static void aty128_set_suspend(struct aty128fb_par *par, int suspend)
2405 {
2406         u32     pmgt;
2407         u16     pwr_command;
2408         struct pci_dev *pdev = par->pdev;
2409
2410         if (!par->pm_reg)
2411                 return;
2412
2413         /* Set the chip into the appropriate suspend mode (we use D2,
2414          * D3 would require a complete re-initialisation of the chip,
2415          * including PCI config registers, clocks, AGP configuration, ...)
2416          */
2417         if (suspend) {
2418                 /* Make sure CRTC2 is reset. Remove that the day we decide to
2419                  * actually use CRTC2 and replace it with real code for disabling
2420                  * the CRTC2 output during sleep
2421                  */
2422                 aty_st_le32(CRTC2_GEN_CNTL, aty_ld_le32(CRTC2_GEN_CNTL) &
2423                         ~(CRTC2_EN));
2424
2425                 /* Set the power management mode to be PCI based */
2426                 /* Use this magic value for now */
2427                 pmgt = 0x0c005407;
2428                 aty_st_pll(POWER_MANAGEMENT, pmgt);
2429                 (void)aty_ld_pll(POWER_MANAGEMENT);
2430                 aty_st_le32(BUS_CNTL1, 0x00000010);
2431                 aty_st_le32(MEM_POWER_MISC, 0x0c830000);
2432                 mdelay(100);
2433                 pci_read_config_word(pdev, par->pm_reg+PCI_PM_CTRL, &pwr_command);
2434                 /* Switch PCI power management to D2 */
2435                 pci_write_config_word(pdev, par->pm_reg+PCI_PM_CTRL,
2436                         (pwr_command & ~PCI_PM_CTRL_STATE_MASK) | 2);
2437                 pci_read_config_word(pdev, par->pm_reg+PCI_PM_CTRL, &pwr_command);
2438         } else {
2439                 /* Switch back PCI power management to D0 */
2440                 mdelay(100);
2441                 pci_write_config_word(pdev, par->pm_reg+PCI_PM_CTRL, 0);
2442                 pci_read_config_word(pdev, par->pm_reg+PCI_PM_CTRL, &pwr_command);
2443                 mdelay(100);
2444         }
2445 }
2446
2447 static int aty128_pci_suspend(struct pci_dev *pdev, pm_message_t state)
2448 {
2449         struct fb_info *info = pci_get_drvdata(pdev);
2450         struct aty128fb_par *par = info->par;
2451
2452         /* We don't do anything but D2, for now we return 0, but
2453          * we may want to change that. How do we know if the BIOS
2454          * can properly take care of D3 ? Also, with swsusp, we
2455          * know we'll be rebooted, ...
2456          */
2457 #ifndef CONFIG_PPC_PMAC
2458         /* HACK ALERT ! Once I find a proper way to say to each driver
2459          * individually what will happen with it's PCI slot, I'll change
2460          * that. On laptops, the AGP slot is just unclocked, so D2 is
2461          * expected, while on desktops, the card is powered off
2462          */
2463         return 0;
2464 #endif /* CONFIG_PPC_PMAC */
2465
2466         if (state.event == pdev->dev.power.power_state.event)
2467                 return 0;
2468
2469         printk(KERN_DEBUG "aty128fb: suspending...\n");
2470
2471         acquire_console_sem();
2472
2473         fb_set_suspend(info, 1);
2474
2475         /* Make sure engine is reset */
2476         wait_for_idle(par);
2477         aty128_reset_engine(par);
2478         wait_for_idle(par);
2479
2480         /* Blank display and LCD */
2481         aty128fb_blank(VESA_POWERDOWN, info);
2482
2483         /* Sleep */
2484         par->asleep = 1;
2485         par->lock_blank = 1;
2486
2487 #ifdef CONFIG_PPC_PMAC
2488         /* On powermac, we have hooks to properly suspend/resume AGP now,
2489          * use them here. We'll ultimately need some generic support here,
2490          * but the generic code isn't quite ready for that yet
2491          */
2492         pmac_suspend_agp_for_card(pdev);
2493 #endif /* CONFIG_PPC_PMAC */
2494
2495         /* We need a way to make sure the fbdev layer will _not_ touch the
2496          * framebuffer before we put the chip to suspend state. On 2.4, I
2497          * used dummy fb ops, 2.5 need proper support for this at the
2498          * fbdev level
2499          */
2500         if (state.event != PM_EVENT_ON)
2501                 aty128_set_suspend(par, 1);
2502
2503         release_console_sem();
2504
2505         pdev->dev.power.power_state = state;
2506
2507         return 0;
2508 }
2509
2510 static int aty128_do_resume(struct pci_dev *pdev)
2511 {
2512         struct fb_info *info = pci_get_drvdata(pdev);
2513         struct aty128fb_par *par = info->par;
2514
2515         if (pdev->dev.power.power_state.event == PM_EVENT_ON)
2516                 return 0;
2517
2518         /* Wakeup chip */
2519         aty128_set_suspend(par, 0);
2520         par->asleep = 0;
2521
2522         /* Restore display & engine */
2523         aty128_reset_engine(par);
2524         wait_for_idle(par);
2525         aty128fb_set_par(info);
2526         fb_pan_display(info, &info->var);
2527         fb_set_cmap(&info->cmap, info);
2528
2529         /* Refresh */
2530         fb_set_suspend(info, 0);
2531
2532         /* Unblank */
2533         par->lock_blank = 0;
2534         aty128fb_blank(0, info);
2535
2536 #ifdef CONFIG_PPC_PMAC
2537         /* On powermac, we have hooks to properly suspend/resume AGP now,
2538          * use them here. We'll ultimately need some generic support here,
2539          * but the generic code isn't quite ready for that yet
2540          */
2541         pmac_resume_agp_for_card(pdev);
2542 #endif /* CONFIG_PPC_PMAC */
2543
2544         pdev->dev.power.power_state = PMSG_ON;
2545
2546         printk(KERN_DEBUG "aty128fb: resumed !\n");
2547
2548         return 0;
2549 }
2550
2551 static int aty128_pci_resume(struct pci_dev *pdev)
2552 {
2553         int rc;
2554
2555         acquire_console_sem();
2556         rc = aty128_do_resume(pdev);
2557         release_console_sem();
2558
2559         return rc;
2560 }
2561
2562
2563 static int __devinit aty128fb_init(void)
2564 {
2565 #ifndef MODULE
2566         char *option = NULL;
2567
2568         if (fb_get_options("aty128fb", &option))
2569                 return -ENODEV;
2570         aty128fb_setup(option);
2571 #endif
2572
2573         return pci_register_driver(&aty128fb_driver);
2574 }
2575
2576 static void __exit aty128fb_exit(void)
2577 {
2578         pci_unregister_driver(&aty128fb_driver);
2579 }
2580
2581 module_init(aty128fb_init);
2582
2583 module_exit(aty128fb_exit);
2584
2585 MODULE_AUTHOR("(c)1999-2003 Brad Douglas <brad@neruo.com>");
2586 MODULE_DESCRIPTION("FBDev driver for ATI Rage128 / Pro cards");
2587 MODULE_LICENSE("GPL");
2588 module_param(mode_option, charp, 0);
2589 MODULE_PARM_DESC(mode_option, "Specify resolution as \"<xres>x<yres>[-<bpp>][@<refresh>]\" ");
2590 #ifdef CONFIG_MTRR
2591 module_param_named(nomtrr, mtrr, invbool, 0);
2592 MODULE_PARM_DESC(nomtrr, "bool: Disable MTRR support (0 or 1=disabled) (default=0)");
2593 #endif
2594