git.oblomov.eu Git - linux-2.6/blob - drivers/net/sky2.c

   1 /*
   2  * New driver for Marvell Yukon 2 chipset.
   3  * Based on earlier sk98lin, and skge driver.
   4  *
   5  * This driver intentionally does not support all the features
   6  * of the original driver such as link fail-over and link management because
   7  * those should be done at higher levels.
   8  *
   9  * Copyright (C) 2005 Stephen Hemminger <shemminger@osdl.org>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  23  */
  24
  25 #include <linux/crc32.h>
  26 #include <linux/kernel.h>
  27 #include <linux/version.h>
  28 #include <linux/module.h>
  29 #include <linux/netdevice.h>
  30 #include <linux/dma-mapping.h>
  31 #include <linux/etherdevice.h>
  32 #include <linux/ethtool.h>
  33 #include <linux/pci.h>
  34 #include <linux/ip.h>
  35 #include <net/ip.h>
  36 #include <linux/tcp.h>
  37 #include <linux/in.h>
  38 #include <linux/delay.h>
  39 #include <linux/workqueue.h>
  40 #include <linux/if_vlan.h>
  41 #include <linux/prefetch.h>
  42 #include <linux/debugfs.h>
  43 #include <linux/mii.h>
  44
  45 #include <asm/irq.h>
  46
  47 #if defined(CONFIG_VLAN_8021Q) || defined(CONFIG_VLAN_8021Q_MODULE)
  48 #define SKY2_VLAN_TAG_USED 1
  49 #endif
  50
  51 #include "sky2.h"
  52
  53 #define DRV_NAME                "sky2"
  54 #define DRV_VERSION             "1.20"
  55 #define PFX                     DRV_NAME " "
  56
  57 /*
  58  * The Yukon II chipset takes 64 bit command blocks (called list elements)
  59  * that are organized into three (receive, transmit, status) different rings
  60  * similar to Tigon3.
  61  */
  62
  63 #define RX_LE_SIZE              1024
  64 #define RX_LE_BYTES             (RX_LE_SIZE*sizeof(struct sky2_rx_le))
  65 #define RX_MAX_PENDING          (RX_LE_SIZE/6 - 2)
  66 #define RX_DEF_PENDING          RX_MAX_PENDING
  67 #define RX_SKB_ALIGN            8
  68
  69 #define TX_RING_SIZE            512
  70 #define TX_DEF_PENDING          (TX_RING_SIZE - 1)
  71 #define TX_MIN_PENDING          64
  72 #define MAX_SKB_TX_LE           (4 + (sizeof(dma_addr_t)/sizeof(u32))*MAX_SKB_FRAGS)
  73
  74 #define STATUS_RING_SIZE        2048    /* 2 ports * (TX + 2*RX) */
  75 #define STATUS_LE_BYTES         (STATUS_RING_SIZE*sizeof(struct sky2_status_le))
  76 #define TX_WATCHDOG             (5 * HZ)
  77 #define NAPI_WEIGHT             64
  78 #define PHY_RETRIES             1000
  79
  80 #define SKY2_EEPROM_MAGIC       0x9955aabb
  81
  82
  83 #define RING_NEXT(x,s)  (((x)+1) & ((s)-1))
  84
  85 static const u32 default_msg =
  86     NETIF_MSG_DRV | NETIF_MSG_PROBE | NETIF_MSG_LINK
  87     | NETIF_MSG_TIMER | NETIF_MSG_TX_ERR | NETIF_MSG_RX_ERR
  88     | NETIF_MSG_IFUP | NETIF_MSG_IFDOWN;
  89
  90 static int debug = -1;          /* defaults above */
  91 module_param(debug, int, 0);
  92 MODULE_PARM_DESC(debug, "Debug level (0=none,...,16=all)");
  93
  94 static int copybreak __read_mostly = 128;
  95 module_param(copybreak, int, 0);
  96 MODULE_PARM_DESC(copybreak, "Receive copy threshold");
  97
  98 static int disable_msi = 0;
  99 module_param(disable_msi, int, 0);
 100 MODULE_PARM_DESC(disable_msi, "Disable Message Signaled Interrupt (MSI)");
 101
 102 static const struct pci_device_id sky2_id_table[] = {
 103         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9000) }, /* SK-9Sxx */
 104         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9E00) }, /* SK-9Exx */
 105         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4b00) },    /* DGE-560T */
 106         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4001) },    /* DGE-550SX */
 107         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4B02) },    /* DGE-560SX */
 108         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4B03) },    /* DGE-550T */
 109         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4340) }, /* 88E8021 */
 110         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4341) }, /* 88E8022 */
 111         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4342) }, /* 88E8061 */
 112         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4343) }, /* 88E8062 */
 113         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4344) }, /* 88E8021 */
 114         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4345) }, /* 88E8022 */
 115         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4346) }, /* 88E8061 */
 116         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4347) }, /* 88E8062 */
 117         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4350) }, /* 88E8035 */
 118         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4351) }, /* 88E8036 */
 119         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4352) }, /* 88E8038 */
 120         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4353) }, /* 88E8039 */
 121         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4354) }, /* 88E8040 */
 122         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4356) }, /* 88EC033 */
 123         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4357) }, /* 88E8042 */
 124         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x435A) }, /* 88E8048 */
 125         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4360) }, /* 88E8052 */
 126         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4361) }, /* 88E8050 */
 127         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4362) }, /* 88E8053 */
 128         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4363) }, /* 88E8055 */
 129         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4364) }, /* 88E8056 */
 130         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4365) }, /* 88E8070 */
 131         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4366) }, /* 88EC036 */
 132         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4367) }, /* 88EC032 */
 133         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4368) }, /* 88EC034 */
 134         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4369) }, /* 88EC042 */
 135         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436A) }, /* 88E8058 */
 136         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436B) }, /* 88E8071 */
 137         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436C) }, /* 88E8072 */
 138         { 0 }
 139 };
 140
 141 MODULE_DEVICE_TABLE(pci, sky2_id_table);
 142
 143 /* Avoid conditionals by using array */
 144 static const unsigned txqaddr[] = { Q_XA1, Q_XA2 };
 145 static const unsigned rxqaddr[] = { Q_R1, Q_R2 };
 146 static const u32 portirq_msk[] = { Y2_IS_PORT_1, Y2_IS_PORT_2 };
 147
 148 /* This driver supports yukon2 chipset only */
 149 static const char *yukon2_name[] = {
 150         "XL",           /* 0xb3 */
 151         "EC Ultra",     /* 0xb4 */
 152         "Extreme",      /* 0xb5 */
 153         "EC",           /* 0xb6 */
 154         "FE",           /* 0xb7 */
 155         "FE+",          /* 0xb8 */
 156 };
 157
 158 static void sky2_set_multicast(struct net_device *dev);
 159
 160 /* Access to PHY via serial interconnect */
 161 static int gm_phy_write(struct sky2_hw *hw, unsigned port, u16 reg, u16 val)
 162 {
 163         int i;
 164
 165         gma_write16(hw, port, GM_SMI_DATA, val);
 166         gma_write16(hw, port, GM_SMI_CTRL,
 167                     GM_SMI_CT_PHY_AD(PHY_ADDR_MARV) | GM_SMI_CT_REG_AD(reg));
 168
 169         for (i = 0; i < PHY_RETRIES; i++) {
 170                 u16 ctrl = gma_read16(hw, port, GM_SMI_CTRL);
 171                 if (ctrl == 0xffff)
 172                         goto io_error;
 173
 174                 if (!(ctrl & GM_SMI_CT_BUSY))
 175                         return 0;
 176
 177                 udelay(10);
 178         }
 179
 180         dev_warn(&hw->pdev->dev,"%s: phy write timeout\n", hw->dev[port]->name);
 181         return -ETIMEDOUT;
 182
 183 io_error:
 184         dev_err(&hw->pdev->dev, "%s: phy I/O error\n", hw->dev[port]->name);
 185         return -EIO;
 186 }
 187
 188 static int __gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg, u16 *val)
 189 {
 190         int i;
 191
 192         gma_write16(hw, port, GM_SMI_CTRL, GM_SMI_CT_PHY_AD(PHY_ADDR_MARV)
 193                     | GM_SMI_CT_REG_AD(reg) | GM_SMI_CT_OP_RD);
 194
 195         for (i = 0; i < PHY_RETRIES; i++) {
 196                 u16 ctrl = gma_read16(hw, port, GM_SMI_CTRL);
 197                 if (ctrl == 0xffff)
 198                         goto io_error;
 199
 200                 if (ctrl & GM_SMI_CT_RD_VAL) {
 201                         *val = gma_read16(hw, port, GM_SMI_DATA);
 202                         return 0;
 203                 }
 204
 205                 udelay(10);
 206         }
 207
 208         dev_warn(&hw->pdev->dev, "%s: phy read timeout\n", hw->dev[port]->name);
 209         return -ETIMEDOUT;
 210 io_error:
 211         dev_err(&hw->pdev->dev, "%s: phy I/O error\n", hw->dev[port]->name);
 212         return -EIO;
 213 }
 214
 215 static inline u16 gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg)
 216 {
 217         u16 v;
 218         __gm_phy_read(hw, port, reg, &v);
 219         return v;
 220 }
 221
 222
 223 static void sky2_power_on(struct sky2_hw *hw)
 224 {
 225         /* switch power to VCC (WA for VAUX problem) */
 226         sky2_write8(hw, B0_POWER_CTRL,
 227                     PC_VAUX_ENA | PC_VCC_ENA | PC_VAUX_OFF | PC_VCC_ON);
 228
 229         /* disable Core Clock Division, */
 230         sky2_write32(hw, B2_Y2_CLK_CTRL, Y2_CLK_DIV_DIS);
 231
 232         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 233                 /* enable bits are inverted */
 234                 sky2_write8(hw, B2_Y2_CLK_GATE,
 235                             Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 236                             Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 237                             Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 238         else
 239                 sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 240
 241         if (hw->flags & SKY2_HW_ADV_POWER_CTL) {
 242                 u32 reg;
 243
 244                 sky2_pci_write32(hw, PCI_DEV_REG3, 0);
 245
 246                 reg = sky2_pci_read32(hw, PCI_DEV_REG4);
 247                 /* set all bits to 0 except bits 15..12 and 8 */
 248                 reg &= P_ASPM_CONTROL_MSK;
 249                 sky2_pci_write32(hw, PCI_DEV_REG4, reg);
 250
 251                 reg = sky2_pci_read32(hw, PCI_DEV_REG5);
 252                 /* set all bits to 0 except bits 28 & 27 */
 253                 reg &= P_CTL_TIM_VMAIN_AV_MSK;
 254                 sky2_pci_write32(hw, PCI_DEV_REG5, reg);
 255
 256                 sky2_pci_write32(hw, PCI_CFG_REG_1, 0);
 257
 258                 /* Enable workaround for dev 4.107 on Yukon-Ultra & Extreme */
 259                 reg = sky2_read32(hw, B2_GP_IO);
 260                 reg |= GLB_GPIO_STAT_RACE_DIS;
 261                 sky2_write32(hw, B2_GP_IO, reg);
 262
 263                 sky2_read32(hw, B2_GP_IO);
 264         }
 265 }
 266
 267 static void sky2_power_aux(struct sky2_hw *hw)
 268 {
 269         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 270                 sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 271         else
 272                 /* enable bits are inverted */
 273                 sky2_write8(hw, B2_Y2_CLK_GATE,
 274                             Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 275                             Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 276                             Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 277
 278         /* switch power to VAUX */
 279         if (sky2_read16(hw, B0_CTST) & Y2_VAUX_AVAIL)
 280                 sky2_write8(hw, B0_POWER_CTRL,
 281                             (PC_VAUX_ENA | PC_VCC_ENA |
 282                              PC_VAUX_ON | PC_VCC_OFF));
 283 }
 284
 285 static void sky2_gmac_reset(struct sky2_hw *hw, unsigned port)
 286 {
 287         u16 reg;
 288
 289         /* disable all GMAC IRQ's */
 290         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), 0);
 291
 292         gma_write16(hw, port, GM_MC_ADDR_H1, 0);        /* clear MC hash */
 293         gma_write16(hw, port, GM_MC_ADDR_H2, 0);
 294         gma_write16(hw, port, GM_MC_ADDR_H3, 0);
 295         gma_write16(hw, port, GM_MC_ADDR_H4, 0);
 296
 297         reg = gma_read16(hw, port, GM_RX_CTRL);
 298         reg |= GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA;
 299         gma_write16(hw, port, GM_RX_CTRL, reg);
 300 }
 301
 302 /* flow control to advertise bits */
 303 static const u16 copper_fc_adv[] = {
 304         [FC_NONE]       = 0,
 305         [FC_TX]         = PHY_M_AN_ASP,
 306         [FC_RX]         = PHY_M_AN_PC,
 307         [FC_BOTH]       = PHY_M_AN_PC | PHY_M_AN_ASP,
 308 };
 309
 310 /* flow control to advertise bits when using 1000BaseX */
 311 static const u16 fiber_fc_adv[] = {
 312         [FC_NONE] = PHY_M_P_NO_PAUSE_X,
 313         [FC_TX]   = PHY_M_P_ASYM_MD_X,
 314         [FC_RX]   = PHY_M_P_SYM_MD_X,
 315         [FC_BOTH] = PHY_M_P_BOTH_MD_X,
 316 };
 317
 318 /* flow control to GMA disable bits */
 319 static const u16 gm_fc_disable[] = {
 320         [FC_NONE] = GM_GPCR_FC_RX_DIS | GM_GPCR_FC_TX_DIS,
 321         [FC_TX]   = GM_GPCR_FC_RX_DIS,
 322         [FC_RX]   = GM_GPCR_FC_TX_DIS,
 323         [FC_BOTH] = 0,
 324 };
 325
 326
 327 static void sky2_phy_init(struct sky2_hw *hw, unsigned port)
 328 {
 329         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 330         u16 ctrl, ct1000, adv, pg, ledctrl, ledover, reg;
 331
 332         if (sky2->autoneg == AUTONEG_ENABLE &&
 333             !(hw->flags & SKY2_HW_NEWER_PHY)) {
 334                 u16 ectrl = gm_phy_read(hw, port, PHY_MARV_EXT_CTRL);
 335
 336                 ectrl &= ~(PHY_M_EC_M_DSC_MSK | PHY_M_EC_S_DSC_MSK |
 337                            PHY_M_EC_MAC_S_MSK);
 338                 ectrl |= PHY_M_EC_MAC_S(MAC_TX_CLK_25_MHZ);
 339
 340                 /* on PHY 88E1040 Rev.D0 (and newer) downshift control changed */
 341                 if (hw->chip_id == CHIP_ID_YUKON_EC)
 342                         /* set downshift counter to 3x and enable downshift */
 343                         ectrl |= PHY_M_EC_DSC_2(2) | PHY_M_EC_DOWN_S_ENA;
 344                 else
 345                         /* set master & slave downshift counter to 1x */
 346                         ectrl |= PHY_M_EC_M_DSC(0) | PHY_M_EC_S_DSC(1);
 347
 348                 gm_phy_write(hw, port, PHY_MARV_EXT_CTRL, ectrl);
 349         }
 350
 351         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 352         if (sky2_is_copper(hw)) {
 353                 if (!(hw->flags & SKY2_HW_GIGABIT)) {
 354                         /* enable automatic crossover */
 355                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO) >> 1;
 356
 357                         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 358                             hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 359                                 u16 spec;
 360
 361                                 /* Enable Class A driver for FE+ A0 */
 362                                 spec = gm_phy_read(hw, port, PHY_MARV_FE_SPEC_2);
 363                                 spec |= PHY_M_FESC_SEL_CL_A;
 364                                 gm_phy_write(hw, port, PHY_MARV_FE_SPEC_2, spec);
 365                         }
 366                 } else {
 367                         /* disable energy detect */
 368                         ctrl &= ~PHY_M_PC_EN_DET_MSK;
 369
 370                         /* enable automatic crossover */
 371                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO);
 372
 373                         /* downshift on PHY 88E1112 and 88E1149 is changed */
 374                         if (sky2->autoneg == AUTONEG_ENABLE
 375                             && (hw->flags & SKY2_HW_NEWER_PHY)) {
 376                                 /* set downshift counter to 3x and enable downshift */
 377                                 ctrl &= ~PHY_M_PC_DSC_MSK;
 378                                 ctrl |= PHY_M_PC_DSC(2) | PHY_M_PC_DOWN_S_ENA;
 379                         }
 380                 }
 381         } else {
 382                 /* workaround for deviation #4.88 (CRC errors) */
 383                 /* disable Automatic Crossover */
 384
 385                 ctrl &= ~PHY_M_PC_MDIX_MSK;
 386         }
 387
 388         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 389
 390         /* special setup for PHY 88E1112 Fiber */
 391         if (hw->chip_id == CHIP_ID_YUKON_XL && (hw->flags & SKY2_HW_FIBRE_PHY)) {
 392                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 393
 394                 /* Fiber: select 1000BASE-X only mode MAC Specific Ctrl Reg. */
 395                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 396                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 397                 ctrl &= ~PHY_M_MAC_MD_MSK;
 398                 ctrl |= PHY_M_MAC_MODE_SEL(PHY_M_MAC_MD_1000BX);
 399                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 400
 401                 if (hw->pmd_type  == 'P') {
 402                         /* select page 1 to access Fiber registers */
 403                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 1);
 404
 405                         /* for SFP-module set SIGDET polarity to low */
 406                         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 407                         ctrl |= PHY_M_FIB_SIGD_POL;
 408                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 409                 }
 410
 411                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 412         }
 413
 414         ctrl = PHY_CT_RESET;
 415         ct1000 = 0;
 416         adv = PHY_AN_CSMA;
 417         reg = 0;
 418
 419         if (sky2->autoneg == AUTONEG_ENABLE) {
 420                 if (sky2_is_copper(hw)) {
 421                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 422                                 ct1000 |= PHY_M_1000C_AFD;
 423                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 424                                 ct1000 |= PHY_M_1000C_AHD;
 425                         if (sky2->advertising & ADVERTISED_100baseT_Full)
 426                                 adv |= PHY_M_AN_100_FD;
 427                         if (sky2->advertising & ADVERTISED_100baseT_Half)
 428                                 adv |= PHY_M_AN_100_HD;
 429                         if (sky2->advertising & ADVERTISED_10baseT_Full)
 430                                 adv |= PHY_M_AN_10_FD;
 431                         if (sky2->advertising & ADVERTISED_10baseT_Half)
 432                                 adv |= PHY_M_AN_10_HD;
 433
 434                         adv |= copper_fc_adv[sky2->flow_mode];
 435                 } else {        /* special defines for FIBER (88E1040S only) */
 436                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 437                                 adv |= PHY_M_AN_1000X_AFD;
 438                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 439                                 adv |= PHY_M_AN_1000X_AHD;
 440
 441                         adv |= fiber_fc_adv[sky2->flow_mode];
 442                 }
 443
 444                 /* Restart Auto-negotiation */
 445                 ctrl |= PHY_CT_ANE | PHY_CT_RE_CFG;
 446         } else {
 447                 /* forced speed/duplex settings */
 448                 ct1000 = PHY_M_1000C_MSE;
 449
 450                 /* Disable auto update for duplex flow control and speed */
 451                 reg |= GM_GPCR_AU_ALL_DIS;
 452
 453                 switch (sky2->speed) {
 454                 case SPEED_1000:
 455                         ctrl |= PHY_CT_SP1000;
 456                         reg |= GM_GPCR_SPEED_1000;
 457                         break;
 458                 case SPEED_100:
 459                         ctrl |= PHY_CT_SP100;
 460                         reg |= GM_GPCR_SPEED_100;
 461                         break;
 462                 }
 463
 464                 if (sky2->duplex == DUPLEX_FULL) {
 465                         reg |= GM_GPCR_DUP_FULL;
 466                         ctrl |= PHY_CT_DUP_MD;
 467                 } else if (sky2->speed < SPEED_1000)
 468                         sky2->flow_mode = FC_NONE;
 469
 470
 471                 reg |= gm_fc_disable[sky2->flow_mode];
 472
 473                 /* Forward pause packets to GMAC? */
 474                 if (sky2->flow_mode & FC_RX)
 475                         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
 476                 else
 477                         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
 478         }
 479
 480         gma_write16(hw, port, GM_GP_CTRL, reg);
 481
 482         if (hw->flags & SKY2_HW_GIGABIT)
 483                 gm_phy_write(hw, port, PHY_MARV_1000T_CTRL, ct1000);
 484
 485         gm_phy_write(hw, port, PHY_MARV_AUNE_ADV, adv);
 486         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 487
 488         /* Setup Phy LED's */
 489         ledctrl = PHY_M_LED_PULS_DUR(PULS_170MS);
 490         ledover = 0;
 491
 492         switch (hw->chip_id) {
 493         case CHIP_ID_YUKON_FE:
 494                 /* on 88E3082 these bits are at 11..9 (shifted left) */
 495                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) << 1;
 496
 497                 ctrl = gm_phy_read(hw, port, PHY_MARV_FE_LED_PAR);
 498
 499                 /* delete ACT LED control bits */
 500                 ctrl &= ~PHY_M_FELP_LED1_MSK;
 501                 /* change ACT LED control to blink mode */
 502                 ctrl |= PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_ACT_BL);
 503                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 504                 break;
 505
 506         case CHIP_ID_YUKON_FE_P:
 507                 /* Enable Link Partner Next Page */
 508                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 509                 ctrl |= PHY_M_PC_ENA_LIP_NP;
 510
 511                 /* disable Energy Detect and enable scrambler */
 512                 ctrl &= ~(PHY_M_PC_ENA_ENE_DT | PHY_M_PC_DIS_SCRAMB);
 513                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 514
 515                 /* set LED2 -> ACT, LED1 -> LINK, LED0 -> SPEED */
 516                 ctrl = PHY_M_FELP_LED2_CTRL(LED_PAR_CTRL_ACT_BL) |
 517                         PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_LINK) |
 518                         PHY_M_FELP_LED0_CTRL(LED_PAR_CTRL_SPEED);
 519
 520                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 521                 break;
 522
 523         case CHIP_ID_YUKON_XL:
 524                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 525
 526                 /* select page 3 to access LED control register */
 527                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 528
 529                 /* set LED Function Control register */
 530                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 531                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 532                               PHY_M_LEDC_INIT_CTRL(7) | /* 10 Mbps */
 533                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 534                               PHY_M_LEDC_STA0_CTRL(7)));        /* 1000 Mbps */
 535
 536                 /* set Polarity Control register */
 537                 gm_phy_write(hw, port, PHY_MARV_PHY_STAT,
 538                              (PHY_M_POLC_LS1_P_MIX(4) |
 539                               PHY_M_POLC_IS0_P_MIX(4) |
 540                               PHY_M_POLC_LOS_CTRL(2) |
 541                               PHY_M_POLC_INIT_CTRL(2) |
 542                               PHY_M_POLC_STA1_CTRL(2) |
 543                               PHY_M_POLC_STA0_CTRL(2)));
 544
 545                 /* restore page register */
 546                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 547                 break;
 548
 549         case CHIP_ID_YUKON_EC_U:
 550         case CHIP_ID_YUKON_EX:
 551                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 552
 553                 /* select page 3 to access LED control register */
 554                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 555
 556                 /* set LED Function Control register */
 557                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 558                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 559                               PHY_M_LEDC_INIT_CTRL(8) | /* 10 Mbps */
 560                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 561                               PHY_M_LEDC_STA0_CTRL(7)));/* 1000 Mbps */
 562
 563                 /* set Blink Rate in LED Timer Control Register */
 564                 gm_phy_write(hw, port, PHY_MARV_INT_MASK,
 565                              ledctrl | PHY_M_LED_BLINK_RT(BLINK_84MS));
 566                 /* restore page register */
 567                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 568                 break;
 569
 570         default:
 571                 /* set Tx LED (LED_TX) to blink mode on Rx OR Tx activity */
 572                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) | PHY_M_LEDC_TX_CTRL;
 573                 /* turn off the Rx LED (LED_RX) */
 574                 ledover &= ~PHY_M_LED_MO_RX;
 575         }
 576
 577         if (hw->chip_id == CHIP_ID_YUKON_EC_U &&
 578             hw->chip_rev == CHIP_REV_YU_EC_U_A1) {
 579                 /* apply fixes in PHY AFE */
 580                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 255);
 581
 582                 /* increase differential signal amplitude in 10BASE-T */
 583                 gm_phy_write(hw, port, 0x18, 0xaa99);
 584                 gm_phy_write(hw, port, 0x17, 0x2011);
 585
 586                 /* fix for IEEE A/B Symmetry failure in 1000BASE-T */
 587                 gm_phy_write(hw, port, 0x18, 0xa204);
 588                 gm_phy_write(hw, port, 0x17, 0x2002);
 589
 590                 /* set page register to 0 */
 591                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 0);
 592         } else if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 593                    hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 594                 /* apply workaround for integrated resistors calibration */
 595                 gm_phy_write(hw, port, PHY_MARV_PAGE_ADDR, 17);
 596                 gm_phy_write(hw, port, PHY_MARV_PAGE_DATA, 0x3f60);
 597         } else if (hw->chip_id != CHIP_ID_YUKON_EX) {
 598                 /* no effect on Yukon-XL */
 599                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
 600
 601                 if (sky2->autoneg == AUTONEG_DISABLE || sky2->speed == SPEED_100) {
 602                         /* turn on 100 Mbps LED (LED_LINK100) */
 603                         ledover |= PHY_M_LED_MO_100;
 604                 }
 605
 606                 if (ledover)
 607                         gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
 608
 609         }
 610
 611         /* Enable phy interrupt on auto-negotiation complete (or link up) */
 612         if (sky2->autoneg == AUTONEG_ENABLE)
 613                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_IS_AN_COMPL);
 614         else
 615                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
 616 }
 617
 618 static void sky2_phy_power(struct sky2_hw *hw, unsigned port, int onoff)
 619 {
 620         u32 reg1;
 621         static const u32 phy_power[] = { PCI_Y2_PHY1_POWD, PCI_Y2_PHY2_POWD };
 622         static const u32 coma_mode[] = { PCI_Y2_PHY1_COMA, PCI_Y2_PHY2_COMA };
 623
 624         reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 625         /* Turn on/off phy power saving */
 626         if (onoff)
 627                 reg1 &= ~phy_power[port];
 628         else
 629                 reg1 |= phy_power[port];
 630
 631         if (onoff && hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 632                 reg1 |= coma_mode[port];
 633
 634         sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 635         reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 636
 637         udelay(100);
 638 }
 639
 640 /* Force a renegotiation */
 641 static void sky2_phy_reinit(struct sky2_port *sky2)
 642 {
 643         spin_lock_bh(&sky2->phy_lock);
 644         sky2_phy_init(sky2->hw, sky2->port);
 645         spin_unlock_bh(&sky2->phy_lock);
 646 }
 647
 648 /* Put device in state to listen for Wake On Lan */
 649 static void sky2_wol_init(struct sky2_port *sky2)
 650 {
 651         struct sky2_hw *hw = sky2->hw;
 652         unsigned port = sky2->port;
 653         enum flow_control save_mode;
 654         u16 ctrl;
 655         u32 reg1;
 656
 657         /* Bring hardware out of reset */
 658         sky2_write16(hw, B0_CTST, CS_RST_CLR);
 659         sky2_write16(hw, SK_REG(port, GMAC_LINK_CTRL), GMLC_RST_CLR);
 660
 661         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 662         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 663
 664         /* Force to 10/100
 665          * sky2_reset will re-enable on resume
 666          */
 667         save_mode = sky2->flow_mode;
 668         ctrl = sky2->advertising;
 669
 670         sky2->advertising &= ~(ADVERTISED_1000baseT_Half|ADVERTISED_1000baseT_Full);
 671         sky2->flow_mode = FC_NONE;
 672         sky2_phy_power(hw, port, 1);
 673         sky2_phy_reinit(sky2);
 674
 675         sky2->flow_mode = save_mode;
 676         sky2->advertising = ctrl;
 677
 678         /* Set GMAC to no flow control and auto update for speed/duplex */
 679         gma_write16(hw, port, GM_GP_CTRL,
 680                     GM_GPCR_FC_TX_DIS|GM_GPCR_TX_ENA|GM_GPCR_RX_ENA|
 681                     GM_GPCR_DUP_FULL|GM_GPCR_FC_RX_DIS|GM_GPCR_AU_FCT_DIS);
 682
 683         /* Set WOL address */
 684         memcpy_toio(hw->regs + WOL_REGS(port, WOL_MAC_ADDR),
 685                     sky2->netdev->dev_addr, ETH_ALEN);
 686
 687         /* Turn on appropriate WOL control bits */
 688         sky2_write16(hw, WOL_REGS(port, WOL_CTRL_STAT), WOL_CTL_CLEAR_RESULT);
 689         ctrl = 0;
 690         if (sky2->wol & WAKE_PHY)
 691                 ctrl |= WOL_CTL_ENA_PME_ON_LINK_CHG|WOL_CTL_ENA_LINK_CHG_UNIT;
 692         else
 693                 ctrl |= WOL_CTL_DIS_PME_ON_LINK_CHG|WOL_CTL_DIS_LINK_CHG_UNIT;
 694
 695         if (sky2->wol & WAKE_MAGIC)
 696                 ctrl |= WOL_CTL_ENA_PME_ON_MAGIC_PKT|WOL_CTL_ENA_MAGIC_PKT_UNIT;
 697         else
 698                 ctrl |= WOL_CTL_DIS_PME_ON_MAGIC_PKT|WOL_CTL_DIS_MAGIC_PKT_UNIT;;
 699
 700         ctrl |= WOL_CTL_DIS_PME_ON_PATTERN|WOL_CTL_DIS_PATTERN_UNIT;
 701         sky2_write16(hw, WOL_REGS(port, WOL_CTRL_STAT), ctrl);
 702
 703         /* Turn on legacy PCI-Express PME mode */
 704         reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 705         reg1 |= PCI_Y2_PME_LEGACY;
 706         sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 707
 708         /* block receiver */
 709         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
 710
 711 }
 712
 713 static void sky2_set_tx_stfwd(struct sky2_hw *hw, unsigned port)
 714 {
 715         struct net_device *dev = hw->dev[port];
 716
 717         if (dev->mtu <= ETH_DATA_LEN)
 718                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 719                              TX_JUMBO_DIS | TX_STFW_ENA);
 720
 721         else if (hw->chip_id != CHIP_ID_YUKON_EC_U)
 722                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 723                              TX_STFW_ENA | TX_JUMBO_ENA);
 724         else {
 725                 /* set Tx GMAC FIFO Almost Empty Threshold */
 726                 sky2_write32(hw, SK_REG(port, TX_GMF_AE_THR),
 727                              (ECU_JUMBO_WM << 16) | ECU_AE_THR);
 728
 729                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 730                              TX_JUMBO_ENA | TX_STFW_DIS);
 731
 732                 /* Can't do offload because of lack of store/forward */
 733                 dev->features &= ~(NETIF_F_TSO | NETIF_F_SG | NETIF_F_ALL_CSUM);
 734         }
 735 }
 736
 737 static void sky2_mac_init(struct sky2_hw *hw, unsigned port)
 738 {
 739         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 740         u16 reg;
 741         u32 rx_reg;
 742         int i;
 743         const u8 *addr = hw->dev[port]->dev_addr;
 744
 745         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
 746         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 747
 748         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 749
 750         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0 && port == 1) {
 751                 /* WA DEV_472 -- looks like crossed wires on port 2 */
 752                 /* clear GMAC 1 Control reset */
 753                 sky2_write8(hw, SK_REG(0, GMAC_CTRL), GMC_RST_CLR);
 754                 do {
 755                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_SET);
 756                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_CLR);
 757                 } while (gm_phy_read(hw, 1, PHY_MARV_ID0) != PHY_MARV_ID0_VAL ||
 758                          gm_phy_read(hw, 1, PHY_MARV_ID1) != PHY_MARV_ID1_Y2 ||
 759                          gm_phy_read(hw, 1, PHY_MARV_INT_MASK) != 0);
 760         }
 761
 762         sky2_read16(hw, SK_REG(port, GMAC_IRQ_SRC));
 763
 764         /* Enable Transmit FIFO Underrun */
 765         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), GMAC_DEF_MSK);
 766
 767         spin_lock_bh(&sky2->phy_lock);
 768         sky2_phy_init(hw, port);
 769         spin_unlock_bh(&sky2->phy_lock);
 770
 771         /* MIB clear */
 772         reg = gma_read16(hw, port, GM_PHY_ADDR);
 773         gma_write16(hw, port, GM_PHY_ADDR, reg | GM_PAR_MIB_CLR);
 774
 775         for (i = GM_MIB_CNT_BASE; i <= GM_MIB_CNT_END; i += 4)
 776                 gma_read16(hw, port, i);
 777         gma_write16(hw, port, GM_PHY_ADDR, reg);
 778
 779         /* transmit control */
 780         gma_write16(hw, port, GM_TX_CTRL, TX_COL_THR(TX_COL_DEF));
 781
 782         /* receive control reg: unicast + multicast + no FCS  */
 783         gma_write16(hw, port, GM_RX_CTRL,
 784                     GM_RXCR_UCF_ENA | GM_RXCR_CRC_DIS | GM_RXCR_MCF_ENA);
 785
 786         /* transmit flow control */
 787         gma_write16(hw, port, GM_TX_FLOW_CTRL, 0xffff);
 788
 789         /* transmit parameter */
 790         gma_write16(hw, port, GM_TX_PARAM,
 791                     TX_JAM_LEN_VAL(TX_JAM_LEN_DEF) |
 792                     TX_JAM_IPG_VAL(TX_JAM_IPG_DEF) |
 793                     TX_IPG_JAM_DATA(TX_IPG_JAM_DEF) |
 794                     TX_BACK_OFF_LIM(TX_BOF_LIM_DEF));
 795
 796         /* serial mode register */
 797         reg = DATA_BLIND_VAL(DATA_BLIND_DEF) |
 798                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
 799
 800         if (hw->dev[port]->mtu > ETH_DATA_LEN)
 801                 reg |= GM_SMOD_JUMBO_ENA;
 802
 803         gma_write16(hw, port, GM_SERIAL_MODE, reg);
 804
 805         /* virtual address for data */
 806         gma_set_addr(hw, port, GM_SRC_ADDR_2L, addr);
 807
 808         /* physical address: used for pause frames */
 809         gma_set_addr(hw, port, GM_SRC_ADDR_1L, addr);
 810
 811         /* ignore counter overflows */
 812         gma_write16(hw, port, GM_TX_IRQ_MSK, 0);
 813         gma_write16(hw, port, GM_RX_IRQ_MSK, 0);
 814         gma_write16(hw, port, GM_TR_IRQ_MSK, 0);
 815
 816         /* Configure Rx MAC FIFO */
 817         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_CLR);
 818         rx_reg = GMF_OPER_ON | GMF_RX_F_FL_ON;
 819         if (hw->chip_id == CHIP_ID_YUKON_EX ||
 820             hw->chip_id == CHIP_ID_YUKON_FE_P)
 821                 rx_reg |= GMF_RX_OVER_ON;
 822
 823         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), rx_reg);
 824
 825         /* Flush Rx MAC FIFO on any flow control or error */
 826         sky2_write16(hw, SK_REG(port, RX_GMF_FL_MSK), GMR_FS_ANY_ERR);
 827
 828         /* Set threshold to 0xa (64 bytes) + 1 to workaround pause bug  */
 829         reg = RX_GMF_FL_THR_DEF + 1;
 830         /* Another magic mystery workaround from sk98lin */
 831         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 832             hw->chip_rev == CHIP_REV_YU_FE2_A0)
 833                 reg = 0x178;
 834         sky2_write16(hw, SK_REG(port, RX_GMF_FL_THR), reg);
 835
 836         /* Configure Tx MAC FIFO */
 837         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_CLR);
 838         sky2_write16(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_OPER_ON);
 839
 840         /* On chips without ram buffer, pause is controled by MAC level */
 841         if (sky2_read8(hw, B2_E_0) == 0) {
 842                 sky2_write8(hw, SK_REG(port, RX_GMF_LP_THR), 768/8);
 843                 sky2_write8(hw, SK_REG(port, RX_GMF_UP_THR), 1024/8);
 844
 845                 sky2_set_tx_stfwd(hw, port);
 846         }
 847
 848         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 849             hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 850                 /* disable dynamic watermark */
 851                 reg = sky2_read16(hw, SK_REG(port, TX_GMF_EA));
 852                 reg &= ~TX_DYN_WM_ENA;
 853                 sky2_write16(hw, SK_REG(port, TX_GMF_EA), reg);
 854         }
 855 }
 856
 857 /* Assign Ram Buffer allocation to queue */
 858 static void sky2_ramset(struct sky2_hw *hw, u16 q, u32 start, u32 space)
 859 {
 860         u32 end;
 861
 862         /* convert from K bytes to qwords used for hw register */
 863         start *= 1024/8;
 864         space *= 1024/8;
 865         end = start + space - 1;
 866
 867         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_RST_CLR);
 868         sky2_write32(hw, RB_ADDR(q, RB_START), start);
 869         sky2_write32(hw, RB_ADDR(q, RB_END), end);
 870         sky2_write32(hw, RB_ADDR(q, RB_WP), start);
 871         sky2_write32(hw, RB_ADDR(q, RB_RP), start);
 872
 873         if (q == Q_R1 || q == Q_R2) {
 874                 u32 tp = space - space/4;
 875
 876                 /* On receive queue's set the thresholds
 877                  * give receiver priority when > 3/4 full
 878                  * send pause when down to 2K
 879                  */
 880                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTHP), tp);
 881                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTHP), space/2);
 882
 883                 tp = space - 2048/8;
 884                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTPP), tp);
 885                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTPP), space/4);
 886         } else {
 887                 /* Enable store & forward on Tx queue's because
 888                  * Tx FIFO is only 1K on Yukon
 889                  */
 890                 sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_STFWD);
 891         }
 892
 893         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_OP_MD);
 894         sky2_read8(hw, RB_ADDR(q, RB_CTRL));
 895 }
 896
 897 /* Setup Bus Memory Interface */
 898 static void sky2_qset(struct sky2_hw *hw, u16 q)
 899 {
 900         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_RESET);
 901         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_OPER_INIT);
 902         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_FIFO_OP_ON);
 903         sky2_write32(hw, Q_ADDR(q, Q_WM),  BMU_WM_DEFAULT);
 904 }
 905
 906 /* Setup prefetch unit registers. This is the interface between
 907  * hardware and driver list elements
 908  */
 909 static void sky2_prefetch_init(struct sky2_hw *hw, u32 qaddr,
 910                                       u64 addr, u32 last)
 911 {
 912         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 913         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_CLR);
 914         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_HI), addr >> 32);
 915         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_LO), (u32) addr);
 916         sky2_write16(hw, Y2_QADDR(qaddr, PREF_UNIT_LAST_IDX), last);
 917         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_OP_ON);
 918
 919         sky2_read32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL));
 920 }
 921
 922 static inline struct sky2_tx_le *get_tx_le(struct sky2_port *sky2)
 923 {
 924         struct sky2_tx_le *le = sky2->tx_le + sky2->tx_prod;
 925
 926         sky2->tx_prod = RING_NEXT(sky2->tx_prod, TX_RING_SIZE);
 927         le->ctrl = 0;
 928         return le;
 929 }
 930
 931 static void tx_init(struct sky2_port *sky2)
 932 {
 933         struct sky2_tx_le *le;
 934
 935         sky2->tx_prod = sky2->tx_cons = 0;
 936         sky2->tx_tcpsum = 0;
 937         sky2->tx_last_mss = 0;
 938
 939         le = get_tx_le(sky2);
 940         le->addr = 0;
 941         le->opcode = OP_ADDR64 | HW_OWNER;
 942         sky2->tx_addr64 = 0;
 943 }
 944
 945 static inline struct tx_ring_info *tx_le_re(struct sky2_port *sky2,
 946                                             struct sky2_tx_le *le)
 947 {
 948         return sky2->tx_ring + (le - sky2->tx_le);
 949 }
 950
 951 /* Update chip's next pointer */
 952 static inline void sky2_put_idx(struct sky2_hw *hw, unsigned q, u16 idx)
 953 {
 954         /* Make sure write' to descriptors are complete before we tell hardware */
 955         wmb();
 956         sky2_write16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX), idx);
 957
 958         /* Synchronize I/O on since next processor may write to tail */
 959         mmiowb();
 960 }
 961
 962
 963 static inline struct sky2_rx_le *sky2_next_rx(struct sky2_port *sky2)
 964 {
 965         struct sky2_rx_le *le = sky2->rx_le + sky2->rx_put;
 966         sky2->rx_put = RING_NEXT(sky2->rx_put, RX_LE_SIZE);
 967         le->ctrl = 0;
 968         return le;
 969 }
 970
 971 /* Build description to hardware for one receive segment */
 972 static void sky2_rx_add(struct sky2_port *sky2,  u8 op,
 973                         dma_addr_t map, unsigned len)
 974 {
 975         struct sky2_rx_le *le;
 976         u32 hi = upper_32_bits(map);
 977
 978         if (sky2->rx_addr64 != hi) {
 979                 le = sky2_next_rx(sky2);
 980                 le->addr = cpu_to_le32(hi);
 981                 le->opcode = OP_ADDR64 | HW_OWNER;
 982                 sky2->rx_addr64 = upper_32_bits(map + len);
 983         }
 984
 985         le = sky2_next_rx(sky2);
 986         le->addr = cpu_to_le32((u32) map);
 987         le->length = cpu_to_le16(len);
 988         le->opcode = op | HW_OWNER;
 989 }
 990
 991 /* Build description to hardware for one possibly fragmented skb */
 992 static void sky2_rx_submit(struct sky2_port *sky2,
 993                            const struct rx_ring_info *re)
 994 {
 995         int i;
 996
 997         sky2_rx_add(sky2, OP_PACKET, re->data_addr, sky2->rx_data_size);
 998
 999         for (i = 0; i < skb_shinfo(re->skb)->nr_frags; i++)
1000                 sky2_rx_add(sky2, OP_BUFFER, re->frag_addr[i], PAGE_SIZE);
1001 }
1002
1003
1004 static void sky2_rx_map_skb(struct pci_dev *pdev, struct rx_ring_info *re,
1005                             unsigned size)
1006 {
1007         struct sk_buff *skb = re->skb;
1008         int i;
1009
1010         re->data_addr = pci_map_single(pdev, skb->data, size, PCI_DMA_FROMDEVICE);
1011         pci_unmap_len_set(re, data_size, size);
1012
1013         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++)
1014                 re->frag_addr[i] = pci_map_page(pdev,
1015                                                 skb_shinfo(skb)->frags[i].page,
1016                                                 skb_shinfo(skb)->frags[i].page_offset,
1017                                                 skb_shinfo(skb)->frags[i].size,
1018                                                 PCI_DMA_FROMDEVICE);
1019 }
1020
1021 static void sky2_rx_unmap_skb(struct pci_dev *pdev, struct rx_ring_info *re)
1022 {
1023         struct sk_buff *skb = re->skb;
1024         int i;
1025
1026         pci_unmap_single(pdev, re->data_addr, pci_unmap_len(re, data_size),
1027                          PCI_DMA_FROMDEVICE);
1028
1029         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++)
1030                 pci_unmap_page(pdev, re->frag_addr[i],
1031                                skb_shinfo(skb)->frags[i].size,
1032                                PCI_DMA_FROMDEVICE);
1033 }
1034
1035 /* Tell chip where to start receive checksum.
1036  * Actually has two checksums, but set both same to avoid possible byte
1037  * order problems.
1038  */
1039 static void rx_set_checksum(struct sky2_port *sky2)
1040 {
1041         struct sky2_rx_le *le = sky2_next_rx(sky2);
1042
1043         le->addr = cpu_to_le32((ETH_HLEN << 16) | ETH_HLEN);
1044         le->ctrl = 0;
1045         le->opcode = OP_TCPSTART | HW_OWNER;
1046
1047         sky2_write32(sky2->hw,
1048                      Q_ADDR(rxqaddr[sky2->port], Q_CSR),
1049                      sky2->rx_csum ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
1050 }
1051
1052 /*
1053  * The RX Stop command will not work for Yukon-2 if the BMU does not
1054  * reach the end of packet and since we can't make sure that we have
1055  * incoming data, we must reset the BMU while it is not doing a DMA
1056  * transfer. Since it is possible that the RX path is still active,
1057  * the RX RAM buffer will be stopped first, so any possible incoming
1058  * data will not trigger a DMA. After the RAM buffer is stopped, the
1059  * BMU is polled until any DMA in progress is ended and only then it
1060  * will be reset.
1061  */
1062 static void sky2_rx_stop(struct sky2_port *sky2)
1063 {
1064         struct sky2_hw *hw = sky2->hw;
1065         unsigned rxq = rxqaddr[sky2->port];
1066         int i;
1067
1068         /* disable the RAM Buffer receive queue */
1069         sky2_write8(hw, RB_ADDR(rxq, RB_CTRL), RB_DIS_OP_MD);
1070
1071         for (i = 0; i < 0xffff; i++)
1072                 if (sky2_read8(hw, RB_ADDR(rxq, Q_RSL))
1073                     == sky2_read8(hw, RB_ADDR(rxq, Q_RL)))
1074                         goto stopped;
1075
1076         printk(KERN_WARNING PFX "%s: receiver stop failed\n",
1077                sky2->netdev->name);
1078 stopped:
1079         sky2_write32(hw, Q_ADDR(rxq, Q_CSR), BMU_RST_SET | BMU_FIFO_RST);
1080
1081         /* reset the Rx prefetch unit */
1082         sky2_write32(hw, Y2_QADDR(rxq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
1083         mmiowb();
1084 }
1085
1086 /* Clean out receive buffer area, assumes receiver hardware stopped */
1087 static void sky2_rx_clean(struct sky2_port *sky2)
1088 {
1089         unsigned i;
1090
1091         memset(sky2->rx_le, 0, RX_LE_BYTES);
1092         for (i = 0; i < sky2->rx_pending; i++) {
1093                 struct rx_ring_info *re = sky2->rx_ring + i;
1094
1095                 if (re->skb) {
1096                         sky2_rx_unmap_skb(sky2->hw->pdev, re);
1097                         kfree_skb(re->skb);
1098                         re->skb = NULL;
1099                 }
1100         }
1101 }
1102
1103 /* Basic MII support */
1104 static int sky2_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
1105 {
1106         struct mii_ioctl_data *data = if_mii(ifr);
1107         struct sky2_port *sky2 = netdev_priv(dev);
1108         struct sky2_hw *hw = sky2->hw;
1109         int err = -EOPNOTSUPP;
1110
1111         if (!netif_running(dev))
1112                 return -ENODEV; /* Phy still in reset */
1113
1114         switch (cmd) {
1115         case SIOCGMIIPHY:
1116                 data->phy_id = PHY_ADDR_MARV;
1117
1118                 /* fallthru */
1119         case SIOCGMIIREG: {
1120                 u16 val = 0;
1121
1122                 spin_lock_bh(&sky2->phy_lock);
1123                 err = __gm_phy_read(hw, sky2->port, data->reg_num & 0x1f, &val);
1124                 spin_unlock_bh(&sky2->phy_lock);
1125
1126                 data->val_out = val;
1127                 break;
1128         }
1129
1130         case SIOCSMIIREG:
1131                 if (!capable(CAP_NET_ADMIN))
1132                         return -EPERM;
1133
1134                 spin_lock_bh(&sky2->phy_lock);
1135                 err = gm_phy_write(hw, sky2->port, data->reg_num & 0x1f,
1136                                    data->val_in);
1137                 spin_unlock_bh(&sky2->phy_lock);
1138                 break;
1139         }
1140         return err;
1141 }
1142
1143 #ifdef SKY2_VLAN_TAG_USED
1144 static void sky2_vlan_rx_register(struct net_device *dev, struct vlan_group *grp)
1145 {
1146         struct sky2_port *sky2 = netdev_priv(dev);
1147         struct sky2_hw *hw = sky2->hw;
1148         u16 port = sky2->port;
1149
1150         netif_tx_lock_bh(dev);
1151         napi_disable(&hw->napi);
1152
1153         sky2->vlgrp = grp;
1154         if (grp) {
1155                 sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
1156                              RX_VLAN_STRIP_ON);
1157                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
1158                              TX_VLAN_TAG_ON);
1159         } else {
1160                 sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
1161                              RX_VLAN_STRIP_OFF);
1162                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
1163                              TX_VLAN_TAG_OFF);
1164         }
1165
1166         napi_enable(&hw->napi);
1167         netif_tx_unlock_bh(dev);
1168 }
1169 #endif
1170
1171 /*
1172  * Allocate an skb for receiving. If the MTU is large enough
1173  * make the skb non-linear with a fragment list of pages.
1174  *
1175  * It appears the hardware has a bug in the FIFO logic that
1176  * cause it to hang if the FIFO gets overrun and the receive buffer
1177  * is not 64 byte aligned. The buffer returned from netdev_alloc_skb is
1178  * aligned except if slab debugging is enabled.
1179  */
1180 static struct sk_buff *sky2_rx_alloc(struct sky2_port *sky2)
1181 {
1182         struct sk_buff *skb;
1183         unsigned long p;
1184         int i;
1185
1186         skb = netdev_alloc_skb(sky2->netdev, sky2->rx_data_size + RX_SKB_ALIGN);
1187         if (!skb)
1188                 goto nomem;
1189
1190         p = (unsigned long) skb->data;
1191         skb_reserve(skb, ALIGN(p, RX_SKB_ALIGN) - p);
1192
1193         for (i = 0; i < sky2->rx_nfrags; i++) {
1194                 struct page *page = alloc_page(GFP_ATOMIC);
1195
1196                 if (!page)
1197                         goto free_partial;
1198                 skb_fill_page_desc(skb, i, page, 0, PAGE_SIZE);
1199         }
1200
1201         return skb;
1202 free_partial:
1203         kfree_skb(skb);
1204 nomem:
1205         return NULL;
1206 }
1207
1208 static inline void sky2_rx_update(struct sky2_port *sky2, unsigned rxq)
1209 {
1210         sky2_put_idx(sky2->hw, rxq, sky2->rx_put);
1211 }
1212
1213 /*
1214  * Allocate and setup receiver buffer pool.
1215  * Normal case this ends up creating one list element for skb
1216  * in the receive ring. Worst case if using large MTU and each
1217  * allocation falls on a different 64 bit region, that results
1218  * in 6 list elements per ring entry.
1219  * One element is used for checksum enable/disable, and one
1220  * extra to avoid wrap.
1221  */
1222 static int sky2_rx_start(struct sky2_port *sky2)
1223 {
1224         struct sky2_hw *hw = sky2->hw;
1225         struct rx_ring_info *re;
1226         unsigned rxq = rxqaddr[sky2->port];
1227         unsigned i, size, space, thresh;
1228
1229         sky2->rx_put = sky2->rx_next = 0;
1230         sky2_qset(hw, rxq);
1231
1232         /* On PCI express lowering the watermark gives better performance */
1233         if (pci_find_capability(hw->pdev, PCI_CAP_ID_EXP))
1234                 sky2_write32(hw, Q_ADDR(rxq, Q_WM), BMU_WM_PEX);
1235
1236         /* These chips have no ram buffer?
1237          * MAC Rx RAM Read is controlled by hardware */
1238         if (hw->chip_id == CHIP_ID_YUKON_EC_U &&
1239             (hw->chip_rev == CHIP_REV_YU_EC_U_A1
1240              || hw->chip_rev == CHIP_REV_YU_EC_U_B0))
1241                 sky2_write32(hw, Q_ADDR(rxq, Q_TEST), F_M_RX_RAM_DIS);
1242
1243         sky2_prefetch_init(hw, rxq, sky2->rx_le_map, RX_LE_SIZE - 1);
1244
1245         if (!(hw->flags & SKY2_HW_NEW_LE))
1246                 rx_set_checksum(sky2);
1247
1248         /* Space needed for frame data + headers rounded up */
1249         size = roundup(sky2->netdev->mtu + ETH_HLEN + VLAN_HLEN, 8);
1250
1251         /* Stopping point for hardware truncation */
1252         thresh = (size - 8) / sizeof(u32);
1253
1254         /* Account for overhead of skb - to avoid order > 0 allocation */
1255         space = SKB_DATA_ALIGN(size) + NET_SKB_PAD
1256                 + sizeof(struct skb_shared_info);
1257
1258         sky2->rx_nfrags = space >> PAGE_SHIFT;
1259         BUG_ON(sky2->rx_nfrags > ARRAY_SIZE(re->frag_addr));
1260
1261         if (sky2->rx_nfrags != 0) {
1262                 /* Compute residue after pages */
1263                 space = sky2->rx_nfrags << PAGE_SHIFT;
1264
1265                 if (space < size)
1266                         size -= space;
1267                 else
1268                         size = 0;
1269
1270                 /* Optimize to handle small packets and headers */
1271                 if (size < copybreak)
1272                         size = copybreak;
1273                 if (size < ETH_HLEN)
1274                         size = ETH_HLEN;
1275         }
1276         sky2->rx_data_size = size;
1277
1278         /* Fill Rx ring */
1279         for (i = 0; i < sky2->rx_pending; i++) {
1280                 re = sky2->rx_ring + i;
1281
1282                 re->skb = sky2_rx_alloc(sky2);
1283                 if (!re->skb)
1284                         goto nomem;
1285
1286                 sky2_rx_map_skb(hw->pdev, re, sky2->rx_data_size);
1287                 sky2_rx_submit(sky2, re);
1288         }
1289
1290         /*
1291          * The receiver hangs if it receives frames larger than the
1292          * packet buffer. As a workaround, truncate oversize frames, but
1293          * the register is limited to 9 bits, so if you do frames > 2052
1294          * you better get the MTU right!
1295          */
1296         if (thresh > 0x1ff)
1297                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_OFF);
1298         else {
1299                 sky2_write16(hw, SK_REG(sky2->port, RX_GMF_TR_THR), thresh);
1300                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_ON);
1301         }
1302
1303         /* Tell chip about available buffers */
1304         sky2_rx_update(sky2, rxq);
1305         return 0;
1306 nomem:
1307         sky2_rx_clean(sky2);
1308         return -ENOMEM;
1309 }
1310
1311 /* Bring up network interface. */
1312 static int sky2_up(struct net_device *dev)
1313 {
1314         struct sky2_port *sky2 = netdev_priv(dev);
1315         struct sky2_hw *hw = sky2->hw;
1316         unsigned port = sky2->port;
1317         u32 imask, ramsize;
1318         int cap, err = -ENOMEM;
1319         struct net_device *otherdev = hw->dev[sky2->port^1];
1320
1321         /*
1322          * On dual port PCI-X card, there is an problem where status
1323          * can be received out of order due to split transactions
1324          */
1325         if (otherdev && netif_running(otherdev) &&
1326             (cap = pci_find_capability(hw->pdev, PCI_CAP_ID_PCIX))) {
1327                 u16 cmd;
1328
1329                 cmd = sky2_pci_read16(hw, cap + PCI_X_CMD);
1330                 cmd &= ~PCI_X_CMD_MAX_SPLIT;
1331                 sky2_pci_write16(hw, cap + PCI_X_CMD, cmd);
1332
1333         }
1334
1335         if (netif_msg_ifup(sky2))
1336                 printk(KERN_INFO PFX "%s: enabling interface\n", dev->name);
1337
1338         netif_carrier_off(dev);
1339
1340         /* must be power of 2 */
1341         sky2->tx_le = pci_alloc_consistent(hw->pdev,
1342                                            TX_RING_SIZE *
1343                                            sizeof(struct sky2_tx_le),
1344                                            &sky2->tx_le_map);
1345         if (!sky2->tx_le)
1346                 goto err_out;
1347
1348         sky2->tx_ring = kcalloc(TX_RING_SIZE, sizeof(struct tx_ring_info),
1349                                 GFP_KERNEL);
1350         if (!sky2->tx_ring)
1351                 goto err_out;
1352
1353         tx_init(sky2);
1354
1355         sky2->rx_le = pci_alloc_consistent(hw->pdev, RX_LE_BYTES,
1356                                            &sky2->rx_le_map);
1357         if (!sky2->rx_le)
1358                 goto err_out;
1359         memset(sky2->rx_le, 0, RX_LE_BYTES);
1360
1361         sky2->rx_ring = kcalloc(sky2->rx_pending, sizeof(struct rx_ring_info),
1362                                 GFP_KERNEL);
1363         if (!sky2->rx_ring)
1364                 goto err_out;
1365
1366         sky2_phy_power(hw, port, 1);
1367
1368         sky2_mac_init(hw, port);
1369
1370         /* Register is number of 4K blocks on internal RAM buffer. */
1371         ramsize = sky2_read8(hw, B2_E_0) * 4;
1372         if (ramsize > 0) {
1373                 u32 rxspace;
1374
1375                 pr_debug(PFX "%s: ram buffer %dK\n", dev->name, ramsize);
1376                 if (ramsize < 16)
1377                         rxspace = ramsize / 2;
1378                 else
1379                         rxspace = 8 + (2*(ramsize - 16))/3;
1380
1381                 sky2_ramset(hw, rxqaddr[port], 0, rxspace);
1382                 sky2_ramset(hw, txqaddr[port], rxspace, ramsize - rxspace);
1383
1384                 /* Make sure SyncQ is disabled */
1385                 sky2_write8(hw, RB_ADDR(port == 0 ? Q_XS1 : Q_XS2, RB_CTRL),
1386                             RB_RST_SET);
1387         }
1388
1389         sky2_qset(hw, txqaddr[port]);
1390
1391         /* This is copied from sk98lin 10.0.5.3; no one tells me about erratta's */
1392         if (hw->chip_id == CHIP_ID_YUKON_EX && hw->chip_rev == CHIP_REV_YU_EX_B0)
1393                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_TEST), F_TX_CHK_AUTO_OFF);
1394
1395         /* Set almost empty threshold */
1396         if (hw->chip_id == CHIP_ID_YUKON_EC_U
1397             && hw->chip_rev == CHIP_REV_YU_EC_U_A0)
1398                 sky2_write16(hw, Q_ADDR(txqaddr[port], Q_AL), ECU_TXFF_LEV);
1399
1400         sky2_prefetch_init(hw, txqaddr[port], sky2->tx_le_map,
1401                            TX_RING_SIZE - 1);
1402
1403         err = sky2_rx_start(sky2);
1404         if (err)
1405                 goto err_out;
1406
1407         /* Enable interrupts from phy/mac for port */
1408         imask = sky2_read32(hw, B0_IMSK);
1409         imask |= portirq_msk[port];
1410         sky2_write32(hw, B0_IMSK, imask);
1411
1412         return 0;
1413
1414 err_out:
1415         if (sky2->rx_le) {
1416                 pci_free_consistent(hw->pdev, RX_LE_BYTES,
1417                                     sky2->rx_le, sky2->rx_le_map);
1418                 sky2->rx_le = NULL;
1419         }
1420         if (sky2->tx_le) {
1421                 pci_free_consistent(hw->pdev,
1422                                     TX_RING_SIZE * sizeof(struct sky2_tx_le),
1423                                     sky2->tx_le, sky2->tx_le_map);
1424                 sky2->tx_le = NULL;
1425         }
1426         kfree(sky2->tx_ring);
1427         kfree(sky2->rx_ring);
1428
1429         sky2->tx_ring = NULL;
1430         sky2->rx_ring = NULL;
1431         return err;
1432 }
1433
1434 /* Modular subtraction in ring */
1435 static inline int tx_dist(unsigned tail, unsigned head)
1436 {
1437         return (head - tail) & (TX_RING_SIZE - 1);
1438 }
1439
1440 /* Number of list elements available for next tx */
1441 static inline int tx_avail(const struct sky2_port *sky2)
1442 {
1443         return sky2->tx_pending - tx_dist(sky2->tx_cons, sky2->tx_prod);
1444 }
1445
1446 /* Estimate of number of transmit list elements required */
1447 static unsigned tx_le_req(const struct sk_buff *skb)
1448 {
1449         unsigned count;
1450
1451         count = sizeof(dma_addr_t) / sizeof(u32);
1452         count += skb_shinfo(skb)->nr_frags * count;
1453
1454         if (skb_is_gso(skb))
1455                 ++count;
1456
1457         if (skb->ip_summed == CHECKSUM_PARTIAL)
1458                 ++count;
1459
1460         return count;
1461 }
1462
1463 /*
1464  * Put one packet in ring for transmit.
1465  * A single packet can generate multiple list elements, and
1466  * the number of ring elements will probably be less than the number
1467  * of list elements used.
1468  */
1469 static int sky2_xmit_frame(struct sk_buff *skb, struct net_device *dev)
1470 {
1471         struct sky2_port *sky2 = netdev_priv(dev);
1472         struct sky2_hw *hw = sky2->hw;
1473         struct sky2_tx_le *le = NULL;
1474         struct tx_ring_info *re;
1475         unsigned i, len;
1476         dma_addr_t mapping;
1477         u32 addr64;
1478         u16 mss;
1479         u8 ctrl;
1480
1481         if (unlikely(tx_avail(sky2) < tx_le_req(skb)))
1482                 return NETDEV_TX_BUSY;
1483
1484         if (unlikely(netif_msg_tx_queued(sky2)))
1485                 printk(KERN_DEBUG "%s: tx queued, slot %u, len %d\n",
1486                        dev->name, sky2->tx_prod, skb->len);
1487
1488         len = skb_headlen(skb);
1489         mapping = pci_map_single(hw->pdev, skb->data, len, PCI_DMA_TODEVICE);
1490         addr64 = upper_32_bits(mapping);
1491
1492         /* Send high bits if changed or crosses boundary */
1493         if (addr64 != sky2->tx_addr64 ||
1494             upper_32_bits(mapping + len) != sky2->tx_addr64) {
1495                 le = get_tx_le(sky2);
1496                 le->addr = cpu_to_le32(addr64);
1497                 le->opcode = OP_ADDR64 | HW_OWNER;
1498                 sky2->tx_addr64 = upper_32_bits(mapping + len);
1499         }
1500
1501         /* Check for TCP Segmentation Offload */
1502         mss = skb_shinfo(skb)->gso_size;
1503         if (mss != 0) {
1504
1505                 if (!(hw->flags & SKY2_HW_NEW_LE))
1506                         mss += ETH_HLEN + ip_hdrlen(skb) + tcp_hdrlen(skb);
1507
1508                 if (mss != sky2->tx_last_mss) {
1509                         le = get_tx_le(sky2);
1510                         le->addr = cpu_to_le32(mss);
1511
1512                         if (hw->flags & SKY2_HW_NEW_LE)
1513                                 le->opcode = OP_MSS | HW_OWNER;
1514                         else
1515                                 le->opcode = OP_LRGLEN | HW_OWNER;
1516                         sky2->tx_last_mss = mss;
1517                 }
1518         }
1519
1520         ctrl = 0;
1521 #ifdef SKY2_VLAN_TAG_USED
1522         /* Add VLAN tag, can piggyback on LRGLEN or ADDR64 */
1523         if (sky2->vlgrp && vlan_tx_tag_present(skb)) {
1524                 if (!le) {
1525                         le = get_tx_le(sky2);
1526                         le->addr = 0;
1527                         le->opcode = OP_VLAN|HW_OWNER;
1528                 } else
1529                         le->opcode |= OP_VLAN;
1530                 le->length = cpu_to_be16(vlan_tx_tag_get(skb));
1531                 ctrl |= INS_VLAN;
1532         }
1533 #endif
1534
1535         /* Handle TCP checksum offload */
1536         if (skb->ip_summed == CHECKSUM_PARTIAL) {
1537                 /* On Yukon EX (some versions) encoding change. */
1538                 if (hw->flags & SKY2_HW_AUTO_TX_SUM)
1539                         ctrl |= CALSUM; /* auto checksum */
1540                 else {
1541                         const unsigned offset = skb_transport_offset(skb);
1542                         u32 tcpsum;
1543
1544                         tcpsum = offset << 16;                  /* sum start */
1545                         tcpsum |= offset + skb->csum_offset;    /* sum write */
1546
1547                         ctrl |= CALSUM | WR_SUM | INIT_SUM | LOCK_SUM;
1548                         if (ip_hdr(skb)->protocol == IPPROTO_UDP)
1549                                 ctrl |= UDPTCP;
1550
1551                         if (tcpsum != sky2->tx_tcpsum) {
1552                                 sky2->tx_tcpsum = tcpsum;
1553
1554                                 le = get_tx_le(sky2);
1555                                 le->addr = cpu_to_le32(tcpsum);
1556                                 le->length = 0; /* initial checksum value */
1557                                 le->ctrl = 1;   /* one packet */
1558                                 le->opcode = OP_TCPLISW | HW_OWNER;
1559                         }
1560                 }
1561         }
1562
1563         le = get_tx_le(sky2);
1564         le->addr = cpu_to_le32((u32) mapping);
1565         le->length = cpu_to_le16(len);
1566         le->ctrl = ctrl;
1567         le->opcode = mss ? (OP_LARGESEND | HW_OWNER) : (OP_PACKET | HW_OWNER);
1568
1569         re = tx_le_re(sky2, le);
1570         re->skb = skb;
1571         pci_unmap_addr_set(re, mapaddr, mapping);
1572         pci_unmap_len_set(re, maplen, len);
1573
1574         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1575                 const skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
1576
1577                 mapping = pci_map_page(hw->pdev, frag->page, frag->page_offset,
1578                                        frag->size, PCI_DMA_TODEVICE);
1579                 addr64 = upper_32_bits(mapping);
1580                 if (addr64 != sky2->tx_addr64) {
1581                         le = get_tx_le(sky2);
1582                         le->addr = cpu_to_le32(addr64);
1583                         le->ctrl = 0;
1584                         le->opcode = OP_ADDR64 | HW_OWNER;
1585                         sky2->tx_addr64 = addr64;
1586                 }
1587
1588                 le = get_tx_le(sky2);
1589                 le->addr = cpu_to_le32((u32) mapping);
1590                 le->length = cpu_to_le16(frag->size);
1591                 le->ctrl = ctrl;
1592                 le->opcode = OP_BUFFER | HW_OWNER;
1593
1594                 re = tx_le_re(sky2, le);
1595                 re->skb = skb;
1596                 pci_unmap_addr_set(re, mapaddr, mapping);
1597                 pci_unmap_len_set(re, maplen, frag->size);
1598         }
1599
1600         le->ctrl |= EOP;
1601
1602         if (tx_avail(sky2) <= MAX_SKB_TX_LE)
1603                 netif_stop_queue(dev);
1604
1605         sky2_put_idx(hw, txqaddr[sky2->port], sky2->tx_prod);
1606
1607         dev->trans_start = jiffies;
1608         return NETDEV_TX_OK;
1609 }
1610
1611 /*
1612  * Free ring elements from starting at tx_cons until "done"
1613  *
1614  * NB: the hardware will tell us about partial completion of multi-part
1615  *     buffers so make sure not to free skb to early.
1616  */
1617 static void sky2_tx_complete(struct sky2_port *sky2, u16 done)
1618 {
1619         struct net_device *dev = sky2->netdev;
1620         struct pci_dev *pdev = sky2->hw->pdev;
1621         unsigned idx;
1622
1623         BUG_ON(done >= TX_RING_SIZE);
1624
1625         for (idx = sky2->tx_cons; idx != done;
1626              idx = RING_NEXT(idx, TX_RING_SIZE)) {
1627                 struct sky2_tx_le *le = sky2->tx_le + idx;
1628                 struct tx_ring_info *re = sky2->tx_ring + idx;
1629
1630                 switch(le->opcode & ~HW_OWNER) {
1631                 case OP_LARGESEND:
1632                 case OP_PACKET:
1633                         pci_unmap_single(pdev,
1634                                          pci_unmap_addr(re, mapaddr),
1635                                          pci_unmap_len(re, maplen),
1636                                          PCI_DMA_TODEVICE);
1637                         break;
1638                 case OP_BUFFER:
1639                         pci_unmap_page(pdev, pci_unmap_addr(re, mapaddr),
1640                                        pci_unmap_len(re, maplen),
1641                                        PCI_DMA_TODEVICE);
1642                         break;
1643                 }
1644
1645                 if (le->ctrl & EOP) {
1646                         if (unlikely(netif_msg_tx_done(sky2)))
1647                                 printk(KERN_DEBUG "%s: tx done %u\n",
1648                                        dev->name, idx);
1649
1650                         dev->stats.tx_packets++;
1651                         dev->stats.tx_bytes += re->skb->len;
1652
1653                         dev_kfree_skb_any(re->skb);
1654                         sky2->tx_next = RING_NEXT(idx, TX_RING_SIZE);
1655                 }
1656         }
1657
1658         sky2->tx_cons = idx;
1659         smp_mb();
1660
1661         if (tx_avail(sky2) > MAX_SKB_TX_LE + 4)
1662                 netif_wake_queue(dev);
1663 }
1664
1665 /* Cleanup all untransmitted buffers, assume transmitter not running */
1666 static void sky2_tx_clean(struct net_device *dev)
1667 {
1668         struct sky2_port *sky2 = netdev_priv(dev);
1669
1670         netif_tx_lock_bh(dev);
1671         sky2_tx_complete(sky2, sky2->tx_prod);
1672         netif_tx_unlock_bh(dev);
1673 }
1674
1675 /* Network shutdown */
1676 static int sky2_down(struct net_device *dev)
1677 {
1678         struct sky2_port *sky2 = netdev_priv(dev);
1679         struct sky2_hw *hw = sky2->hw;
1680         unsigned port = sky2->port;
1681         u16 ctrl;
1682         u32 imask;
1683
1684         /* Never really got started! */
1685         if (!sky2->tx_le)
1686                 return 0;
1687
1688         if (netif_msg_ifdown(sky2))
1689                 printk(KERN_INFO PFX "%s: disabling interface\n", dev->name);
1690
1691         /* Stop more packets from being queued */
1692         netif_stop_queue(dev);
1693
1694         /* Disable port IRQ */
1695         imask = sky2_read32(hw, B0_IMSK);
1696         imask &= ~portirq_msk[port];
1697         sky2_write32(hw, B0_IMSK, imask);
1698
1699         synchronize_irq(hw->pdev->irq);
1700
1701         sky2_gmac_reset(hw, port);
1702
1703         /* Stop transmitter */
1704         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_STOP);
1705         sky2_read32(hw, Q_ADDR(txqaddr[port], Q_CSR));
1706
1707         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL),
1708                      RB_RST_SET | RB_DIS_OP_MD);
1709
1710         ctrl = gma_read16(hw, port, GM_GP_CTRL);
1711         ctrl &= ~(GM_GPCR_TX_ENA | GM_GPCR_RX_ENA);
1712         gma_write16(hw, port, GM_GP_CTRL, ctrl);
1713
1714         /* Make sure no packets are pending */
1715         napi_synchronize(&hw->napi);
1716
1717         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
1718
1719         /* Workaround shared GMAC reset */
1720         if (!(hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0
1721               && port == 0 && hw->dev[1] && netif_running(hw->dev[1])))
1722                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_SET);
1723
1724         /* Disable Force Sync bit and Enable Alloc bit */
1725         sky2_write8(hw, SK_REG(port, TXA_CTRL),
1726                     TXA_DIS_FSYNC | TXA_DIS_ALLOC | TXA_STOP_RC);
1727
1728         /* Stop Interval Timer and Limit Counter of Tx Arbiter */
1729         sky2_write32(hw, SK_REG(port, TXA_ITI_INI), 0L);
1730         sky2_write32(hw, SK_REG(port, TXA_LIM_INI), 0L);
1731
1732         /* Reset the PCI FIFO of the async Tx queue */
1733         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR),
1734                      BMU_RST_SET | BMU_FIFO_RST);
1735
1736         /* Reset the Tx prefetch units */
1737         sky2_write32(hw, Y2_QADDR(txqaddr[port], PREF_UNIT_CTRL),
1738                      PREF_UNIT_RST_SET);
1739
1740         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL), RB_RST_SET);
1741
1742         sky2_rx_stop(sky2);
1743
1744         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
1745         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_SET);
1746
1747         sky2_phy_power(hw, port, 0);
1748
1749         netif_carrier_off(dev);
1750
1751         /* turn off LED's */
1752         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
1753
1754         sky2_tx_clean(dev);
1755         sky2_rx_clean(sky2);
1756
1757         pci_free_consistent(hw->pdev, RX_LE_BYTES,
1758                             sky2->rx_le, sky2->rx_le_map);
1759         kfree(sky2->rx_ring);
1760
1761         pci_free_consistent(hw->pdev,
1762                             TX_RING_SIZE * sizeof(struct sky2_tx_le),
1763                             sky2->tx_le, sky2->tx_le_map);
1764         kfree(sky2->tx_ring);
1765
1766         sky2->tx_le = NULL;
1767         sky2->rx_le = NULL;
1768
1769         sky2->rx_ring = NULL;
1770         sky2->tx_ring = NULL;
1771
1772         return 0;
1773 }
1774
1775 static u16 sky2_phy_speed(const struct sky2_hw *hw, u16 aux)
1776 {
1777         if (hw->flags & SKY2_HW_FIBRE_PHY)
1778                 return SPEED_1000;
1779
1780         if (!(hw->flags & SKY2_HW_GIGABIT)) {
1781                 if (aux & PHY_M_PS_SPEED_100)
1782                         return SPEED_100;
1783                 else
1784                         return SPEED_10;
1785         }
1786
1787         switch (aux & PHY_M_PS_SPEED_MSK) {
1788         case PHY_M_PS_SPEED_1000:
1789                 return SPEED_1000;
1790         case PHY_M_PS_SPEED_100:
1791                 return SPEED_100;
1792         default:
1793                 return SPEED_10;
1794         }
1795 }
1796
1797 static void sky2_link_up(struct sky2_port *sky2)
1798 {
1799         struct sky2_hw *hw = sky2->hw;
1800         unsigned port = sky2->port;
1801         u16 reg;
1802         static const char *fc_name[] = {
1803                 [FC_NONE]       = "none",
1804                 [FC_TX]         = "tx",
1805                 [FC_RX]         = "rx",
1806                 [FC_BOTH]       = "both",
1807         };
1808
1809         /* enable Rx/Tx */
1810         reg = gma_read16(hw, port, GM_GP_CTRL);
1811         reg |= GM_GPCR_RX_ENA | GM_GPCR_TX_ENA;
1812         gma_write16(hw, port, GM_GP_CTRL, reg);
1813
1814         gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
1815
1816         netif_carrier_on(sky2->netdev);
1817
1818         mod_timer(&hw->watchdog_timer, jiffies + 1);
1819
1820         /* Turn on link LED */
1821         sky2_write8(hw, SK_REG(port, LNK_LED_REG),
1822                     LINKLED_ON | LINKLED_BLINK_OFF | LINKLED_LINKSYNC_OFF);
1823
1824         if (netif_msg_link(sky2))
1825                 printk(KERN_INFO PFX
1826                        "%s: Link is up at %d Mbps, %s duplex, flow control %s\n",
1827                        sky2->netdev->name, sky2->speed,
1828                        sky2->duplex == DUPLEX_FULL ? "full" : "half",
1829                        fc_name[sky2->flow_status]);
1830 }
1831
1832 static void sky2_link_down(struct sky2_port *sky2)
1833 {
1834         struct sky2_hw *hw = sky2->hw;
1835         unsigned port = sky2->port;
1836         u16 reg;
1837
1838         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
1839
1840         reg = gma_read16(hw, port, GM_GP_CTRL);
1841         reg &= ~(GM_GPCR_RX_ENA | GM_GPCR_TX_ENA);
1842         gma_write16(hw, port, GM_GP_CTRL, reg);
1843
1844         netif_carrier_off(sky2->netdev);
1845
1846         /* Turn on link LED */
1847         sky2_write8(hw, SK_REG(port, LNK_LED_REG), LINKLED_OFF);
1848
1849         if (netif_msg_link(sky2))
1850                 printk(KERN_INFO PFX "%s: Link is down.\n", sky2->netdev->name);
1851
1852         sky2_phy_init(hw, port);
1853 }
1854
1855 static enum flow_control sky2_flow(int rx, int tx)
1856 {
1857         if (rx)
1858                 return tx ? FC_BOTH : FC_RX;
1859         else
1860                 return tx ? FC_TX : FC_NONE;
1861 }
1862
1863 static int sky2_autoneg_done(struct sky2_port *sky2, u16 aux)
1864 {
1865         struct sky2_hw *hw = sky2->hw;
1866         unsigned port = sky2->port;
1867         u16 advert, lpa;
1868
1869         advert = gm_phy_read(hw, port, PHY_MARV_AUNE_ADV);
1870         lpa = gm_phy_read(hw, port, PHY_MARV_AUNE_LP);
1871         if (lpa & PHY_M_AN_RF) {
1872                 printk(KERN_ERR PFX "%s: remote fault", sky2->netdev->name);
1873                 return -1;
1874         }
1875
1876         if (!(aux & PHY_M_PS_SPDUP_RES)) {
1877                 printk(KERN_ERR PFX "%s: speed/duplex mismatch",
1878                        sky2->netdev->name);
1879                 return -1;
1880         }
1881
1882         sky2->speed = sky2_phy_speed(hw, aux);
1883         sky2->duplex = (aux & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1884
1885         /* Since the pause result bits seem to in different positions on
1886          * different chips. look at registers.
1887          */
1888         if (hw->flags & SKY2_HW_FIBRE_PHY) {
1889                 /* Shift for bits in fiber PHY */
1890                 advert &= ~(ADVERTISE_PAUSE_CAP|ADVERTISE_PAUSE_ASYM);
1891                 lpa &= ~(LPA_PAUSE_CAP|LPA_PAUSE_ASYM);
1892
1893                 if (advert & ADVERTISE_1000XPAUSE)
1894                         advert |= ADVERTISE_PAUSE_CAP;
1895                 if (advert & ADVERTISE_1000XPSE_ASYM)
1896                         advert |= ADVERTISE_PAUSE_ASYM;
1897                 if (lpa & LPA_1000XPAUSE)
1898                         lpa |= LPA_PAUSE_CAP;
1899                 if (lpa & LPA_1000XPAUSE_ASYM)
1900                         lpa |= LPA_PAUSE_ASYM;
1901         }
1902
1903         sky2->flow_status = FC_NONE;
1904         if (advert & ADVERTISE_PAUSE_CAP) {
1905                 if (lpa & LPA_PAUSE_CAP)
1906                         sky2->flow_status = FC_BOTH;
1907                 else if (advert & ADVERTISE_PAUSE_ASYM)
1908                         sky2->flow_status = FC_RX;
1909         } else if (advert & ADVERTISE_PAUSE_ASYM) {
1910                 if ((lpa & LPA_PAUSE_CAP) && (lpa & LPA_PAUSE_ASYM))
1911                         sky2->flow_status = FC_TX;
1912         }
1913
1914         if (sky2->duplex == DUPLEX_HALF && sky2->speed < SPEED_1000
1915             && !(hw->chip_id == CHIP_ID_YUKON_EC_U || hw->chip_id == CHIP_ID_YUKON_EX))
1916                 sky2->flow_status = FC_NONE;
1917
1918         if (sky2->flow_status & FC_TX)
1919                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
1920         else
1921                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
1922
1923         return 0;
1924 }
1925
1926 /* Interrupt from PHY */
1927 static void sky2_phy_intr(struct sky2_hw *hw, unsigned port)
1928 {
1929         struct net_device *dev = hw->dev[port];
1930         struct sky2_port *sky2 = netdev_priv(dev);
1931         u16 istatus, phystat;
1932
1933         if (!netif_running(dev))
1934                 return;
1935
1936         spin_lock(&sky2->phy_lock);
1937         istatus = gm_phy_read(hw, port, PHY_MARV_INT_STAT);
1938         phystat = gm_phy_read(hw, port, PHY_MARV_PHY_STAT);
1939
1940         if (netif_msg_intr(sky2))
1941                 printk(KERN_INFO PFX "%s: phy interrupt status 0x%x 0x%x\n",
1942                        sky2->netdev->name, istatus, phystat);
1943
1944         if (sky2->autoneg == AUTONEG_ENABLE && (istatus & PHY_M_IS_AN_COMPL)) {
1945                 if (sky2_autoneg_done(sky2, phystat) == 0)
1946                         sky2_link_up(sky2);
1947                 goto out;
1948         }
1949
1950         if (istatus & PHY_M_IS_LSP_CHANGE)
1951                 sky2->speed = sky2_phy_speed(hw, phystat);
1952
1953         if (istatus & PHY_M_IS_DUP_CHANGE)
1954                 sky2->duplex =
1955                     (phystat & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1956
1957         if (istatus & PHY_M_IS_LST_CHANGE) {
1958                 if (phystat & PHY_M_PS_LINK_UP)
1959                         sky2_link_up(sky2);
1960                 else
1961                         sky2_link_down(sky2);
1962         }
1963 out:
1964         spin_unlock(&sky2->phy_lock);
1965 }
1966
1967 /* Transmit timeout is only called if we are running, carrier is up
1968  * and tx queue is full (stopped).
1969  */
1970 static void sky2_tx_timeout(struct net_device *dev)
1971 {
1972         struct sky2_port *sky2 = netdev_priv(dev);
1973         struct sky2_hw *hw = sky2->hw;
1974
1975         if (netif_msg_timer(sky2))
1976                 printk(KERN_ERR PFX "%s: tx timeout\n", dev->name);
1977
1978         printk(KERN_DEBUG PFX "%s: transmit ring %u .. %u report=%u done=%u\n",
1979                dev->name, sky2->tx_cons, sky2->tx_prod,
1980                sky2_read16(hw, sky2->port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX),
1981                sky2_read16(hw, Q_ADDR(txqaddr[sky2->port], Q_DONE)));
1982
1983         /* can't restart safely under softirq */
1984         schedule_work(&hw->restart_work);
1985 }
1986
1987 static int sky2_change_mtu(struct net_device *dev, int new_mtu)
1988 {
1989         struct sky2_port *sky2 = netdev_priv(dev);
1990         struct sky2_hw *hw = sky2->hw;
1991         unsigned port = sky2->port;
1992         int err;
1993         u16 ctl, mode;
1994         u32 imask;
1995
1996         if (new_mtu < ETH_ZLEN || new_mtu > ETH_JUMBO_MTU)
1997                 return -EINVAL;
1998
1999         if (new_mtu > ETH_DATA_LEN &&
2000             (hw->chip_id == CHIP_ID_YUKON_FE ||
2001              hw->chip_id == CHIP_ID_YUKON_FE_P))
2002                 return -EINVAL;
2003
2004         if (!netif_running(dev)) {
2005                 dev->mtu = new_mtu;
2006                 return 0;
2007         }
2008
2009         imask = sky2_read32(hw, B0_IMSK);
2010         sky2_write32(hw, B0_IMSK, 0);
2011
2012         dev->trans_start = jiffies;     /* prevent tx timeout */
2013         netif_stop_queue(dev);
2014         napi_disable(&hw->napi);
2015
2016         synchronize_irq(hw->pdev->irq);
2017
2018         if (sky2_read8(hw, B2_E_0) == 0)
2019                 sky2_set_tx_stfwd(hw, port);
2020
2021         ctl = gma_read16(hw, port, GM_GP_CTRL);
2022         gma_write16(hw, port, GM_GP_CTRL, ctl & ~GM_GPCR_RX_ENA);
2023         sky2_rx_stop(sky2);
2024         sky2_rx_clean(sky2);
2025
2026         dev->mtu = new_mtu;
2027
2028         mode = DATA_BLIND_VAL(DATA_BLIND_DEF) |
2029                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
2030
2031         if (dev->mtu > ETH_DATA_LEN)
2032                 mode |= GM_SMOD_JUMBO_ENA;
2033
2034         gma_write16(hw, port, GM_SERIAL_MODE, mode);
2035
2036         sky2_write8(hw, RB_ADDR(rxqaddr[port], RB_CTRL), RB_ENA_OP_MD);
2037
2038         err = sky2_rx_start(sky2);
2039         sky2_write32(hw, B0_IMSK, imask);
2040
2041         napi_enable(&hw->napi);
2042
2043         if (err)
2044                 dev_close(dev);
2045         else {
2046                 gma_write16(hw, port, GM_GP_CTRL, ctl);
2047
2048                 netif_wake_queue(dev);
2049         }
2050
2051         return err;
2052 }
2053
2054 /* For small just reuse existing skb for next receive */
2055 static struct sk_buff *receive_copy(struct sky2_port *sky2,
2056                                     const struct rx_ring_info *re,
2057                                     unsigned length)
2058 {
2059         struct sk_buff *skb;
2060
2061         skb = netdev_alloc_skb(sky2->netdev, length + 2);
2062         if (likely(skb)) {
2063                 skb_reserve(skb, 2);
2064                 pci_dma_sync_single_for_cpu(sky2->hw->pdev, re->data_addr,
2065                                             length, PCI_DMA_FROMDEVICE);
2066                 skb_copy_from_linear_data(re->skb, skb->data, length);
2067                 skb->ip_summed = re->skb->ip_summed;
2068                 skb->csum = re->skb->csum;
2069                 pci_dma_sync_single_for_device(sky2->hw->pdev, re->data_addr,
2070                                                length, PCI_DMA_FROMDEVICE);
2071                 re->skb->ip_summed = CHECKSUM_NONE;
2072                 skb_put(skb, length);
2073         }
2074         return skb;
2075 }
2076
2077 /* Adjust length of skb with fragments to match received data */
2078 static void skb_put_frags(struct sk_buff *skb, unsigned int hdr_space,
2079                           unsigned int length)
2080 {
2081         int i, num_frags;
2082         unsigned int size;
2083
2084         /* put header into skb */
2085         size = min(length, hdr_space);
2086         skb->tail += size;
2087         skb->len += size;
2088         length -= size;
2089
2090         num_frags = skb_shinfo(skb)->nr_frags;
2091         for (i = 0; i < num_frags; i++) {
2092                 skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
2093
2094                 if (length == 0) {
2095                         /* don't need this page */
2096                         __free_page(frag->page);
2097                         --skb_shinfo(skb)->nr_frags;
2098                 } else {
2099                         size = min(length, (unsigned) PAGE_SIZE);
2100
2101                         frag->size = size;
2102                         skb->data_len += size;
2103                         skb->truesize += size;
2104                         skb->len += size;
2105                         length -= size;
2106                 }
2107         }
2108 }
2109
2110 /* Normal packet - take skb from ring element and put in a new one  */
2111 static struct sk_buff *receive_new(struct sky2_port *sky2,
2112                                    struct rx_ring_info *re,
2113                                    unsigned int length)
2114 {
2115         struct sk_buff *skb, *nskb;
2116         unsigned hdr_space = sky2->rx_data_size;
2117
2118         /* Don't be tricky about reusing pages (yet) */
2119         nskb = sky2_rx_alloc(sky2);
2120         if (unlikely(!nskb))
2121                 return NULL;
2122
2123         skb = re->skb;
2124         sky2_rx_unmap_skb(sky2->hw->pdev, re);
2125
2126         prefetch(skb->data);
2127         re->skb = nskb;
2128         sky2_rx_map_skb(sky2->hw->pdev, re, hdr_space);
2129
2130         if (skb_shinfo(skb)->nr_frags)
2131                 skb_put_frags(skb, hdr_space, length);
2132         else
2133                 skb_put(skb, length);
2134         return skb;
2135 }
2136
2137 /*
2138  * Receive one packet.
2139  * For larger packets, get new buffer.
2140  */
2141 static struct sk_buff *sky2_receive(struct net_device *dev,
2142                                     u16 length, u32 status)
2143 {
2144         struct sky2_port *sky2 = netdev_priv(dev);
2145         struct rx_ring_info *re = sky2->rx_ring + sky2->rx_next;
2146         struct sk_buff *skb = NULL;
2147         u16 count = (status & GMR_FS_LEN) >> 16;
2148
2149 #ifdef SKY2_VLAN_TAG_USED
2150         /* Account for vlan tag */
2151         if (sky2->vlgrp && (status & GMR_FS_VLAN))
2152                 count -= VLAN_HLEN;
2153 #endif
2154
2155         if (unlikely(netif_msg_rx_status(sky2)))
2156                 printk(KERN_DEBUG PFX "%s: rx slot %u status 0x%x len %d\n",
2157                        dev->name, sky2->rx_next, status, length);
2158
2159         sky2->rx_next = (sky2->rx_next + 1) % sky2->rx_pending;
2160         prefetch(sky2->rx_ring + sky2->rx_next);
2161
2162         /* This chip has hardware problems that generates bogus status.
2163          * So do only marginal checking and expect higher level protocols
2164          * to handle crap frames.
2165          */
2166         if (sky2->hw->chip_id == CHIP_ID_YUKON_FE_P &&
2167             sky2->hw->chip_rev == CHIP_REV_YU_FE2_A0 &&
2168             length != count)
2169                 goto okay;
2170
2171         if (status & GMR_FS_ANY_ERR)
2172                 goto error;
2173
2174         if (!(status & GMR_FS_RX_OK))
2175                 goto resubmit;
2176
2177         /* if length reported by DMA does not match PHY, packet was truncated */
2178         if (length != count)
2179                 goto len_error;
2180
2181 okay:
2182         if (length < copybreak)
2183                 skb = receive_copy(sky2, re, length);
2184         else
2185                 skb = receive_new(sky2, re, length);
2186 resubmit:
2187         sky2_rx_submit(sky2, re);
2188
2189         return skb;
2190
2191 len_error:
2192         /* Truncation of overlength packets
2193            causes PHY length to not match MAC length */
2194         ++dev->stats.rx_length_errors;
2195         if (netif_msg_rx_err(sky2) && net_ratelimit())
2196                 pr_info(PFX "%s: rx length error: status %#x length %d\n",
2197                         dev->name, status, length);
2198         goto resubmit;
2199
2200 error:
2201         ++dev->stats.rx_errors;
2202         if (status & GMR_FS_RX_FF_OV) {
2203                 dev->stats.rx_over_errors++;
2204                 goto resubmit;
2205         }
2206
2207         if (netif_msg_rx_err(sky2) && net_ratelimit())
2208                 printk(KERN_INFO PFX "%s: rx error, status 0x%x length %d\n",
2209                        dev->name, status, length);
2210
2211         if (status & (GMR_FS_LONG_ERR | GMR_FS_UN_SIZE))
2212                 dev->stats.rx_length_errors++;
2213         if (status & GMR_FS_FRAGMENT)
2214                 dev->stats.rx_frame_errors++;
2215         if (status & GMR_FS_CRC_ERR)
2216                 dev->stats.rx_crc_errors++;
2217
2218         goto resubmit;
2219 }
2220
2221 /* Transmit complete */
2222 static inline void sky2_tx_done(struct net_device *dev, u16 last)
2223 {
2224         struct sky2_port *sky2 = netdev_priv(dev);
2225
2226         if (netif_running(dev)) {
2227                 netif_tx_lock(dev);
2228                 sky2_tx_complete(sky2, last);
2229                 netif_tx_unlock(dev);
2230         }
2231 }
2232
2233 /* Process status response ring */
2234 static int sky2_status_intr(struct sky2_hw *hw, int to_do, u16 idx)
2235 {
2236         int work_done = 0;
2237         unsigned rx[2] = { 0, 0 };
2238
2239         rmb();
2240         do {
2241                 struct sky2_port *sky2;
2242                 struct sky2_status_le *le  = hw->st_le + hw->st_idx;
2243                 unsigned port;
2244                 struct net_device *dev;
2245                 struct sk_buff *skb;
2246                 u32 status;
2247                 u16 length;
2248                 u8 opcode = le->opcode;
2249
2250                 if (!(opcode & HW_OWNER))
2251                         break;
2252
2253                 hw->st_idx = RING_NEXT(hw->st_idx, STATUS_RING_SIZE);
2254
2255                 port = le->css & CSS_LINK_BIT;
2256                 dev = hw->dev[port];
2257                 sky2 = netdev_priv(dev);
2258                 length = le16_to_cpu(le->length);
2259                 status = le32_to_cpu(le->status);
2260
2261                 le->opcode = 0;
2262                 switch (opcode & ~HW_OWNER) {
2263                 case OP_RXSTAT:
2264                         ++rx[port];
2265                         skb = sky2_receive(dev, length, status);
2266                         if (unlikely(!skb)) {
2267                                 dev->stats.rx_dropped++;
2268                                 break;
2269                         }
2270
2271                         /* This chip reports checksum status differently */
2272                         if (hw->flags & SKY2_HW_NEW_LE) {
2273                                 if (sky2->rx_csum &&
2274                                     (le->css & (CSS_ISIPV4 | CSS_ISIPV6)) &&
2275                                     (le->css & CSS_TCPUDPCSOK))
2276                                         skb->ip_summed = CHECKSUM_UNNECESSARY;
2277                                 else
2278                                         skb->ip_summed = CHECKSUM_NONE;
2279                         }
2280
2281                         skb->protocol = eth_type_trans(skb, dev);
2282                         dev->stats.rx_packets++;
2283                         dev->stats.rx_bytes += skb->len;
2284                         dev->last_rx = jiffies;
2285
2286 #ifdef SKY2_VLAN_TAG_USED
2287                         if (sky2->vlgrp && (status & GMR_FS_VLAN)) {
2288                                 vlan_hwaccel_receive_skb(skb,
2289                                                          sky2->vlgrp,
2290                                                          be16_to_cpu(sky2->rx_tag));
2291                         } else
2292 #endif
2293                                 netif_receive_skb(skb);
2294
2295                         /* Stop after net poll weight */
2296                         if (++work_done >= to_do)
2297                                 goto exit_loop;
2298                         break;
2299
2300 #ifdef SKY2_VLAN_TAG_USED
2301                 case OP_RXVLAN:
2302                         sky2->rx_tag = length;
2303                         break;
2304
2305                 case OP_RXCHKSVLAN:
2306                         sky2->rx_tag = length;
2307                         /* fall through */
2308 #endif
2309                 case OP_RXCHKS:
2310                         if (!sky2->rx_csum)
2311                                 break;
2312
2313                         /* If this happens then driver assuming wrong format */
2314                         if (unlikely(hw->flags & SKY2_HW_NEW_LE)) {
2315                                 if (net_ratelimit())
2316                                         printk(KERN_NOTICE "%s: unexpected"
2317                                                " checksum status\n",
2318                                                dev->name);
2319                                 break;
2320                         }
2321
2322                         /* Both checksum counters are programmed to start at
2323                          * the same offset, so unless there is a problem they
2324                          * should match. This failure is an early indication that
2325                          * hardware receive checksumming won't work.
2326                          */
2327                         if (likely(status >> 16 == (status & 0xffff))) {
2328                                 skb = sky2->rx_ring[sky2->rx_next].skb;
2329                                 skb->ip_summed = CHECKSUM_COMPLETE;
2330                                 skb->csum = status & 0xffff;
2331                         } else {
2332                                 printk(KERN_NOTICE PFX "%s: hardware receive "
2333                                        "checksum problem (status = %#x)\n",
2334                                        dev->name, status);
2335                                 sky2->rx_csum = 0;
2336                                 sky2_write32(sky2->hw,
2337                                              Q_ADDR(rxqaddr[port], Q_CSR),
2338                                              BMU_DIS_RX_CHKSUM);
2339                         }
2340                         break;
2341
2342                 case OP_TXINDEXLE:
2343                         /* TX index reports status for both ports */
2344                         BUILD_BUG_ON(TX_RING_SIZE > 0x1000);
2345                         sky2_tx_done(hw->dev[0], status & 0xfff);
2346                         if (hw->dev[1])
2347                                 sky2_tx_done(hw->dev[1],
2348                                      ((status >> 24) & 0xff)
2349                                              | (u16)(length & 0xf) << 8);
2350                         break;
2351
2352                 default:
2353                         if (net_ratelimit())
2354                                 printk(KERN_WARNING PFX
2355                                        "unknown status opcode 0x%x\n", opcode);
2356                 }
2357         } while (hw->st_idx != idx);
2358
2359         /* Fully processed status ring so clear irq */
2360         sky2_write32(hw, STAT_CTRL, SC_STAT_CLR_IRQ);
2361
2362 exit_loop:
2363         if (rx[0])
2364                 sky2_rx_update(netdev_priv(hw->dev[0]), Q_R1);
2365
2366         if (rx[1])
2367                 sky2_rx_update(netdev_priv(hw->dev[1]), Q_R2);
2368
2369         return work_done;
2370 }
2371
2372 static void sky2_hw_error(struct sky2_hw *hw, unsigned port, u32 status)
2373 {
2374         struct net_device *dev = hw->dev[port];
2375
2376         if (net_ratelimit())
2377                 printk(KERN_INFO PFX "%s: hw error interrupt status 0x%x\n",
2378                        dev->name, status);
2379
2380         if (status & Y2_IS_PAR_RD1) {
2381                 if (net_ratelimit())
2382                         printk(KERN_ERR PFX "%s: ram data read parity error\n",
2383                                dev->name);
2384                 /* Clear IRQ */
2385                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_RD_PERR);
2386         }
2387
2388         if (status & Y2_IS_PAR_WR1) {
2389                 if (net_ratelimit())
2390                         printk(KERN_ERR PFX "%s: ram data write parity error\n",
2391                                dev->name);
2392
2393                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_WR_PERR);
2394         }
2395
2396         if (status & Y2_IS_PAR_MAC1) {
2397                 if (net_ratelimit())
2398                         printk(KERN_ERR PFX "%s: MAC parity error\n", dev->name);
2399                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_PE);
2400         }
2401
2402         if (status & Y2_IS_PAR_RX1) {
2403                 if (net_ratelimit())
2404                         printk(KERN_ERR PFX "%s: RX parity error\n", dev->name);
2405                 sky2_write32(hw, Q_ADDR(rxqaddr[port], Q_CSR), BMU_CLR_IRQ_PAR);
2406         }
2407
2408         if (status & Y2_IS_TCP_TXA1) {
2409                 if (net_ratelimit())
2410                         printk(KERN_ERR PFX "%s: TCP segmentation error\n",
2411                                dev->name);
2412                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_CLR_IRQ_TCP);
2413         }
2414 }
2415
2416 static void sky2_hw_intr(struct sky2_hw *hw)
2417 {
2418         struct pci_dev *pdev = hw->pdev;
2419         u32 status = sky2_read32(hw, B0_HWE_ISRC);
2420         u32 hwmsk = sky2_read32(hw, B0_HWE_IMSK);
2421
2422         status &= hwmsk;
2423
2424         if (status & Y2_IS_TIST_OV)
2425                 sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2426
2427         if (status & (Y2_IS_MST_ERR | Y2_IS_IRQ_STAT)) {
2428                 u16 pci_err;
2429
2430                 pci_err = sky2_pci_read16(hw, PCI_STATUS);
2431                 if (net_ratelimit())
2432                         dev_err(&pdev->dev, "PCI hardware error (0x%x)\n",
2433                                 pci_err);
2434
2435                 sky2_pci_write16(hw, PCI_STATUS,
2436                                       pci_err | PCI_STATUS_ERROR_BITS);
2437         }
2438
2439         if (status & Y2_IS_PCI_EXP) {
2440                 /* PCI-Express uncorrectable Error occurred */
2441                 u32 err;
2442
2443                 err = sky2_read32(hw, Y2_CFG_AER + PCI_ERR_UNCOR_STATUS);
2444                 sky2_write32(hw, Y2_CFG_AER + PCI_ERR_UNCOR_STATUS,
2445                              0xfffffffful);
2446                 if (net_ratelimit())
2447                         dev_err(&pdev->dev, "PCI Express error (0x%x)\n", err);
2448
2449                 sky2_read32(hw, Y2_CFG_AER + PCI_ERR_UNCOR_STATUS);
2450         }
2451
2452         if (status & Y2_HWE_L1_MASK)
2453                 sky2_hw_error(hw, 0, status);
2454         status >>= 8;
2455         if (status & Y2_HWE_L1_MASK)
2456                 sky2_hw_error(hw, 1, status);
2457 }
2458
2459 static void sky2_mac_intr(struct sky2_hw *hw, unsigned port)
2460 {
2461         struct net_device *dev = hw->dev[port];
2462         struct sky2_port *sky2 = netdev_priv(dev);
2463         u8 status = sky2_read8(hw, SK_REG(port, GMAC_IRQ_SRC));
2464
2465         if (netif_msg_intr(sky2))
2466                 printk(KERN_INFO PFX "%s: mac interrupt status 0x%x\n",
2467                        dev->name, status);
2468
2469         if (status & GM_IS_RX_CO_OV)
2470                 gma_read16(hw, port, GM_RX_IRQ_SRC);
2471
2472         if (status & GM_IS_TX_CO_OV)
2473                 gma_read16(hw, port, GM_TX_IRQ_SRC);
2474
2475         if (status & GM_IS_RX_FF_OR) {
2476                 ++dev->stats.rx_fifo_errors;
2477                 sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_CLI_RX_FO);
2478         }
2479
2480         if (status & GM_IS_TX_FF_UR) {
2481                 ++dev->stats.tx_fifo_errors;
2482                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_FU);
2483         }
2484 }
2485
2486 /* This should never happen it is a bug. */
2487 static void sky2_le_error(struct sky2_hw *hw, unsigned port,
2488                           u16 q, unsigned ring_size)
2489 {
2490         struct net_device *dev = hw->dev[port];
2491         struct sky2_port *sky2 = netdev_priv(dev);
2492         unsigned idx;
2493         const u64 *le = (q == Q_R1 || q == Q_R2)
2494                 ? (u64 *) sky2->rx_le : (u64 *) sky2->tx_le;
2495
2496         idx = sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_GET_IDX));
2497         printk(KERN_ERR PFX "%s: descriptor error q=%#x get=%u [%llx] put=%u\n",
2498                dev->name, (unsigned) q, idx, (unsigned long long) le[idx],
2499                (unsigned) sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX)));
2500
2501         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_IRQ_CHK);
2502 }
2503
2504 static int sky2_rx_hung(struct net_device *dev)
2505 {
2506         struct sky2_port *sky2 = netdev_priv(dev);
2507         struct sky2_hw *hw = sky2->hw;
2508         unsigned port = sky2->port;
2509         unsigned rxq = rxqaddr[port];
2510         u32 mac_rp = sky2_read32(hw, SK_REG(port, RX_GMF_RP));
2511         u8 mac_lev = sky2_read8(hw, SK_REG(port, RX_GMF_RLEV));
2512         u8 fifo_rp = sky2_read8(hw, Q_ADDR(rxq, Q_RP));
2513         u8 fifo_lev = sky2_read8(hw, Q_ADDR(rxq, Q_RL));
2514
2515         /* If idle and MAC or PCI is stuck */
2516         if (sky2->check.last == dev->last_rx &&
2517             ((mac_rp == sky2->check.mac_rp &&
2518               mac_lev != 0 && mac_lev >= sky2->check.mac_lev) ||
2519              /* Check if the PCI RX hang */
2520              (fifo_rp == sky2->check.fifo_rp &&
2521               fifo_lev != 0 && fifo_lev >= sky2->check.fifo_lev))) {
2522                 printk(KERN_DEBUG PFX "%s: hung mac %d:%d fifo %d (%d:%d)\n",
2523                        dev->name, mac_lev, mac_rp, fifo_lev, fifo_rp,
2524                        sky2_read8(hw, Q_ADDR(rxq, Q_WP)));
2525                 return 1;
2526         } else {
2527                 sky2->check.last = dev->last_rx;
2528                 sky2->check.mac_rp = mac_rp;
2529                 sky2->check.mac_lev = mac_lev;
2530                 sky2->check.fifo_rp = fifo_rp;
2531                 sky2->check.fifo_lev = fifo_lev;
2532                 return 0;
2533         }
2534 }
2535
2536 static void sky2_watchdog(unsigned long arg)
2537 {
2538         struct sky2_hw *hw = (struct sky2_hw *) arg;
2539
2540         /* Check for lost IRQ once a second */
2541         if (sky2_read32(hw, B0_ISRC)) {
2542                 napi_schedule(&hw->napi);
2543         } else {
2544                 int i, active = 0;
2545
2546                 for (i = 0; i < hw->ports; i++) {
2547                         struct net_device *dev = hw->dev[i];
2548                         if (!netif_running(dev))
2549                                 continue;
2550                         ++active;
2551
2552                         /* For chips with Rx FIFO, check if stuck */
2553                         if ((hw->flags & SKY2_HW_FIFO_HANG_CHECK) &&
2554                              sky2_rx_hung(dev)) {
2555                                 pr_info(PFX "%s: receiver hang detected\n",
2556                                         dev->name);
2557                                 schedule_work(&hw->restart_work);
2558                                 return;
2559                         }
2560                 }
2561
2562                 if (active == 0)
2563                         return;
2564         }
2565
2566         mod_timer(&hw->watchdog_timer, round_jiffies(jiffies + HZ));
2567 }
2568
2569 /* Hardware/software error handling */
2570 static void sky2_err_intr(struct sky2_hw *hw, u32 status)
2571 {
2572         if (net_ratelimit())
2573                 dev_warn(&hw->pdev->dev, "error interrupt status=%#x\n", status);
2574
2575         if (status & Y2_IS_HW_ERR)
2576                 sky2_hw_intr(hw);
2577
2578         if (status & Y2_IS_IRQ_MAC1)
2579                 sky2_mac_intr(hw, 0);
2580
2581         if (status & Y2_IS_IRQ_MAC2)
2582                 sky2_mac_intr(hw, 1);
2583
2584         if (status & Y2_IS_CHK_RX1)
2585                 sky2_le_error(hw, 0, Q_R1, RX_LE_SIZE);
2586
2587         if (status & Y2_IS_CHK_RX2)
2588                 sky2_le_error(hw, 1, Q_R2, RX_LE_SIZE);
2589
2590         if (status & Y2_IS_CHK_TXA1)
2591                 sky2_le_error(hw, 0, Q_XA1, TX_RING_SIZE);
2592
2593         if (status & Y2_IS_CHK_TXA2)
2594                 sky2_le_error(hw, 1, Q_XA2, TX_RING_SIZE);
2595 }
2596
2597 static int sky2_poll(struct napi_struct *napi, int work_limit)
2598 {
2599         struct sky2_hw *hw = container_of(napi, struct sky2_hw, napi);
2600         u32 status = sky2_read32(hw, B0_Y2_SP_EISR);
2601         int work_done = 0;
2602         u16 idx;
2603
2604         if (unlikely(status & Y2_IS_ERROR))
2605                 sky2_err_intr(hw, status);
2606
2607         if (status & Y2_IS_IRQ_PHY1)
2608                 sky2_phy_intr(hw, 0);
2609
2610         if (status & Y2_IS_IRQ_PHY2)
2611                 sky2_phy_intr(hw, 1);
2612
2613         while ((idx = sky2_read16(hw, STAT_PUT_IDX)) != hw->st_idx) {
2614                 work_done += sky2_status_intr(hw, work_limit - work_done, idx);
2615
2616                 if (work_done >= work_limit)
2617                         goto done;
2618         }
2619
2620         /* Bug/Errata workaround?
2621          * Need to kick the TX irq moderation timer.
2622          */
2623         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_START) {
2624                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
2625                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2626         }
2627         napi_complete(napi);
2628         sky2_read32(hw, B0_Y2_SP_LISR);
2629 done:
2630
2631         return work_done;
2632 }
2633
2634 static irqreturn_t sky2_intr(int irq, void *dev_id)
2635 {
2636         struct sky2_hw *hw = dev_id;
2637         u32 status;
2638
2639         /* Reading this mask interrupts as side effect */
2640         status = sky2_read32(hw, B0_Y2_SP_ISRC2);
2641         if (status == 0 || status == ~0)
2642                 return IRQ_NONE;
2643
2644         prefetch(&hw->st_le[hw->st_idx]);
2645
2646         napi_schedule(&hw->napi);
2647
2648         return IRQ_HANDLED;
2649 }
2650
2651 #ifdef CONFIG_NET_POLL_CONTROLLER
2652 static void sky2_netpoll(struct net_device *dev)
2653 {
2654         struct sky2_port *sky2 = netdev_priv(dev);
2655
2656         napi_schedule(&sky2->hw->napi);
2657 }
2658 #endif
2659
2660 /* Chip internal frequency for clock calculations */
2661 static u32 sky2_mhz(const struct sky2_hw *hw)
2662 {
2663         switch (hw->chip_id) {
2664         case CHIP_ID_YUKON_EC:
2665         case CHIP_ID_YUKON_EC_U:
2666         case CHIP_ID_YUKON_EX:
2667                 return 125;
2668
2669         case CHIP_ID_YUKON_FE:
2670                 return 100;
2671
2672         case CHIP_ID_YUKON_FE_P:
2673                 return 50;
2674
2675         case CHIP_ID_YUKON_XL:
2676                 return 156;
2677
2678         default:
2679                 BUG();
2680         }
2681 }
2682
2683 static inline u32 sky2_us2clk(const struct sky2_hw *hw, u32 us)
2684 {
2685         return sky2_mhz(hw) * us;
2686 }
2687
2688 static inline u32 sky2_clk2us(const struct sky2_hw *hw, u32 clk)
2689 {
2690         return clk / sky2_mhz(hw);
2691 }
2692
2693
2694 static int __devinit sky2_init(struct sky2_hw *hw)
2695 {
2696         u8 t8;
2697
2698         /* Enable all clocks and check for bad PCI access */
2699         sky2_pci_write32(hw, PCI_DEV_REG3, 0);
2700
2701         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2702
2703         hw->chip_id = sky2_read8(hw, B2_CHIP_ID);
2704         hw->chip_rev = (sky2_read8(hw, B2_MAC_CFG) & CFG_CHIP_R_MSK) >> 4;
2705
2706         switch(hw->chip_id) {
2707         case CHIP_ID_YUKON_XL:
2708                 hw->flags = SKY2_HW_GIGABIT
2709                         | SKY2_HW_NEWER_PHY;
2710                 if (hw->chip_rev < 3)
2711                         hw->flags |= SKY2_HW_FIFO_HANG_CHECK;
2712
2713                 break;
2714
2715         case CHIP_ID_YUKON_EC_U:
2716                 hw->flags = SKY2_HW_GIGABIT
2717                         | SKY2_HW_NEWER_PHY
2718                         | SKY2_HW_ADV_POWER_CTL;
2719                 break;
2720
2721         case CHIP_ID_YUKON_EX:
2722                 hw->flags = SKY2_HW_GIGABIT
2723                         | SKY2_HW_NEWER_PHY
2724                         | SKY2_HW_NEW_LE
2725                         | SKY2_HW_ADV_POWER_CTL;
2726
2727                 /* New transmit checksum */
2728                 if (hw->chip_rev != CHIP_REV_YU_EX_B0)
2729                         hw->flags |= SKY2_HW_AUTO_TX_SUM;
2730                 break;
2731
2732         case CHIP_ID_YUKON_EC:
2733                 /* This rev is really old, and requires untested workarounds */
2734                 if (hw->chip_rev == CHIP_REV_YU_EC_A1) {
2735                         dev_err(&hw->pdev->dev, "unsupported revision Yukon-EC rev A1\n");
2736                         return -EOPNOTSUPP;
2737                 }
2738                 hw->flags = SKY2_HW_GIGABIT | SKY2_HW_FIFO_HANG_CHECK;
2739                 break;
2740
2741         case CHIP_ID_YUKON_FE:
2742                 break;
2743
2744         case CHIP_ID_YUKON_FE_P:
2745                 hw->flags = SKY2_HW_NEWER_PHY
2746                         | SKY2_HW_NEW_LE
2747                         | SKY2_HW_AUTO_TX_SUM
2748                         | SKY2_HW_ADV_POWER_CTL;
2749                 break;
2750         default:
2751                 dev_err(&hw->pdev->dev, "unsupported chip type 0x%x\n",
2752                         hw->chip_id);
2753                 return -EOPNOTSUPP;
2754         }
2755
2756         hw->pmd_type = sky2_read8(hw, B2_PMD_TYP);
2757         if (hw->pmd_type == 'L' || hw->pmd_type == 'S' || hw->pmd_type == 'P')
2758                 hw->flags |= SKY2_HW_FIBRE_PHY;
2759
2760
2761         hw->ports = 1;
2762         t8 = sky2_read8(hw, B2_Y2_HW_RES);
2763         if ((t8 & CFG_DUAL_MAC_MSK) == CFG_DUAL_MAC_MSK) {
2764                 if (!(sky2_read8(hw, B2_Y2_CLK_GATE) & Y2_STATUS_LNK2_INAC))
2765                         ++hw->ports;
2766         }
2767
2768         return 0;
2769 }
2770
2771 static void sky2_reset(struct sky2_hw *hw)
2772 {
2773         struct pci_dev *pdev = hw->pdev;
2774         u16 status;
2775         int i, cap;
2776         u32 hwe_mask = Y2_HWE_ALL_MASK;
2777
2778         /* disable ASF */
2779         if (hw->chip_id == CHIP_ID_YUKON_EX) {
2780                 status = sky2_read16(hw, HCU_CCSR);
2781                 status &= ~(HCU_CCSR_AHB_RST | HCU_CCSR_CPU_RST_MODE |
2782                             HCU_CCSR_UC_STATE_MSK);
2783                 sky2_write16(hw, HCU_CCSR, status);
2784         } else
2785                 sky2_write8(hw, B28_Y2_ASF_STAT_CMD, Y2_ASF_RESET);
2786         sky2_write16(hw, B0_CTST, Y2_ASF_DISABLE);
2787
2788         /* do a SW reset */
2789         sky2_write8(hw, B0_CTST, CS_RST_SET);
2790         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2791
2792         /* allow writes to PCI config */
2793         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2794
2795         /* clear PCI errors, if any */
2796         status = sky2_pci_read16(hw, PCI_STATUS);
2797         status |= PCI_STATUS_ERROR_BITS;
2798         sky2_pci_write16(hw, PCI_STATUS, status);
2799
2800         sky2_write8(hw, B0_CTST, CS_MRST_CLR);
2801
2802         cap = pci_find_capability(pdev, PCI_CAP_ID_EXP);
2803         if (cap) {
2804                 sky2_write32(hw, Y2_CFG_AER + PCI_ERR_UNCOR_STATUS,
2805                              0xfffffffful);
2806
2807                 /* If error bit is stuck on ignore it */
2808                 if (sky2_read32(hw, B0_HWE_ISRC) & Y2_IS_PCI_EXP)
2809                         dev_info(&pdev->dev, "ignoring stuck error report bit\n");
2810                 else
2811                         hwe_mask |= Y2_IS_PCI_EXP;
2812         }
2813
2814         sky2_power_on(hw);
2815
2816         for (i = 0; i < hw->ports; i++) {
2817                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_SET);
2818                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_CLR);
2819
2820                 if (hw->chip_id == CHIP_ID_YUKON_EX)
2821                         sky2_write16(hw, SK_REG(i, GMAC_CTRL),
2822                                      GMC_BYP_MACSECRX_ON | GMC_BYP_MACSECTX_ON
2823                                      | GMC_BYP_RETR_ON);
2824         }
2825
2826         /* Clear I2C IRQ noise */
2827         sky2_write32(hw, B2_I2C_IRQ, 1);
2828
2829         /* turn off hardware timer (unused) */
2830         sky2_write8(hw, B2_TI_CTRL, TIM_STOP);
2831         sky2_write8(hw, B2_TI_CTRL, TIM_CLR_IRQ);
2832
2833         sky2_write8(hw, B0_Y2LED, LED_STAT_ON);
2834
2835         /* Turn off descriptor polling */
2836         sky2_write32(hw, B28_DPT_CTRL, DPT_STOP);
2837
2838         /* Turn off receive timestamp */
2839         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_STOP);
2840         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2841
2842         /* enable the Tx Arbiters */
2843         for (i = 0; i < hw->ports; i++)
2844                 sky2_write8(hw, SK_REG(i, TXA_CTRL), TXA_ENA_ARB);
2845
2846         /* Initialize ram interface */
2847         for (i = 0; i < hw->ports; i++) {
2848                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_CTRL), RI_RST_CLR);
2849
2850                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R1), SK_RI_TO_53);
2851                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA1), SK_RI_TO_53);
2852                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS1), SK_RI_TO_53);
2853                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R1), SK_RI_TO_53);
2854                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA1), SK_RI_TO_53);
2855                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS1), SK_RI_TO_53);
2856                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R2), SK_RI_TO_53);
2857                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA2), SK_RI_TO_53);
2858                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS2), SK_RI_TO_53);
2859                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R2), SK_RI_TO_53);
2860                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA2), SK_RI_TO_53);
2861                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS2), SK_RI_TO_53);
2862         }
2863
2864         sky2_write32(hw, B0_HWE_IMSK, hwe_mask);
2865
2866         for (i = 0; i < hw->ports; i++)
2867                 sky2_gmac_reset(hw, i);
2868
2869         memset(hw->st_le, 0, STATUS_LE_BYTES);
2870         hw->st_idx = 0;
2871
2872         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_SET);
2873         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_CLR);
2874
2875         sky2_write32(hw, STAT_LIST_ADDR_LO, hw->st_dma);
2876         sky2_write32(hw, STAT_LIST_ADDR_HI, (u64) hw->st_dma >> 32);
2877
2878         /* Set the list last index */
2879         sky2_write16(hw, STAT_LAST_IDX, STATUS_RING_SIZE - 1);
2880
2881         sky2_write16(hw, STAT_TX_IDX_TH, 10);
2882         sky2_write8(hw, STAT_FIFO_WM, 16);
2883
2884         /* set Status-FIFO ISR watermark */
2885         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0)
2886                 sky2_write8(hw, STAT_FIFO_ISR_WM, 4);
2887         else
2888                 sky2_write8(hw, STAT_FIFO_ISR_WM, 16);
2889
2890         sky2_write32(hw, STAT_TX_TIMER_INI, sky2_us2clk(hw, 1000));
2891         sky2_write32(hw, STAT_ISR_TIMER_INI, sky2_us2clk(hw, 20));
2892         sky2_write32(hw, STAT_LEV_TIMER_INI, sky2_us2clk(hw, 100));
2893
2894         /* enable status unit */
2895         sky2_write32(hw, STAT_CTRL, SC_STAT_OP_ON);
2896
2897         sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2898         sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2899         sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2900 }
2901
2902 static void sky2_restart(struct work_struct *work)
2903 {
2904         struct sky2_hw *hw = container_of(work, struct sky2_hw, restart_work);
2905         struct net_device *dev;
2906         int i, err;
2907
2908         rtnl_lock();
2909         for (i = 0; i < hw->ports; i++) {
2910                 dev = hw->dev[i];
2911                 if (netif_running(dev))
2912                         sky2_down(dev);
2913         }
2914
2915         napi_disable(&hw->napi);
2916         sky2_write32(hw, B0_IMSK, 0);
2917         sky2_reset(hw);
2918         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
2919         napi_enable(&hw->napi);
2920
2921         for (i = 0; i < hw->ports; i++) {
2922                 dev = hw->dev[i];
2923                 if (netif_running(dev)) {
2924                         err = sky2_up(dev);
2925                         if (err) {
2926                                 printk(KERN_INFO PFX "%s: could not restart %d\n",
2927                                        dev->name, err);
2928                                 dev_close(dev);
2929                         }
2930                 }
2931         }
2932
2933         rtnl_unlock();
2934 }
2935
2936 static inline u8 sky2_wol_supported(const struct sky2_hw *hw)
2937 {
2938         return sky2_is_copper(hw) ? (WAKE_PHY | WAKE_MAGIC) : 0;
2939 }
2940
2941 static void sky2_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
2942 {
2943         const struct sky2_port *sky2 = netdev_priv(dev);
2944
2945         wol->supported = sky2_wol_supported(sky2->hw);
2946         wol->wolopts = sky2->wol;
2947 }
2948
2949 static int sky2_set_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
2950 {
2951         struct sky2_port *sky2 = netdev_priv(dev);
2952         struct sky2_hw *hw = sky2->hw;
2953
2954         if (wol->wolopts & ~sky2_wol_supported(sky2->hw))
2955                 return -EOPNOTSUPP;
2956
2957         sky2->wol = wol->wolopts;
2958
2959         if (hw->chip_id == CHIP_ID_YUKON_EC_U ||
2960             hw->chip_id == CHIP_ID_YUKON_EX ||
2961             hw->chip_id == CHIP_ID_YUKON_FE_P)
2962                 sky2_write32(hw, B0_CTST, sky2->wol
2963                              ? Y2_HW_WOL_ON : Y2_HW_WOL_OFF);
2964
2965         if (!netif_running(dev))
2966                 sky2_wol_init(sky2);
2967         return 0;
2968 }
2969
2970 static u32 sky2_supported_modes(const struct sky2_hw *hw)
2971 {
2972         if (sky2_is_copper(hw)) {
2973                 u32 modes = SUPPORTED_10baseT_Half
2974                         | SUPPORTED_10baseT_Full
2975                         | SUPPORTED_100baseT_Half
2976                         | SUPPORTED_100baseT_Full
2977                         | SUPPORTED_Autoneg | SUPPORTED_TP;
2978
2979                 if (hw->flags & SKY2_HW_GIGABIT)
2980                         modes |= SUPPORTED_1000baseT_Half
2981                                 | SUPPORTED_1000baseT_Full;
2982                 return modes;
2983         } else
2984                 return  SUPPORTED_1000baseT_Half
2985                         | SUPPORTED_1000baseT_Full
2986                         | SUPPORTED_Autoneg
2987                         | SUPPORTED_FIBRE;
2988 }
2989
2990 static int sky2_get_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2991 {
2992         struct sky2_port *sky2 = netdev_priv(dev);
2993         struct sky2_hw *hw = sky2->hw;
2994
2995         ecmd->transceiver = XCVR_INTERNAL;
2996         ecmd->supported = sky2_supported_modes(hw);
2997         ecmd->phy_address = PHY_ADDR_MARV;
2998         if (sky2_is_copper(hw)) {
2999                 ecmd->port = PORT_TP;
3000                 ecmd->speed = sky2->speed;
3001         } else {
3002                 ecmd->speed = SPEED_1000;
3003                 ecmd->port = PORT_FIBRE;
3004         }
3005
3006         ecmd->advertising = sky2->advertising;
3007         ecmd->autoneg = sky2->autoneg;
3008         ecmd->duplex = sky2->duplex;
3009         return 0;
3010 }
3011
3012 static int sky2_set_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
3013 {
3014         struct sky2_port *sky2 = netdev_priv(dev);
3015         const struct sky2_hw *hw = sky2->hw;
3016         u32 supported = sky2_supported_modes(hw);
3017
3018         if (ecmd->autoneg == AUTONEG_ENABLE) {
3019                 ecmd->advertising = supported;
3020                 sky2->duplex = -1;
3021                 sky2->speed = -1;
3022         } else {
3023                 u32 setting;
3024
3025                 switch (ecmd->speed) {
3026                 case SPEED_1000:
3027                         if (ecmd->duplex == DUPLEX_FULL)
3028                                 setting = SUPPORTED_1000baseT_Full;
3029                         else if (ecmd->duplex == DUPLEX_HALF)
3030                                 setting = SUPPORTED_1000baseT_Half;
3031                         else
3032                                 return -EINVAL;
3033                         break;
3034                 case SPEED_100:
3035                         if (ecmd->duplex == DUPLEX_FULL)
3036                                 setting = SUPPORTED_100baseT_Full;
3037                         else if (ecmd->duplex == DUPLEX_HALF)
3038                                 setting = SUPPORTED_100baseT_Half;
3039                         else
3040                                 return -EINVAL;
3041                         break;
3042
3043                 case SPEED_10:
3044                         if (ecmd->duplex == DUPLEX_FULL)
3045                                 setting = SUPPORTED_10baseT_Full;
3046                         else if (ecmd->duplex == DUPLEX_HALF)
3047                                 setting = SUPPORTED_10baseT_Half;
3048                         else
3049                                 return -EINVAL;
3050                         break;
3051                 default:
3052                         return -EINVAL;
3053                 }
3054
3055                 if ((setting & supported) == 0)
3056                         return -EINVAL;
3057
3058                 sky2->speed = ecmd->speed;
3059                 sky2->duplex = ecmd->duplex;
3060         }
3061
3062         sky2->autoneg = ecmd->autoneg;
3063         sky2->advertising = ecmd->advertising;
3064
3065         if (netif_running(dev)) {
3066                 sky2_phy_reinit(sky2);
3067                 sky2_set_multicast(dev);
3068         }
3069
3070         return 0;
3071 }
3072
3073 static void sky2_get_drvinfo(struct net_device *dev,
3074                              struct ethtool_drvinfo *info)
3075 {
3076         struct sky2_port *sky2 = netdev_priv(dev);
3077
3078         strcpy(info->driver, DRV_NAME);
3079         strcpy(info->version, DRV_VERSION);
3080         strcpy(info->fw_version, "N/A");
3081         strcpy(info->bus_info, pci_name(sky2->hw->pdev));
3082 }
3083
3084 static const struct sky2_stat {
3085         char name[ETH_GSTRING_LEN];
3086         u16 offset;
3087 } sky2_stats[] = {
3088         { "tx_bytes",      GM_TXO_OK_HI },
3089         { "rx_bytes",      GM_RXO_OK_HI },
3090         { "tx_broadcast",  GM_TXF_BC_OK },
3091         { "rx_broadcast",  GM_RXF_BC_OK },
3092         { "tx_multicast",  GM_TXF_MC_OK },
3093         { "rx_multicast",  GM_RXF_MC_OK },
3094         { "tx_unicast",    GM_TXF_UC_OK },
3095         { "rx_unicast",    GM_RXF_UC_OK },
3096         { "tx_mac_pause",  GM_TXF_MPAUSE },
3097         { "rx_mac_pause",  GM_RXF_MPAUSE },
3098         { "collisions",    GM_TXF_COL },
3099         { "late_collision",GM_TXF_LAT_COL },
3100         { "aborted",       GM_TXF_ABO_COL },
3101         { "single_collisions", GM_TXF_SNG_COL },
3102         { "multi_collisions", GM_TXF_MUL_COL },
3103
3104         { "rx_short",      GM_RXF_SHT },
3105         { "rx_runt",       GM_RXE_FRAG },
3106         { "rx_64_byte_packets", GM_RXF_64B },
3107         { "rx_65_to_127_byte_packets", GM_RXF_127B },
3108         { "rx_128_to_255_byte_packets", GM_RXF_255B },
3109         { "rx_256_to_511_byte_packets", GM_RXF_511B },
3110         { "rx_512_to_1023_byte_packets", GM_RXF_1023B },
3111         { "rx_1024_to_1518_byte_packets", GM_RXF_1518B },
3112         { "rx_1518_to_max_byte_packets", GM_RXF_MAX_SZ },
3113         { "rx_too_long",   GM_RXF_LNG_ERR },
3114         { "rx_fifo_overflow", GM_RXE_FIFO_OV },
3115         { "rx_jabber",     GM_RXF_JAB_PKT },
3116         { "rx_fcs_error",   GM_RXF_FCS_ERR },
3117
3118         { "tx_64_byte_packets", GM_TXF_64B },
3119         { "tx_65_to_127_byte_packets", GM_TXF_127B },
3120         { "tx_128_to_255_byte_packets", GM_TXF_255B },
3121         { "tx_256_to_511_byte_packets", GM_TXF_511B },
3122         { "tx_512_to_1023_byte_packets", GM_TXF_1023B },
3123         { "tx_1024_to_1518_byte_packets", GM_TXF_1518B },
3124         { "tx_1519_to_max_byte_packets", GM_TXF_MAX_SZ },
3125         { "tx_fifo_underrun", GM_TXE_FIFO_UR },
3126 };
3127
3128 static u32 sky2_get_rx_csum(struct net_device *dev)
3129 {
3130         struct sky2_port *sky2 = netdev_priv(dev);
3131
3132         return sky2->rx_csum;
3133 }
3134
3135 static int sky2_set_rx_csum(struct net_device *dev, u32 data)
3136 {
3137         struct sky2_port *sky2 = netdev_priv(dev);
3138
3139         sky2->rx_csum = data;
3140
3141         sky2_write32(sky2->hw, Q_ADDR(rxqaddr[sky2->port], Q_CSR),
3142                      data ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
3143
3144         return 0;
3145 }
3146
3147 static u32 sky2_get_msglevel(struct net_device *netdev)
3148 {
3149         struct sky2_port *sky2 = netdev_priv(netdev);
3150         return sky2->msg_enable;
3151 }
3152
3153 static int sky2_nway_reset(struct net_device *dev)
3154 {
3155         struct sky2_port *sky2 = netdev_priv(dev);
3156
3157         if (!netif_running(dev) || sky2->autoneg != AUTONEG_ENABLE)
3158                 return -EINVAL;
3159
3160         sky2_phy_reinit(sky2);
3161         sky2_set_multicast(dev);
3162
3163         return 0;
3164 }
3165
3166 static void sky2_phy_stats(struct sky2_port *sky2, u64 * data, unsigned count)
3167 {
3168         struct sky2_hw *hw = sky2->hw;
3169         unsigned port = sky2->port;
3170         int i;
3171
3172         data[0] = (u64) gma_read32(hw, port, GM_TXO_OK_HI) << 32
3173             | (u64) gma_read32(hw, port, GM_TXO_OK_LO);
3174         data[1] = (u64) gma_read32(hw, port, GM_RXO_OK_HI) << 32
3175             | (u64) gma_read32(hw, port, GM_RXO_OK_LO);
3176
3177         for (i = 2; i < count; i++)
3178                 data[i] = (u64) gma_read32(hw, port, sky2_stats[i].offset);
3179 }
3180
3181 static void sky2_set_msglevel(struct net_device *netdev, u32 value)
3182 {
3183         struct sky2_port *sky2 = netdev_priv(netdev);
3184         sky2->msg_enable = value;
3185 }
3186
3187 static int sky2_get_sset_count(struct net_device *dev, int sset)
3188 {
3189         switch (sset) {
3190         case ETH_SS_STATS:
3191                 return ARRAY_SIZE(sky2_stats);
3192         default:
3193                 return -EOPNOTSUPP;
3194         }
3195 }
3196
3197 static void sky2_get_ethtool_stats(struct net_device *dev,
3198                                    struct ethtool_stats *stats, u64 * data)
3199 {
3200         struct sky2_port *sky2 = netdev_priv(dev);
3201
3202         sky2_phy_stats(sky2, data, ARRAY_SIZE(sky2_stats));
3203 }
3204
3205 static void sky2_get_strings(struct net_device *dev, u32 stringset, u8 * data)
3206 {
3207         int i;
3208
3209         switch (stringset) {
3210         case ETH_SS_STATS:
3211                 for (i = 0; i < ARRAY_SIZE(sky2_stats); i++)
3212                         memcpy(data + i * ETH_GSTRING_LEN,
3213                                sky2_stats[i].name, ETH_GSTRING_LEN);
3214                 break;
3215         }
3216 }
3217
3218 static int sky2_set_mac_address(struct net_device *dev, void *p)
3219 {
3220         struct sky2_port *sky2 = netdev_priv(dev);
3221         struct sky2_hw *hw = sky2->hw;
3222         unsigned port = sky2->port;
3223         const struct sockaddr *addr = p;
3224
3225         if (!is_valid_ether_addr(addr->sa_data))
3226                 return -EADDRNOTAVAIL;
3227
3228         memcpy(dev->dev_addr, addr->sa_data, ETH_ALEN);
3229         memcpy_toio(hw->regs + B2_MAC_1 + port * 8,
3230                     dev->dev_addr, ETH_ALEN);
3231         memcpy_toio(hw->regs + B2_MAC_2 + port * 8,
3232                     dev->dev_addr, ETH_ALEN);
3233
3234         /* virtual address for data */
3235         gma_set_addr(hw, port, GM_SRC_ADDR_2L, dev->dev_addr);
3236
3237         /* physical address: used for pause frames */
3238         gma_set_addr(hw, port, GM_SRC_ADDR_1L, dev->dev_addr);
3239
3240         return 0;
3241 }
3242
3243 static void inline sky2_add_filter(u8 filter[8], const u8 *addr)
3244 {
3245         u32 bit;
3246
3247         bit = ether_crc(ETH_ALEN, addr) & 63;
3248         filter[bit >> 3] |= 1 << (bit & 7);
3249 }
3250
3251 static void sky2_set_multicast(struct net_device *dev)
3252 {
3253         struct sky2_port *sky2 = netdev_priv(dev);
3254         struct sky2_hw *hw = sky2->hw;
3255         unsigned port = sky2->port;
3256         struct dev_mc_list *list = dev->mc_list;
3257         u16 reg;
3258         u8 filter[8];
3259         int rx_pause;
3260         static const u8 pause_mc_addr[ETH_ALEN] = { 0x1, 0x80, 0xc2, 0x0, 0x0, 0x1 };
3261
3262         rx_pause = (sky2->flow_status == FC_RX || sky2->flow_status == FC_BOTH);
3263         memset(filter, 0, sizeof(filter));
3264
3265         reg = gma_read16(hw, port, GM_RX_CTRL);
3266         reg |= GM_RXCR_UCF_ENA;
3267
3268         if (dev->flags & IFF_PROMISC)   /* promiscuous */
3269                 reg &= ~(GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA);
3270         else if (dev->flags & IFF_ALLMULTI)
3271                 memset(filter, 0xff, sizeof(filter));
3272         else if (dev->mc_count == 0 && !rx_pause)
3273                 reg &= ~GM_RXCR_MCF_ENA;
3274         else {
3275                 int i;
3276                 reg |= GM_RXCR_MCF_ENA;
3277
3278                 if (rx_pause)
3279                         sky2_add_filter(filter, pause_mc_addr);
3280
3281                 for (i = 0; list && i < dev->mc_count; i++, list = list->next)
3282                         sky2_add_filter(filter, list->dmi_addr);
3283         }
3284
3285         gma_write16(hw, port, GM_MC_ADDR_H1,
3286                     (u16) filter[0] | ((u16) filter[1] << 8));
3287         gma_write16(hw, port, GM_MC_ADDR_H2,
3288                     (u16) filter[2] | ((u16) filter[3] << 8));
3289         gma_write16(hw, port, GM_MC_ADDR_H3,
3290                     (u16) filter[4] | ((u16) filter[5] << 8));
3291         gma_write16(hw, port, GM_MC_ADDR_H4,
3292                     (u16) filter[6] | ((u16) filter[7] << 8));
3293
3294         gma_write16(hw, port, GM_RX_CTRL, reg);
3295 }
3296
3297 /* Can have one global because blinking is controlled by
3298  * ethtool and that is always under RTNL mutex
3299  */
3300 static void sky2_led(struct sky2_hw *hw, unsigned port, int on)
3301 {
3302         u16 pg;
3303
3304         switch (hw->chip_id) {
3305         case CHIP_ID_YUKON_XL:
3306                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3307                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3308                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
3309                              on ? (PHY_M_LEDC_LOS_CTRL(1) |
3310                                    PHY_M_LEDC_INIT_CTRL(7) |
3311                                    PHY_M_LEDC_STA1_CTRL(7) |
3312                                    PHY_M_LEDC_STA0_CTRL(7))
3313                              : 0);
3314
3315                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3316                 break;
3317
3318         default:
3319                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, 0);
3320                 gm_phy_write(hw, port, PHY_MARV_LED_OVER,
3321                              on ? PHY_M_LED_ALL : 0);
3322         }
3323 }
3324
3325 /* blink LED's for finding board */
3326 static int sky2_phys_id(struct net_device *dev, u32 data)
3327 {
3328         struct sky2_port *sky2 = netdev_priv(dev);
3329         struct sky2_hw *hw = sky2->hw;
3330         unsigned port = sky2->port;
3331         u16 ledctrl, ledover = 0;
3332         long ms;
3333         int interrupted;
3334         int onoff = 1;
3335
3336         if (!data || data > (u32) (MAX_SCHEDULE_TIMEOUT / HZ))
3337                 ms = jiffies_to_msecs(MAX_SCHEDULE_TIMEOUT);
3338         else
3339                 ms = data * 1000;
3340
3341         /* save initial values */
3342         spin_lock_bh(&sky2->phy_lock);
3343         if (hw->chip_id == CHIP_ID_YUKON_XL) {
3344                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3345                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3346                 ledctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
3347                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3348         } else {
3349                 ledctrl = gm_phy_read(hw, port, PHY_MARV_LED_CTRL);
3350                 ledover = gm_phy_read(hw, port, PHY_MARV_LED_OVER);
3351         }
3352
3353         interrupted = 0;
3354         while (!interrupted && ms > 0) {
3355                 sky2_led(hw, port, onoff);
3356                 onoff = !onoff;
3357
3358                 spin_unlock_bh(&sky2->phy_lock);
3359                 interrupted = msleep_interruptible(250);
3360                 spin_lock_bh(&sky2->phy_lock);
3361
3362                 ms -= 250;
3363         }
3364
3365         /* resume regularly scheduled programming */
3366         if (hw->chip_id == CHIP_ID_YUKON_XL) {
3367                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3368                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3369                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ledctrl);
3370                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3371         } else {
3372                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
3373                 gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
3374         }
3375         spin_unlock_bh(&sky2->phy_lock);
3376
3377         return 0;
3378 }
3379
3380 static void sky2_get_pauseparam(struct net_device *dev,
3381                                 struct ethtool_pauseparam *ecmd)
3382 {
3383         struct sky2_port *sky2 = netdev_priv(dev);
3384
3385         switch (sky2->flow_mode) {
3386         case FC_NONE:
3387                 ecmd->tx_pause = ecmd->rx_pause = 0;
3388                 break;
3389         case FC_TX:
3390                 ecmd->tx_pause = 1, ecmd->rx_pause = 0;
3391                 break;
3392         case FC_RX:
3393                 ecmd->tx_pause = 0, ecmd->rx_pause = 1;
3394                 break;
3395         case FC_BOTH:
3396                 ecmd->tx_pause = ecmd->rx_pause = 1;
3397         }
3398
3399         ecmd->autoneg = sky2->autoneg;
3400 }
3401
3402 static int sky2_set_pauseparam(struct net_device *dev,
3403                                struct ethtool_pauseparam *ecmd)
3404 {
3405         struct sky2_port *sky2 = netdev_priv(dev);
3406
3407         sky2->autoneg = ecmd->autoneg;
3408         sky2->flow_mode = sky2_flow(ecmd->rx_pause, ecmd->tx_pause);
3409
3410         if (netif_running(dev))
3411                 sky2_phy_reinit(sky2);
3412
3413         return 0;
3414 }
3415
3416 static int sky2_get_coalesce(struct net_device *dev,
3417                              struct ethtool_coalesce *ecmd)
3418 {
3419         struct sky2_port *sky2 = netdev_priv(dev);
3420         struct sky2_hw *hw = sky2->hw;
3421
3422         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_STOP)
3423                 ecmd->tx_coalesce_usecs = 0;
3424         else {
3425                 u32 clks = sky2_read32(hw, STAT_TX_TIMER_INI);
3426                 ecmd->tx_coalesce_usecs = sky2_clk2us(hw, clks);
3427         }
3428         ecmd->tx_max_coalesced_frames = sky2_read16(hw, STAT_TX_IDX_TH);
3429
3430         if (sky2_read8(hw, STAT_LEV_TIMER_CTRL) == TIM_STOP)
3431                 ecmd->rx_coalesce_usecs = 0;
3432         else {
3433                 u32 clks = sky2_read32(hw, STAT_LEV_TIMER_INI);
3434                 ecmd->rx_coalesce_usecs = sky2_clk2us(hw, clks);
3435         }
3436         ecmd->rx_max_coalesced_frames = sky2_read8(hw, STAT_FIFO_WM);
3437
3438         if (sky2_read8(hw, STAT_ISR_TIMER_CTRL) == TIM_STOP)
3439                 ecmd->rx_coalesce_usecs_irq = 0;
3440         else {
3441                 u32 clks = sky2_read32(hw, STAT_ISR_TIMER_INI);
3442                 ecmd->rx_coalesce_usecs_irq = sky2_clk2us(hw, clks);
3443         }
3444
3445         ecmd->rx_max_coalesced_frames_irq = sky2_read8(hw, STAT_FIFO_ISR_WM);
3446
3447         return 0;
3448 }
3449
3450 /* Note: this affect both ports */
3451 static int sky2_set_coalesce(struct net_device *dev,
3452                              struct ethtool_coalesce *ecmd)
3453 {
3454         struct sky2_port *sky2 = netdev_priv(dev);
3455         struct sky2_hw *hw = sky2->hw;
3456         const u32 tmax = sky2_clk2us(hw, 0x0ffffff);
3457
3458         if (ecmd->tx_coalesce_usecs > tmax ||
3459             ecmd->rx_coalesce_usecs > tmax ||
3460             ecmd->rx_coalesce_usecs_irq > tmax)
3461                 return -EINVAL;
3462
3463         if (ecmd->tx_max_coalesced_frames >= TX_RING_SIZE-1)
3464                 return -EINVAL;
3465         if (ecmd->rx_max_coalesced_frames > RX_MAX_PENDING)
3466                 return -EINVAL;
3467         if (ecmd->rx_max_coalesced_frames_irq >RX_MAX_PENDING)
3468                 return -EINVAL;
3469
3470         if (ecmd->tx_coalesce_usecs == 0)
3471                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
3472         else {
3473                 sky2_write32(hw, STAT_TX_TIMER_INI,
3474                              sky2_us2clk(hw, ecmd->tx_coalesce_usecs));
3475                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
3476         }
3477         sky2_write16(hw, STAT_TX_IDX_TH, ecmd->tx_max_coalesced_frames);
3478
3479         if (ecmd->rx_coalesce_usecs == 0)
3480                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_STOP);
3481         else {
3482                 sky2_write32(hw, STAT_LEV_TIMER_INI,
3483                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs));
3484                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
3485         }
3486         sky2_write8(hw, STAT_FIFO_WM, ecmd->rx_max_coalesced_frames);
3487
3488         if (ecmd->rx_coalesce_usecs_irq == 0)
3489                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_STOP);
3490         else {
3491                 sky2_write32(hw, STAT_ISR_TIMER_INI,
3492                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs_irq));
3493                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
3494         }
3495         sky2_write8(hw, STAT_FIFO_ISR_WM, ecmd->rx_max_coalesced_frames_irq);
3496         return 0;
3497 }
3498
3499 static void sky2_get_ringparam(struct net_device *dev,
3500                                struct ethtool_ringparam *ering)
3501 {
3502         struct sky2_port *sky2 = netdev_priv(dev);
3503
3504         ering->rx_max_pending = RX_MAX_PENDING;
3505         ering->rx_mini_max_pending = 0;
3506         ering->rx_jumbo_max_pending = 0;
3507         ering->tx_max_pending = TX_RING_SIZE - 1;
3508
3509         ering->rx_pending = sky2->rx_pending;
3510         ering->rx_mini_pending = 0;
3511         ering->rx_jumbo_pending = 0;
3512         ering->tx_pending = sky2->tx_pending;
3513 }
3514
3515 static int sky2_set_ringparam(struct net_device *dev,
3516                               struct ethtool_ringparam *ering)
3517 {
3518         struct sky2_port *sky2 = netdev_priv(dev);
3519         int err = 0;
3520
3521         if (ering->rx_pending > RX_MAX_PENDING ||
3522             ering->rx_pending < 8 ||
3523             ering->tx_pending < MAX_SKB_TX_LE ||
3524             ering->tx_pending > TX_RING_SIZE - 1)
3525                 return -EINVAL;
3526
3527         if (netif_running(dev))
3528                 sky2_down(dev);
3529
3530         sky2->rx_pending = ering->rx_pending;
3531         sky2->tx_pending = ering->tx_pending;
3532
3533         if (netif_running(dev)) {
3534                 err = sky2_up(dev);
3535                 if (err)
3536                         dev_close(dev);
3537                 else
3538                         sky2_set_multicast(dev);
3539         }
3540
3541         return err;
3542 }
3543
3544 static int sky2_get_regs_len(struct net_device *dev)
3545 {
3546         return 0x4000;
3547 }
3548
3549 /*
3550  * Returns copy of control register region
3551  * Note: ethtool_get_regs always provides full size (16k) buffer
3552  */
3553 static void sky2_get_regs(struct net_device *dev, struct ethtool_regs *regs,
3554                           void *p)
3555 {
3556         const struct sky2_port *sky2 = netdev_priv(dev);
3557         const void __iomem *io = sky2->hw->regs;
3558         unsigned int b;
3559
3560         regs->version = 1;
3561
3562         for (b = 0; b < 128; b++) {
3563                 /* This complicated switch statement is to make sure and
3564                  * only access regions that are unreserved.
3565                  * Some blocks are only valid on dual port cards.
3566                  * and block 3 has some special diagnostic registers that
3567                  * are poison.
3568                  */
3569                 switch (b) {
3570                 case 3:
3571                         /* skip diagnostic ram region */
3572                         memcpy_fromio(p + 0x10, io + 0x10, 128 - 0x10);
3573                         break;
3574
3575                 /* dual port cards only */
3576                 case 5:         /* Tx Arbiter 2 */
3577                 case 9:         /* RX2 */
3578                 case 14 ... 15: /* TX2 */
3579                 case 17: case 19: /* Ram Buffer 2 */
3580                 case 22 ... 23: /* Tx Ram Buffer 2 */
3581                 case 25:        /* Rx MAC Fifo 1 */
3582                 case 27:        /* Tx MAC Fifo 2 */
3583                 case 31:        /* GPHY 2 */
3584                 case 40 ... 47: /* Pattern Ram 2 */
3585                 case 52: case 54: /* TCP Segmentation 2 */
3586                 case 112 ... 116: /* GMAC 2 */
3587                         if (sky2->hw->ports == 1)
3588                                 goto reserved;
3589                         /* fall through */
3590                 case 0:         /* Control */
3591                 case 2:         /* Mac address */
3592                 case 4:         /* Tx Arbiter 1 */
3593                 case 7:         /* PCI express reg */
3594                 case 8:         /* RX1 */
3595                 case 12 ... 13: /* TX1 */
3596                 case 16: case 18:/* Rx Ram Buffer 1 */
3597                 case 20 ... 21: /* Tx Ram Buffer 1 */
3598                 case 24:        /* Rx MAC Fifo 1 */
3599                 case 26:        /* Tx MAC Fifo 1 */
3600                 case 28 ... 29: /* Descriptor and status unit */
3601                 case 30:        /* GPHY 1*/
3602                 case 32 ... 39: /* Pattern Ram 1 */
3603                 case 48: case 50: /* TCP Segmentation 1 */
3604                 case 56 ... 60: /* PCI space */
3605                 case 80 ... 84: /* GMAC 1 */
3606                         memcpy_fromio(p, io, 128);
3607                         break;
3608                 default:
3609 reserved:
3610                         memset(p, 0, 128);
3611                 }
3612
3613                 p += 128;
3614                 io += 128;
3615         }
3616 }
3617
3618 /* In order to do Jumbo packets on these chips, need to turn off the
3619  * transmit store/forward. Therefore checksum offload won't work.
3620  */
3621 static int no_tx_offload(struct net_device *dev)
3622 {
3623         const struct sky2_port *sky2 = netdev_priv(dev);
3624         const struct sky2_hw *hw = sky2->hw;
3625
3626         return dev->mtu > ETH_DATA_LEN && hw->chip_id == CHIP_ID_YUKON_EC_U;
3627 }
3628
3629 static int sky2_set_tx_csum(struct net_device *dev, u32 data)
3630 {
3631         if (data && no_tx_offload(dev))
3632                 return -EINVAL;
3633
3634         return ethtool_op_set_tx_csum(dev, data);
3635 }
3636
3637
3638 static int sky2_set_tso(struct net_device *dev, u32 data)
3639 {
3640         if (data && no_tx_offload(dev))
3641                 return -EINVAL;
3642
3643         return ethtool_op_set_tso(dev, data);
3644 }
3645
3646 static int sky2_get_eeprom_len(struct net_device *dev)
3647 {
3648         struct sky2_port *sky2 = netdev_priv(dev);
3649         struct sky2_hw *hw = sky2->hw;
3650         u16 reg2;
3651
3652         reg2 = sky2_pci_read16(hw, PCI_DEV_REG2);
3653         return 1 << ( ((reg2 & PCI_VPD_ROM_SZ) >> 14) + 8);
3654 }
3655
3656 static u32 sky2_vpd_read(struct sky2_hw *hw, int cap, u16 offset)
3657 {
3658         u32 val;
3659
3660         sky2_pci_write16(hw, cap + PCI_VPD_ADDR, offset);
3661
3662         do {
3663                 offset = sky2_pci_read16(hw, cap + PCI_VPD_ADDR);
3664         } while (!(offset & PCI_VPD_ADDR_F));
3665
3666         val = sky2_pci_read32(hw, cap + PCI_VPD_DATA);
3667         return val;
3668 }
3669
3670 static void sky2_vpd_write(struct sky2_hw *hw, int cap, u16 offset, u32 val)
3671 {
3672         sky2_pci_write16(hw, cap + PCI_VPD_DATA, val);
3673         sky2_pci_write32(hw, cap + PCI_VPD_ADDR, offset | PCI_VPD_ADDR_F);
3674         do {
3675                 offset = sky2_pci_read16(hw, cap + PCI_VPD_ADDR);
3676         } while (offset & PCI_VPD_ADDR_F);
3677 }
3678
3679 static int sky2_get_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom,
3680                            u8 *data)
3681 {
3682         struct sky2_port *sky2 = netdev_priv(dev);
3683         int cap = pci_find_capability(sky2->hw->pdev, PCI_CAP_ID_VPD);
3684         int length = eeprom->len;
3685         u16 offset = eeprom->offset;
3686
3687         if (!cap)
3688                 return -EINVAL;
3689
3690         eeprom->magic = SKY2_EEPROM_MAGIC;
3691
3692         while (length > 0) {
3693                 u32 val = sky2_vpd_read(sky2->hw, cap, offset);
3694                 int n = min_t(int, length, sizeof(val));
3695
3696                 memcpy(data, &val, n);
3697                 length -= n;
3698                 data += n;
3699                 offset += n;
3700         }
3701         return 0;
3702 }
3703
3704 static int sky2_set_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom,
3705                            u8 *data)
3706 {
3707         struct sky2_port *sky2 = netdev_priv(dev);
3708         int cap = pci_find_capability(sky2->hw->pdev, PCI_CAP_ID_VPD);
3709         int length = eeprom->len;
3710         u16 offset = eeprom->offset;
3711
3712         if (!cap)
3713                 return -EINVAL;
3714
3715         if (eeprom->magic != SKY2_EEPROM_MAGIC)
3716                 return -EINVAL;
3717
3718         while (length > 0) {
3719                 u32 val;
3720                 int n = min_t(int, length, sizeof(val));
3721
3722                 if (n < sizeof(val))
3723                         val = sky2_vpd_read(sky2->hw, cap, offset);
3724                 memcpy(&val, data, n);
3725
3726                 sky2_vpd_write(sky2->hw, cap, offset, val);
3727
3728                 length -= n;
3729                 data += n;
3730                 offset += n;
3731         }
3732         return 0;
3733 }
3734
3735
3736 static const struct ethtool_ops sky2_ethtool_ops = {
3737         .get_settings   = sky2_get_settings,
3738         .set_settings   = sky2_set_settings,
3739         .get_drvinfo    = sky2_get_drvinfo,
3740         .get_wol        = sky2_get_wol,
3741         .set_wol        = sky2_set_wol,
3742         .get_msglevel   = sky2_get_msglevel,
3743         .set_msglevel   = sky2_set_msglevel,
3744         .nway_reset     = sky2_nway_reset,
3745         .get_regs_len   = sky2_get_regs_len,
3746         .get_regs       = sky2_get_regs,
3747         .get_link       = ethtool_op_get_link,
3748         .get_eeprom_len = sky2_get_eeprom_len,
3749         .get_eeprom     = sky2_get_eeprom,
3750         .set_eeprom     = sky2_set_eeprom,
3751         .set_sg         = ethtool_op_set_sg,
3752         .set_tx_csum    = sky2_set_tx_csum,
3753         .set_tso        = sky2_set_tso,
3754         .get_rx_csum    = sky2_get_rx_csum,
3755         .set_rx_csum    = sky2_set_rx_csum,
3756         .get_strings    = sky2_get_strings,
3757         .get_coalesce   = sky2_get_coalesce,
3758         .set_coalesce   = sky2_set_coalesce,
3759         .get_ringparam  = sky2_get_ringparam,
3760         .set_ringparam  = sky2_set_ringparam,
3761         .get_pauseparam = sky2_get_pauseparam,
3762         .set_pauseparam = sky2_set_pauseparam,
3763         .phys_id        = sky2_phys_id,
3764         .get_sset_count = sky2_get_sset_count,
3765         .get_ethtool_stats = sky2_get_ethtool_stats,
3766 };
3767
3768 #ifdef CONFIG_SKY2_DEBUG
3769
3770 static struct dentry *sky2_debug;
3771
3772 static int sky2_debug_show(struct seq_file *seq, void *v)
3773 {
3774         struct net_device *dev = seq->private;
3775         const struct sky2_port *sky2 = netdev_priv(dev);
3776         struct sky2_hw *hw = sky2->hw;
3777         unsigned port = sky2->port;
3778         unsigned idx, last;
3779         int sop;
3780
3781         if (!netif_running(dev))
3782                 return -ENETDOWN;
3783
3784         seq_printf(seq, "IRQ src=%x mask=%x control=%x\n",
3785                    sky2_read32(hw, B0_ISRC),
3786                    sky2_read32(hw, B0_IMSK),
3787                    sky2_read32(hw, B0_Y2_SP_ICR));
3788
3789         napi_disable(&hw->napi);
3790         last = sky2_read16(hw, STAT_PUT_IDX);
3791
3792         if (hw->st_idx == last)
3793                 seq_puts(seq, "Status ring (empty)\n");
3794         else {
3795                 seq_puts(seq, "Status ring\n");
3796                 for (idx = hw->st_idx; idx != last && idx < STATUS_RING_SIZE;
3797                      idx = RING_NEXT(idx, STATUS_RING_SIZE)) {
3798                         const struct sky2_status_le *le = hw->st_le + idx;
3799                         seq_printf(seq, "[%d] %#x %d %#x\n",
3800                                    idx, le->opcode, le->length, le->status);
3801                 }
3802                 seq_puts(seq, "\n");
3803         }
3804
3805         seq_printf(seq, "Tx ring pending=%u...%u report=%d done=%d\n",
3806                    sky2->tx_cons, sky2->tx_prod,
3807                    sky2_read16(hw, port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX),
3808                    sky2_read16(hw, Q_ADDR(txqaddr[port], Q_DONE)));
3809
3810         /* Dump contents of tx ring */
3811         sop = 1;
3812         for (idx = sky2->tx_next; idx != sky2->tx_prod && idx < TX_RING_SIZE;
3813              idx = RING_NEXT(idx, TX_RING_SIZE)) {
3814                 const struct sky2_tx_le *le = sky2->tx_le + idx;
3815                 u32 a = le32_to_cpu(le->addr);
3816
3817                 if (sop)
3818                         seq_printf(seq, "%u:", idx);
3819                 sop = 0;
3820
3821                 switch(le->opcode & ~HW_OWNER) {
3822                 case OP_ADDR64:
3823                         seq_printf(seq, " %#x:", a);
3824                         break;
3825                 case OP_LRGLEN:
3826                         seq_printf(seq, " mtu=%d", a);
3827                         break;
3828                 case OP_VLAN:
3829                         seq_printf(seq, " vlan=%d", be16_to_cpu(le->length));
3830                         break;
3831                 case OP_TCPLISW:
3832                         seq_printf(seq, " csum=%#x", a);
3833                         break;
3834                 case OP_LARGESEND:
3835                         seq_printf(seq, " tso=%#x(%d)", a, le16_to_cpu(le->length));
3836                         break;
3837                 case OP_PACKET:
3838                         seq_printf(seq, " %#x(%d)", a, le16_to_cpu(le->length));
3839                         break;
3840                 case OP_BUFFER:
3841                         seq_printf(seq, " frag=%#x(%d)", a, le16_to_cpu(le->length));
3842                         break;
3843                 default:
3844                         seq_printf(seq, " op=%#x,%#x(%d)", le->opcode,
3845                                    a, le16_to_cpu(le->length));
3846                 }
3847
3848                 if (le->ctrl & EOP) {
3849                         seq_putc(seq, '\n');
3850                         sop = 1;
3851                 }
3852         }
3853
3854         seq_printf(seq, "\nRx ring hw get=%d put=%d last=%d\n",
3855                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_GET_IDX)),
3856                    last = sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_PUT_IDX)),
3857                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_LAST_IDX)));
3858
3859         napi_enable(&hw->napi);
3860         return 0;
3861 }
3862
3863 static int sky2_debug_open(struct inode *inode, struct file *file)
3864 {
3865         return single_open(file, sky2_debug_show, inode->i_private);
3866 }
3867
3868 static const struct file_operations sky2_debug_fops = {
3869         .owner          = THIS_MODULE,
3870         .open           = sky2_debug_open,
3871         .read           = seq_read,
3872         .llseek         = seq_lseek,
3873         .release        = single_release,
3874 };
3875
3876 /*
3877  * Use network device events to create/remove/rename
3878  * debugfs file entries
3879  */
3880 static int sky2_device_event(struct notifier_block *unused,
3881                              unsigned long event, void *ptr)
3882 {
3883         struct net_device *dev = ptr;
3884         struct sky2_port *sky2 = netdev_priv(dev);
3885
3886         if (dev->open != sky2_up || !sky2_debug)
3887                 return NOTIFY_DONE;
3888
3889         switch(event) {
3890         case NETDEV_CHANGENAME:
3891                 if (sky2->debugfs) {
3892                         sky2->debugfs = debugfs_rename(sky2_debug, sky2->debugfs,
3893                                                        sky2_debug, dev->name);
3894                 }
3895                 break;
3896
3897         case NETDEV_GOING_DOWN:
3898                 if (sky2->debugfs) {
3899                         printk(KERN_DEBUG PFX "%s: remove debugfs\n",
3900                                dev->name);
3901                         debugfs_remove(sky2->debugfs);
3902                         sky2->debugfs = NULL;
3903                 }
3904                 break;
3905
3906         case NETDEV_UP:
3907                 sky2->debugfs = debugfs_create_file(dev->name, S_IRUGO,
3908                                                     sky2_debug, dev,
3909                                                     &sky2_debug_fops);
3910                 if (IS_ERR(sky2->debugfs))
3911                         sky2->debugfs = NULL;
3912         }
3913
3914         return NOTIFY_DONE;
3915 }
3916
3917 static struct notifier_block sky2_notifier = {
3918         .notifier_call = sky2_device_event,
3919 };
3920
3921
3922 static __init void sky2_debug_init(void)
3923 {
3924         struct dentry *ent;
3925
3926         ent = debugfs_create_dir("sky2", NULL);
3927         if (!ent || IS_ERR(ent))
3928                 return;
3929
3930         sky2_debug = ent;
3931         register_netdevice_notifier(&sky2_notifier);
3932 }
3933
3934 static __exit void sky2_debug_cleanup(void)
3935 {
3936         if (sky2_debug) {
3937                 unregister_netdevice_notifier(&sky2_notifier);
3938                 debugfs_remove(sky2_debug);
3939                 sky2_debug = NULL;
3940         }
3941 }
3942
3943 #else
3944 #define sky2_debug_init()
3945 #define sky2_debug_cleanup()
3946 #endif
3947
3948
3949 /* Initialize network device */
3950 static __devinit struct net_device *sky2_init_netdev(struct sky2_hw *hw,
3951                                                      unsigned port,
3952                                                      int highmem, int wol)
3953 {
3954         struct sky2_port *sky2;
3955         struct net_device *dev = alloc_etherdev(sizeof(*sky2));
3956
3957         if (!dev) {
3958                 dev_err(&hw->pdev->dev, "etherdev alloc failed\n");
3959                 return NULL;
3960         }
3961
3962         SET_NETDEV_DEV(dev, &hw->pdev->dev);
3963         dev->irq = hw->pdev->irq;
3964         dev->open = sky2_up;
3965         dev->stop = sky2_down;
3966         dev->do_ioctl = sky2_ioctl;
3967         dev->hard_start_xmit = sky2_xmit_frame;
3968         dev->set_multicast_list = sky2_set_multicast;
3969         dev->set_mac_address = sky2_set_mac_address;
3970         dev->change_mtu = sky2_change_mtu;
3971         SET_ETHTOOL_OPS(dev, &sky2_ethtool_ops);
3972         dev->tx_timeout = sky2_tx_timeout;
3973         dev->watchdog_timeo = TX_WATCHDOG;
3974 #ifdef CONFIG_NET_POLL_CONTROLLER
3975         if (port == 0)
3976                 dev->poll_controller = sky2_netpoll;
3977 #endif
3978
3979         sky2 = netdev_priv(dev);
3980         sky2->netdev = dev;
3981         sky2->hw = hw;
3982         sky2->msg_enable = netif_msg_init(debug, default_msg);
3983
3984         /* Auto speed and flow control */
3985         sky2->autoneg = AUTONEG_ENABLE;
3986         sky2->flow_mode = FC_BOTH;
3987
3988         sky2->duplex = -1;
3989         sky2->speed = -1;
3990         sky2->advertising = sky2_supported_modes(hw);
3991         sky2->rx_csum = (hw->chip_id != CHIP_ID_YUKON_XL);
3992         sky2->wol = wol;
3993
3994         spin_lock_init(&sky2->phy_lock);
3995         sky2->tx_pending = TX_DEF_PENDING;
3996         sky2->rx_pending = RX_DEF_PENDING;
3997
3998         hw->dev[port] = dev;
3999
4000         sky2->port = port;
4001
4002         dev->features |= NETIF_F_TSO | NETIF_F_IP_CSUM | NETIF_F_SG;
4003         if (highmem)
4004                 dev->features |= NETIF_F_HIGHDMA;
4005
4006 #ifdef SKY2_VLAN_TAG_USED
4007         /* The workaround for FE+ status conflicts with VLAN tag detection. */
4008         if (!(sky2->hw->chip_id == CHIP_ID_YUKON_FE_P &&
4009               sky2->hw->chip_rev == CHIP_REV_YU_FE2_A0)) {
4010                 dev->features |= NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
4011                 dev->vlan_rx_register = sky2_vlan_rx_register;
4012         }
4013 #endif
4014
4015         /* read the mac address */
4016         memcpy_fromio(dev->dev_addr, hw->regs + B2_MAC_1 + port * 8, ETH_ALEN);
4017         memcpy(dev->perm_addr, dev->dev_addr, dev->addr_len);
4018
4019         return dev;
4020 }
4021
4022 static void __devinit sky2_show_addr(struct net_device *dev)
4023 {
4024         const struct sky2_port *sky2 = netdev_priv(dev);
4025         DECLARE_MAC_BUF(mac);
4026
4027         if (netif_msg_probe(sky2))
4028                 printk(KERN_INFO PFX "%s: addr %s\n",
4029                        dev->name, print_mac(mac, dev->dev_addr));
4030 }
4031
4032 /* Handle software interrupt used during MSI test */
4033 static irqreturn_t __devinit sky2_test_intr(int irq, void *dev_id)
4034 {
4035         struct sky2_hw *hw = dev_id;
4036         u32 status = sky2_read32(hw, B0_Y2_SP_ISRC2);
4037
4038         if (status == 0)
4039                 return IRQ_NONE;
4040
4041         if (status & Y2_IS_IRQ_SW) {
4042                 hw->flags |= SKY2_HW_USE_MSI;
4043                 wake_up(&hw->msi_wait);
4044                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
4045         }
4046         sky2_write32(hw, B0_Y2_SP_ICR, 2);
4047
4048         return IRQ_HANDLED;
4049 }
4050
4051 /* Test interrupt path by forcing a a software IRQ */
4052 static int __devinit sky2_test_msi(struct sky2_hw *hw)
4053 {
4054         struct pci_dev *pdev = hw->pdev;
4055         int err;
4056
4057         init_waitqueue_head (&hw->msi_wait);
4058
4059         sky2_write32(hw, B0_IMSK, Y2_IS_IRQ_SW);
4060
4061         err = request_irq(pdev->irq, sky2_test_intr, 0, DRV_NAME, hw);
4062         if (err) {
4063                 dev_err(&pdev->dev, "cannot assign irq %d\n", pdev->irq);
4064                 return err;
4065         }
4066
4067         sky2_write8(hw, B0_CTST, CS_ST_SW_IRQ);
4068         sky2_read8(hw, B0_CTST);
4069
4070         wait_event_timeout(hw->msi_wait, (hw->flags & SKY2_HW_USE_MSI), HZ/10);
4071
4072         if (!(hw->flags & SKY2_HW_USE_MSI)) {
4073                 /* MSI test failed, go back to INTx mode */
4074                 dev_info(&pdev->dev, "No interrupt generated using MSI, "
4075                          "switching to INTx mode.\n");
4076
4077                 err = -EOPNOTSUPP;
4078                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
4079         }
4080
4081         sky2_write32(hw, B0_IMSK, 0);
4082         sky2_read32(hw, B0_IMSK);
4083
4084         free_irq(pdev->irq, hw);
4085
4086         return err;
4087 }
4088
4089 static int __devinit pci_wake_enabled(struct pci_dev *dev)
4090 {
4091         int pm  = pci_find_capability(dev, PCI_CAP_ID_PM);
4092         u16 value;
4093
4094         if (!pm)
4095                 return 0;
4096         if (pci_read_config_word(dev, pm + PCI_PM_CTRL, &value))
4097                 return 0;
4098         return value & PCI_PM_CTRL_PME_ENABLE;
4099 }
4100
4101 static int __devinit sky2_probe(struct pci_dev *pdev,
4102                                 const struct pci_device_id *ent)
4103 {
4104         struct net_device *dev;
4105         struct sky2_hw *hw;
4106         int err, using_dac = 0, wol_default;
4107
4108         err = pci_enable_device(pdev);
4109         if (err) {
4110                 dev_err(&pdev->dev, "cannot enable PCI device\n");
4111                 goto err_out;
4112         }
4113
4114         err = pci_request_regions(pdev, DRV_NAME);
4115         if (err) {
4116                 dev_err(&pdev->dev, "cannot obtain PCI resources\n");
4117                 goto err_out_disable;
4118         }
4119
4120         pci_set_master(pdev);
4121
4122         if (sizeof(dma_addr_t) > sizeof(u32) &&
4123             !(err = pci_set_dma_mask(pdev, DMA_64BIT_MASK))) {
4124                 using_dac = 1;
4125                 err = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
4126                 if (err < 0) {
4127                         dev_err(&pdev->dev, "unable to obtain 64 bit DMA "
4128                                 "for consistent allocations\n");
4129                         goto err_out_free_regions;
4130                 }
4131         } else {
4132                 err = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
4133                 if (err) {
4134                         dev_err(&pdev->dev, "no usable DMA configuration\n");
4135                         goto err_out_free_regions;
4136                 }
4137         }
4138
4139         wol_default = pci_wake_enabled(pdev) ? WAKE_MAGIC : 0;
4140
4141         err = -ENOMEM;
4142         hw = kzalloc(sizeof(*hw), GFP_KERNEL);
4143         if (!hw) {
4144                 dev_err(&pdev->dev, "cannot allocate hardware struct\n");
4145                 goto err_out_free_regions;
4146         }
4147
4148         hw->pdev = pdev;
4149
4150         hw->regs = ioremap_nocache(pci_resource_start(pdev, 0), 0x4000);
4151         if (!hw->regs) {
4152                 dev_err(&pdev->dev, "cannot map device registers\n");
4153                 goto err_out_free_hw;
4154         }
4155
4156 #ifdef __BIG_ENDIAN
4157         /* The sk98lin vendor driver uses hardware byte swapping but
4158          * this driver uses software swapping.
4159          */
4160         {
4161                 u32 reg;
4162                 reg = sky2_pci_read32(hw, PCI_DEV_REG2);
4163                 reg &= ~PCI_REV_DESC;
4164                 sky2_pci_write32(hw, PCI_DEV_REG2, reg);
4165         }
4166 #endif
4167
4168         /* ring for status responses */
4169         hw->st_le = pci_alloc_consistent(pdev, STATUS_LE_BYTES, &hw->st_dma);
4170         if (!hw->st_le)
4171                 goto err_out_iounmap;
4172
4173         err = sky2_init(hw);
4174         if (err)
4175                 goto err_out_iounmap;
4176
4177         dev_info(&pdev->dev, "v%s addr 0x%llx irq %d Yukon-%s (0x%x) rev %d\n",
4178                DRV_VERSION, (unsigned long long)pci_resource_start(pdev, 0),
4179                pdev->irq, yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
4180                hw->chip_id, hw->chip_rev);
4181
4182         sky2_reset(hw);
4183
4184         dev = sky2_init_netdev(hw, 0, using_dac, wol_default);
4185         if (!dev) {
4186                 err = -ENOMEM;
4187                 goto err_out_free_pci;
4188         }
4189
4190         if (!disable_msi && pci_enable_msi(pdev) == 0) {
4191                 err = sky2_test_msi(hw);
4192                 if (err == -EOPNOTSUPP)
4193                         pci_disable_msi(pdev);
4194                 else if (err)
4195                         goto err_out_free_netdev;
4196         }
4197
4198         err = register_netdev(dev);
4199         if (err) {
4200                 dev_err(&pdev->dev, "cannot register net device\n");
4201                 goto err_out_free_netdev;
4202         }
4203
4204         netif_napi_add(dev, &hw->napi, sky2_poll, NAPI_WEIGHT);
4205
4206         err = request_irq(pdev->irq, sky2_intr,
4207                           (hw->flags & SKY2_HW_USE_MSI) ? 0 : IRQF_SHARED,
4208                           dev->name, hw);
4209         if (err) {
4210                 dev_err(&pdev->dev, "cannot assign irq %d\n", pdev->irq);
4211                 goto err_out_unregister;
4212         }
4213         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
4214         napi_enable(&hw->napi);
4215
4216         sky2_show_addr(dev);
4217
4218         if (hw->ports > 1) {
4219                 struct net_device *dev1;
4220
4221                 dev1 = sky2_init_netdev(hw, 1, using_dac, wol_default);
4222                 if (!dev1)
4223                         dev_warn(&pdev->dev, "allocation for second device failed\n");
4224                 else if ((err = register_netdev(dev1))) {
4225                         dev_warn(&pdev->dev,
4226                                  "register of second port failed (%d)\n", err);
4227                         hw->dev[1] = NULL;
4228                         free_netdev(dev1);
4229                 } else
4230                         sky2_show_addr(dev1);
4231         }
4232
4233         setup_timer(&hw->watchdog_timer, sky2_watchdog, (unsigned long) hw);
4234         INIT_WORK(&hw->restart_work, sky2_restart);
4235
4236         pci_set_drvdata(pdev, hw);
4237
4238         return 0;
4239
4240 err_out_unregister:
4241         if (hw->flags & SKY2_HW_USE_MSI)
4242                 pci_disable_msi(pdev);
4243         unregister_netdev(dev);
4244 err_out_free_netdev:
4245         free_netdev(dev);
4246 err_out_free_pci:
4247         sky2_write8(hw, B0_CTST, CS_RST_SET);
4248         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
4249 err_out_iounmap:
4250         iounmap(hw->regs);
4251 err_out_free_hw:
4252         kfree(hw);
4253 err_out_free_regions:
4254         pci_release_regions(pdev);
4255 err_out_disable:
4256         pci_disable_device(pdev);
4257 err_out:
4258         pci_set_drvdata(pdev, NULL);
4259         return err;
4260 }
4261
4262 static void __devexit sky2_remove(struct pci_dev *pdev)
4263 {
4264         struct sky2_hw *hw = pci_get_drvdata(pdev);
4265         int i;
4266
4267         if (!hw)
4268                 return;
4269
4270         del_timer_sync(&hw->watchdog_timer);
4271         cancel_work_sync(&hw->restart_work);
4272
4273         for (i = hw->ports-1; i >= 0; --i)
4274                 unregister_netdev(hw->dev[i]);
4275
4276         sky2_write32(hw, B0_IMSK, 0);
4277
4278         sky2_power_aux(hw);
4279
4280         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
4281         sky2_write8(hw, B0_CTST, CS_RST_SET);
4282         sky2_read8(hw, B0_CTST);
4283
4284         free_irq(pdev->irq, hw);
4285         if (hw->flags & SKY2_HW_USE_MSI)
4286                 pci_disable_msi(pdev);
4287         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
4288         pci_release_regions(pdev);
4289         pci_disable_device(pdev);
4290
4291         for (i = hw->ports-1; i >= 0; --i)
4292                 free_netdev(hw->dev[i]);
4293
4294         iounmap(hw->regs);
4295         kfree(hw);
4296
4297         pci_set_drvdata(pdev, NULL);
4298 }
4299
4300 #ifdef CONFIG_PM
4301 static int sky2_suspend(struct pci_dev *pdev, pm_message_t state)
4302 {
4303         struct sky2_hw *hw = pci_get_drvdata(pdev);
4304         int i, wol = 0;
4305
4306         if (!hw)
4307                 return 0;
4308
4309         for (i = 0; i < hw->ports; i++) {
4310                 struct net_device *dev = hw->dev[i];
4311                 struct sky2_port *sky2 = netdev_priv(dev);
4312
4313                 if (netif_running(dev))
4314                         sky2_down(dev);
4315
4316                 if (sky2->wol)
4317                         sky2_wol_init(sky2);
4318
4319                 wol |= sky2->wol;
4320         }
4321
4322         sky2_write32(hw, B0_IMSK, 0);
4323         napi_disable(&hw->napi);
4324         sky2_power_aux(hw);
4325
4326         pci_save_state(pdev);
4327         pci_enable_wake(pdev, pci_choose_state(pdev, state), wol);
4328         pci_set_power_state(pdev, pci_choose_state(pdev, state));
4329
4330         return 0;
4331 }
4332
4333 static int sky2_resume(struct pci_dev *pdev)
4334 {
4335         struct sky2_hw *hw = pci_get_drvdata(pdev);
4336         int i, err;
4337
4338         if (!hw)
4339                 return 0;
4340
4341         err = pci_set_power_state(pdev, PCI_D0);
4342         if (err)
4343                 goto out;
4344
4345         err = pci_restore_state(pdev);
4346         if (err)
4347                 goto out;
4348
4349         pci_enable_wake(pdev, PCI_D0, 0);
4350
4351         /* Re-enable all clocks */
4352         if (hw->chip_id == CHIP_ID_YUKON_EX ||
4353             hw->chip_id == CHIP_ID_YUKON_EC_U ||
4354             hw->chip_id == CHIP_ID_YUKON_FE_P)
4355                 sky2_pci_write32(hw, PCI_DEV_REG3, 0);
4356
4357         sky2_reset(hw);
4358         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
4359         napi_enable(&hw->napi);
4360
4361         for (i = 0; i < hw->ports; i++) {
4362                 struct net_device *dev = hw->dev[i];
4363                 if (netif_running(dev)) {
4364                         err = sky2_up(dev);
4365                         if (err) {
4366                                 printk(KERN_ERR PFX "%s: could not up: %d\n",
4367                                        dev->name, err);
4368                                 dev_close(dev);
4369                                 goto out;
4370                         }
4371
4372                         sky2_set_multicast(dev);
4373                 }
4374         }
4375
4376         return 0;
4377 out:
4378         dev_err(&pdev->dev, "resume failed (%d)\n", err);
4379         pci_disable_device(pdev);
4380         return err;
4381 }
4382 #endif
4383
4384 static void sky2_shutdown(struct pci_dev *pdev)
4385 {
4386         struct sky2_hw *hw = pci_get_drvdata(pdev);
4387         int i, wol = 0;
4388
4389         if (!hw)
4390                 return;
4391
4392         del_timer_sync(&hw->watchdog_timer);
4393
4394         for (i = 0; i < hw->ports; i++) {
4395                 struct net_device *dev = hw->dev[i];
4396                 struct sky2_port *sky2 = netdev_priv(dev);
4397
4398                 if (sky2->wol) {
4399                         wol = 1;
4400                         sky2_wol_init(sky2);
4401                 }
4402         }
4403
4404         if (wol)
4405                 sky2_power_aux(hw);
4406
4407         pci_enable_wake(pdev, PCI_D3hot, wol);
4408         pci_enable_wake(pdev, PCI_D3cold, wol);
4409
4410         pci_disable_device(pdev);
4411         pci_set_power_state(pdev, PCI_D3hot);
4412
4413 }
4414
4415 static struct pci_driver sky2_driver = {
4416         .name = DRV_NAME,
4417         .id_table = sky2_id_table,
4418         .probe = sky2_probe,
4419         .remove = __devexit_p(sky2_remove),
4420 #ifdef CONFIG_PM
4421         .suspend = sky2_suspend,
4422         .resume = sky2_resume,
4423 #endif
4424         .shutdown = sky2_shutdown,
4425 };
4426
4427 static int __init sky2_init_module(void)
4428 {
4429         sky2_debug_init();
4430         return pci_register_driver(&sky2_driver);
4431 }
4432
4433 static void __exit sky2_cleanup_module(void)
4434 {
4435         pci_unregister_driver(&sky2_driver);
4436         sky2_debug_cleanup();
4437 }
4438
4439 module_init(sky2_init_module);
4440 module_exit(sky2_cleanup_module);
4441
4442 MODULE_DESCRIPTION("Marvell Yukon 2 Gigabit Ethernet driver");
4443 MODULE_AUTHOR("Stephen Hemminger <shemminger@linux-foundation.org>");
4444 MODULE_LICENSE("GPL");
4445 MODULE_VERSION(DRV_VERSION);