Merge branch 'master' of git://git.kernel.org/pub/scm/linux/kernel/git/paulus/powerpc
[linux-2.6] / arch / i386 / kernel / smpboot.c
1 /*
2  *      x86 SMP booting functions
3  *
4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
5  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
6  *
7  *      Much of the core SMP work is based on previous work by Thomas Radke, to
8  *      whom a great many thanks are extended.
9  *
10  *      Thanks to Intel for making available several different Pentium,
11  *      Pentium Pro and Pentium-II/Xeon MP machines.
12  *      Original development of Linux SMP code supported by Caldera.
13  *
14  *      This code is released under the GNU General Public License version 2 or
15  *      later.
16  *
17  *      Fixes
18  *              Felix Koop      :       NR_CPUS used properly
19  *              Jose Renau      :       Handle single CPU case.
20  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
21  *              Greg Wright     :       Fix for kernel stacks panic.
22  *              Erich Boleyn    :       MP v1.4 and additional changes.
23  *      Matthias Sattler        :       Changes for 2.1 kernel map.
24  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
25  *      Michael Chastain        :       Change trampoline.S to gnu as.
26  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
27  *              Ingo Molnar     :       Added APIC timers, based on code
28  *                                      from Jose Renau
29  *              Ingo Molnar     :       various cleanups and rewrites
30  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
31  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
32  *              Martin J. Bligh :       Added support for multi-quad systems
33  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
34 *               Rusty Russell   :       Hacked into shape for new "hotplug" boot process. */
35
36 #include <linux/module.h>
37 #include <linux/init.h>
38 #include <linux/kernel.h>
39
40 #include <linux/mm.h>
41 #include <linux/sched.h>
42 #include <linux/kernel_stat.h>
43 #include <linux/bootmem.h>
44 #include <linux/notifier.h>
45 #include <linux/cpu.h>
46 #include <linux/percpu.h>
47 #include <linux/nmi.h>
48
49 #include <linux/delay.h>
50 #include <linux/mc146818rtc.h>
51 #include <asm/tlbflush.h>
52 #include <asm/desc.h>
53 #include <asm/arch_hooks.h>
54 #include <asm/nmi.h>
55
56 #include <mach_apic.h>
57 #include <mach_wakecpu.h>
58 #include <smpboot_hooks.h>
59 #include <asm/vmi.h>
60 #include <asm/mtrr.h>
61
62 /* Set if we find a B stepping CPU */
63 static int __devinitdata smp_b_stepping;
64
65 /* Number of siblings per CPU package */
66 int smp_num_siblings = 1;
67 EXPORT_SYMBOL(smp_num_siblings);
68
69 /* Last level cache ID of each logical CPU */
70 int cpu_llc_id[NR_CPUS] __cpuinitdata = {[0 ... NR_CPUS-1] = BAD_APICID};
71
72 /* representing HT siblings of each logical CPU */
73 cpumask_t cpu_sibling_map[NR_CPUS] __read_mostly;
74 EXPORT_SYMBOL(cpu_sibling_map);
75
76 /* representing HT and core siblings of each logical CPU */
77 cpumask_t cpu_core_map[NR_CPUS] __read_mostly;
78 EXPORT_SYMBOL(cpu_core_map);
79
80 /* bitmap of online cpus */
81 cpumask_t cpu_online_map __read_mostly;
82 EXPORT_SYMBOL(cpu_online_map);
83
84 cpumask_t cpu_callin_map;
85 cpumask_t cpu_callout_map;
86 EXPORT_SYMBOL(cpu_callout_map);
87 cpumask_t cpu_possible_map;
88 EXPORT_SYMBOL(cpu_possible_map);
89 static cpumask_t smp_commenced_mask;
90
91 /* Per CPU bogomips and other parameters */
92 struct cpuinfo_x86 cpu_data[NR_CPUS] __cacheline_aligned;
93 EXPORT_SYMBOL(cpu_data);
94
95 u8 x86_cpu_to_apicid[NR_CPUS] __read_mostly =
96                         { [0 ... NR_CPUS-1] = 0xff };
97 EXPORT_SYMBOL(x86_cpu_to_apicid);
98
99 u8 apicid_2_node[MAX_APICID];
100
101 DEFINE_PER_CPU(unsigned long, this_cpu_off);
102 EXPORT_PER_CPU_SYMBOL(this_cpu_off);
103
104 /*
105  * Trampoline 80x86 program as an array.
106  */
107
108 extern unsigned char trampoline_data [];
109 extern unsigned char trampoline_end  [];
110 static unsigned char *trampoline_base;
111 static int trampoline_exec;
112
113 static void map_cpu_to_logical_apicid(void);
114
115 /* State of each CPU. */
116 DEFINE_PER_CPU(int, cpu_state) = { 0 };
117
118 /*
119  * Currently trivial. Write the real->protected mode
120  * bootstrap into the page concerned. The caller
121  * has made sure it's suitably aligned.
122  */
123
124 static unsigned long __devinit setup_trampoline(void)
125 {
126         memcpy(trampoline_base, trampoline_data, trampoline_end - trampoline_data);
127         return virt_to_phys(trampoline_base);
128 }
129
130 /*
131  * We are called very early to get the low memory for the
132  * SMP bootup trampoline page.
133  */
134 void __init smp_alloc_memory(void)
135 {
136         trampoline_base = (void *) alloc_bootmem_low_pages(PAGE_SIZE);
137         /*
138          * Has to be in very low memory so we can execute
139          * real-mode AP code.
140          */
141         if (__pa(trampoline_base) >= 0x9F000)
142                 BUG();
143         /*
144          * Make the SMP trampoline executable:
145          */
146         trampoline_exec = set_kernel_exec((unsigned long)trampoline_base, 1);
147 }
148
149 /*
150  * The bootstrap kernel entry code has set these up. Save them for
151  * a given CPU
152  */
153
154 static void __cpuinit smp_store_cpu_info(int id)
155 {
156         struct cpuinfo_x86 *c = cpu_data + id;
157
158         *c = boot_cpu_data;
159         if (id!=0)
160                 identify_secondary_cpu(c);
161         /*
162          * Mask B, Pentium, but not Pentium MMX
163          */
164         if (c->x86_vendor == X86_VENDOR_INTEL &&
165             c->x86 == 5 &&
166             c->x86_mask >= 1 && c->x86_mask <= 4 &&
167             c->x86_model <= 3)
168                 /*
169                  * Remember we have B step Pentia with bugs
170                  */
171                 smp_b_stepping = 1;
172
173         /*
174          * Certain Athlons might work (for various values of 'work') in SMP
175          * but they are not certified as MP capable.
176          */
177         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
178
179                 if (num_possible_cpus() == 1)
180                         goto valid_k7;
181
182                 /* Athlon 660/661 is valid. */  
183                 if ((c->x86_model==6) && ((c->x86_mask==0) || (c->x86_mask==1)))
184                         goto valid_k7;
185
186                 /* Duron 670 is valid */
187                 if ((c->x86_model==7) && (c->x86_mask==0))
188                         goto valid_k7;
189
190                 /*
191                  * Athlon 662, Duron 671, and Athlon >model 7 have capability bit.
192                  * It's worth noting that the A5 stepping (662) of some Athlon XP's
193                  * have the MP bit set.
194                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for more.
195                  */
196                 if (((c->x86_model==6) && (c->x86_mask>=2)) ||
197                     ((c->x86_model==7) && (c->x86_mask>=1)) ||
198                      (c->x86_model> 7))
199                         if (cpu_has_mp)
200                                 goto valid_k7;
201
202                 /* If we get here, it's not a certified SMP capable AMD system. */
203                 add_taint(TAINT_UNSAFE_SMP);
204         }
205
206 valid_k7:
207         ;
208 }
209
210 extern void calibrate_delay(void);
211
212 static atomic_t init_deasserted;
213
214 static void __cpuinit smp_callin(void)
215 {
216         int cpuid, phys_id;
217         unsigned long timeout;
218
219         /*
220          * If waken up by an INIT in an 82489DX configuration
221          * we may get here before an INIT-deassert IPI reaches
222          * our local APIC.  We have to wait for the IPI or we'll
223          * lock up on an APIC access.
224          */
225         wait_for_init_deassert(&init_deasserted);
226
227         /*
228          * (This works even if the APIC is not enabled.)
229          */
230         phys_id = GET_APIC_ID(apic_read(APIC_ID));
231         cpuid = smp_processor_id();
232         if (cpu_isset(cpuid, cpu_callin_map)) {
233                 printk("huh, phys CPU#%d, CPU#%d already present??\n",
234                                         phys_id, cpuid);
235                 BUG();
236         }
237         Dprintk("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
238
239         /*
240          * STARTUP IPIs are fragile beasts as they might sometimes
241          * trigger some glue motherboard logic. Complete APIC bus
242          * silence for 1 second, this overestimates the time the
243          * boot CPU is spending to send the up to 2 STARTUP IPIs
244          * by a factor of two. This should be enough.
245          */
246
247         /*
248          * Waiting 2s total for startup (udelay is not yet working)
249          */
250         timeout = jiffies + 2*HZ;
251         while (time_before(jiffies, timeout)) {
252                 /*
253                  * Has the boot CPU finished it's STARTUP sequence?
254                  */
255                 if (cpu_isset(cpuid, cpu_callout_map))
256                         break;
257                 rep_nop();
258         }
259
260         if (!time_before(jiffies, timeout)) {
261                 printk("BUG: CPU%d started up but did not get a callout!\n",
262                         cpuid);
263                 BUG();
264         }
265
266         /*
267          * the boot CPU has finished the init stage and is spinning
268          * on callin_map until we finish. We are free to set up this
269          * CPU, first the APIC. (this is probably redundant on most
270          * boards)
271          */
272
273         Dprintk("CALLIN, before setup_local_APIC().\n");
274         smp_callin_clear_local_apic();
275         setup_local_APIC();
276         map_cpu_to_logical_apicid();
277
278         /*
279          * Get our bogomips.
280          */
281         calibrate_delay();
282         Dprintk("Stack at about %p\n",&cpuid);
283
284         /*
285          * Save our processor parameters
286          */
287         smp_store_cpu_info(cpuid);
288
289         /*
290          * Allow the master to continue.
291          */
292         cpu_set(cpuid, cpu_callin_map);
293 }
294
295 static int cpucount;
296
297 /* maps the cpu to the sched domain representing multi-core */
298 cpumask_t cpu_coregroup_map(int cpu)
299 {
300         struct cpuinfo_x86 *c = cpu_data + cpu;
301         /*
302          * For perf, we return last level cache shared map.
303          * And for power savings, we return cpu_core_map
304          */
305         if (sched_mc_power_savings || sched_smt_power_savings)
306                 return cpu_core_map[cpu];
307         else
308                 return c->llc_shared_map;
309 }
310
311 /* representing cpus for which sibling maps can be computed */
312 static cpumask_t cpu_sibling_setup_map;
313
314 static inline void
315 set_cpu_sibling_map(int cpu)
316 {
317         int i;
318         struct cpuinfo_x86 *c = cpu_data;
319
320         cpu_set(cpu, cpu_sibling_setup_map);
321
322         if (smp_num_siblings > 1) {
323                 for_each_cpu_mask(i, cpu_sibling_setup_map) {
324                         if (c[cpu].phys_proc_id == c[i].phys_proc_id &&
325                             c[cpu].cpu_core_id == c[i].cpu_core_id) {
326                                 cpu_set(i, cpu_sibling_map[cpu]);
327                                 cpu_set(cpu, cpu_sibling_map[i]);
328                                 cpu_set(i, cpu_core_map[cpu]);
329                                 cpu_set(cpu, cpu_core_map[i]);
330                                 cpu_set(i, c[cpu].llc_shared_map);
331                                 cpu_set(cpu, c[i].llc_shared_map);
332                         }
333                 }
334         } else {
335                 cpu_set(cpu, cpu_sibling_map[cpu]);
336         }
337
338         cpu_set(cpu, c[cpu].llc_shared_map);
339
340         if (current_cpu_data.x86_max_cores == 1) {
341                 cpu_core_map[cpu] = cpu_sibling_map[cpu];
342                 c[cpu].booted_cores = 1;
343                 return;
344         }
345
346         for_each_cpu_mask(i, cpu_sibling_setup_map) {
347                 if (cpu_llc_id[cpu] != BAD_APICID &&
348                     cpu_llc_id[cpu] == cpu_llc_id[i]) {
349                         cpu_set(i, c[cpu].llc_shared_map);
350                         cpu_set(cpu, c[i].llc_shared_map);
351                 }
352                 if (c[cpu].phys_proc_id == c[i].phys_proc_id) {
353                         cpu_set(i, cpu_core_map[cpu]);
354                         cpu_set(cpu, cpu_core_map[i]);
355                         /*
356                          *  Does this new cpu bringup a new core?
357                          */
358                         if (cpus_weight(cpu_sibling_map[cpu]) == 1) {
359                                 /*
360                                  * for each core in package, increment
361                                  * the booted_cores for this new cpu
362                                  */
363                                 if (first_cpu(cpu_sibling_map[i]) == i)
364                                         c[cpu].booted_cores++;
365                                 /*
366                                  * increment the core count for all
367                                  * the other cpus in this package
368                                  */
369                                 if (i != cpu)
370                                         c[i].booted_cores++;
371                         } else if (i != cpu && !c[cpu].booted_cores)
372                                 c[cpu].booted_cores = c[i].booted_cores;
373                 }
374         }
375 }
376
377 /*
378  * Activate a secondary processor.
379  */
380 static void __cpuinit start_secondary(void *unused)
381 {
382         /*
383          * Don't put *anything* before cpu_init(), SMP booting is too
384          * fragile that we want to limit the things done here to the
385          * most necessary things.
386          */
387 #ifdef CONFIG_VMI
388         vmi_bringup();
389 #endif
390         cpu_init();
391         preempt_disable();
392         smp_callin();
393         while (!cpu_isset(smp_processor_id(), smp_commenced_mask))
394                 rep_nop();
395         /*
396          * Check TSC synchronization with the BP:
397          */
398         check_tsc_sync_target();
399
400         setup_secondary_clock();
401         if (nmi_watchdog == NMI_IO_APIC) {
402                 disable_8259A_irq(0);
403                 enable_NMI_through_LVT0(NULL);
404                 enable_8259A_irq(0);
405         }
406         /*
407          * low-memory mappings have been cleared, flush them from
408          * the local TLBs too.
409          */
410         local_flush_tlb();
411
412         /* This must be done before setting cpu_online_map */
413         set_cpu_sibling_map(raw_smp_processor_id());
414         wmb();
415
416         /*
417          * We need to hold call_lock, so there is no inconsistency
418          * between the time smp_call_function() determines number of
419          * IPI receipients, and the time when the determination is made
420          * for which cpus receive the IPI. Holding this
421          * lock helps us to not include this cpu in a currently in progress
422          * smp_call_function().
423          */
424         lock_ipi_call_lock();
425         cpu_set(smp_processor_id(), cpu_online_map);
426         unlock_ipi_call_lock();
427         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
428
429         /* We can take interrupts now: we're officially "up". */
430         local_irq_enable();
431
432         wmb();
433         cpu_idle();
434 }
435
436 /*
437  * Everything has been set up for the secondary
438  * CPUs - they just need to reload everything
439  * from the task structure
440  * This function must not return.
441  */
442 void __devinit initialize_secondary(void)
443 {
444         /*
445          * We don't actually need to load the full TSS,
446          * basically just the stack pointer and the eip.
447          */
448
449         asm volatile(
450                 "movl %0,%%esp\n\t"
451                 "jmp *%1"
452                 :
453                 :"m" (current->thread.esp),"m" (current->thread.eip));
454 }
455
456 /* Static state in head.S used to set up a CPU */
457 extern struct {
458         void * esp;
459         unsigned short ss;
460 } stack_start;
461
462 #ifdef CONFIG_NUMA
463
464 /* which logical CPUs are on which nodes */
465 cpumask_t node_2_cpu_mask[MAX_NUMNODES] __read_mostly =
466                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
467 EXPORT_SYMBOL(node_2_cpu_mask);
468 /* which node each logical CPU is on */
469 int cpu_2_node[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
470 EXPORT_SYMBOL(cpu_2_node);
471
472 /* set up a mapping between cpu and node. */
473 static inline void map_cpu_to_node(int cpu, int node)
474 {
475         printk("Mapping cpu %d to node %d\n", cpu, node);
476         cpu_set(cpu, node_2_cpu_mask[node]);
477         cpu_2_node[cpu] = node;
478 }
479
480 /* undo a mapping between cpu and node. */
481 static inline void unmap_cpu_to_node(int cpu)
482 {
483         int node;
484
485         printk("Unmapping cpu %d from all nodes\n", cpu);
486         for (node = 0; node < MAX_NUMNODES; node ++)
487                 cpu_clear(cpu, node_2_cpu_mask[node]);
488         cpu_2_node[cpu] = 0;
489 }
490 #else /* !CONFIG_NUMA */
491
492 #define map_cpu_to_node(cpu, node)      ({})
493 #define unmap_cpu_to_node(cpu)  ({})
494
495 #endif /* CONFIG_NUMA */
496
497 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = BAD_APICID };
498
499 static void map_cpu_to_logical_apicid(void)
500 {
501         int cpu = smp_processor_id();
502         int apicid = logical_smp_processor_id();
503         int node = apicid_to_node(apicid);
504
505         if (!node_online(node))
506                 node = first_online_node;
507
508         cpu_2_logical_apicid[cpu] = apicid;
509         map_cpu_to_node(cpu, node);
510 }
511
512 static void unmap_cpu_to_logical_apicid(int cpu)
513 {
514         cpu_2_logical_apicid[cpu] = BAD_APICID;
515         unmap_cpu_to_node(cpu);
516 }
517
518 static inline void __inquire_remote_apic(int apicid)
519 {
520         int i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
521         char *names[] = { "ID", "VERSION", "SPIV" };
522         int timeout;
523         unsigned long status;
524
525         printk("Inquiring remote APIC #%d...\n", apicid);
526
527         for (i = 0; i < ARRAY_SIZE(regs); i++) {
528                 printk("... APIC #%d %s: ", apicid, names[i]);
529
530                 /*
531                  * Wait for idle.
532                  */
533                 status = safe_apic_wait_icr_idle();
534                 if (status)
535                         printk("a previous APIC delivery may have failed\n");
536
537                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(apicid));
538                 apic_write_around(APIC_ICR, APIC_DM_REMRD | regs[i]);
539
540                 timeout = 0;
541                 do {
542                         udelay(100);
543                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
544                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
545
546                 switch (status) {
547                 case APIC_ICR_RR_VALID:
548                         status = apic_read(APIC_RRR);
549                         printk("%lx\n", status);
550                         break;
551                 default:
552                         printk("failed\n");
553                 }
554         }
555 }
556
557 #ifdef WAKE_SECONDARY_VIA_NMI
558 /* 
559  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
560  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
561  * won't ... remember to clear down the APIC, etc later.
562  */
563 static int __devinit
564 wakeup_secondary_cpu(int logical_apicid, unsigned long start_eip)
565 {
566         unsigned long send_status, accept_status = 0;
567         int maxlvt;
568
569         /* Target chip */
570         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(logical_apicid));
571
572         /* Boot on the stack */
573         /* Kick the second */
574         apic_write_around(APIC_ICR, APIC_DM_NMI | APIC_DEST_LOGICAL);
575
576         Dprintk("Waiting for send to finish...\n");
577         send_status = safe_apic_wait_icr_idle();
578
579         /*
580          * Give the other CPU some time to accept the IPI.
581          */
582         udelay(200);
583         /*
584          * Due to the Pentium erratum 3AP.
585          */
586         maxlvt = lapic_get_maxlvt();
587         if (maxlvt > 3) {
588                 apic_read_around(APIC_SPIV);
589                 apic_write(APIC_ESR, 0);
590         }
591         accept_status = (apic_read(APIC_ESR) & 0xEF);
592         Dprintk("NMI sent.\n");
593
594         if (send_status)
595                 printk("APIC never delivered???\n");
596         if (accept_status)
597                 printk("APIC delivery error (%lx).\n", accept_status);
598
599         return (send_status | accept_status);
600 }
601 #endif  /* WAKE_SECONDARY_VIA_NMI */
602
603 #ifdef WAKE_SECONDARY_VIA_INIT
604 static int __devinit
605 wakeup_secondary_cpu(int phys_apicid, unsigned long start_eip)
606 {
607         unsigned long send_status, accept_status = 0;
608         int maxlvt, num_starts, j;
609
610         /*
611          * Be paranoid about clearing APIC errors.
612          */
613         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
614                 apic_read_around(APIC_SPIV);
615                 apic_write(APIC_ESR, 0);
616                 apic_read(APIC_ESR);
617         }
618
619         Dprintk("Asserting INIT.\n");
620
621         /*
622          * Turn INIT on target chip
623          */
624         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
625
626         /*
627          * Send IPI
628          */
629         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_INT_ASSERT
630                                 | APIC_DM_INIT);
631
632         Dprintk("Waiting for send to finish...\n");
633         send_status = safe_apic_wait_icr_idle();
634
635         mdelay(10);
636
637         Dprintk("Deasserting INIT.\n");
638
639         /* Target chip */
640         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
641
642         /* Send IPI */
643         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_DM_INIT);
644
645         Dprintk("Waiting for send to finish...\n");
646         send_status = safe_apic_wait_icr_idle();
647
648         atomic_set(&init_deasserted, 1);
649
650         /*
651          * Should we send STARTUP IPIs ?
652          *
653          * Determine this based on the APIC version.
654          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
655          */
656         if (APIC_INTEGRATED(apic_version[phys_apicid]))
657                 num_starts = 2;
658         else
659                 num_starts = 0;
660
661         /*
662          * Paravirt / VMI wants a startup IPI hook here to set up the
663          * target processor state.
664          */
665         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
666                          (unsigned long) stack_start.esp);
667
668         /*
669          * Run STARTUP IPI loop.
670          */
671         Dprintk("#startup loops: %d.\n", num_starts);
672
673         maxlvt = lapic_get_maxlvt();
674
675         for (j = 1; j <= num_starts; j++) {
676                 Dprintk("Sending STARTUP #%d.\n",j);
677                 apic_read_around(APIC_SPIV);
678                 apic_write(APIC_ESR, 0);
679                 apic_read(APIC_ESR);
680                 Dprintk("After apic_write.\n");
681
682                 /*
683                  * STARTUP IPI
684                  */
685
686                 /* Target chip */
687                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
688
689                 /* Boot on the stack */
690                 /* Kick the second */
691                 apic_write_around(APIC_ICR, APIC_DM_STARTUP
692                                         | (start_eip >> 12));
693
694                 /*
695                  * Give the other CPU some time to accept the IPI.
696                  */
697                 udelay(300);
698
699                 Dprintk("Startup point 1.\n");
700
701                 Dprintk("Waiting for send to finish...\n");
702                 send_status = safe_apic_wait_icr_idle();
703
704                 /*
705                  * Give the other CPU some time to accept the IPI.
706                  */
707                 udelay(200);
708                 /*
709                  * Due to the Pentium erratum 3AP.
710                  */
711                 if (maxlvt > 3) {
712                         apic_read_around(APIC_SPIV);
713                         apic_write(APIC_ESR, 0);
714                 }
715                 accept_status = (apic_read(APIC_ESR) & 0xEF);
716                 if (send_status || accept_status)
717                         break;
718         }
719         Dprintk("After Startup.\n");
720
721         if (send_status)
722                 printk("APIC never delivered???\n");
723         if (accept_status)
724                 printk("APIC delivery error (%lx).\n", accept_status);
725
726         return (send_status | accept_status);
727 }
728 #endif  /* WAKE_SECONDARY_VIA_INIT */
729
730 extern cpumask_t cpu_initialized;
731 static inline int alloc_cpu_id(void)
732 {
733         cpumask_t       tmp_map;
734         int cpu;
735         cpus_complement(tmp_map, cpu_present_map);
736         cpu = first_cpu(tmp_map);
737         if (cpu >= NR_CPUS)
738                 return -ENODEV;
739         return cpu;
740 }
741
742 #ifdef CONFIG_HOTPLUG_CPU
743 static struct task_struct * __devinitdata cpu_idle_tasks[NR_CPUS];
744 static inline struct task_struct * alloc_idle_task(int cpu)
745 {
746         struct task_struct *idle;
747
748         if ((idle = cpu_idle_tasks[cpu]) != NULL) {
749                 /* initialize thread_struct.  we really want to avoid destroy
750                  * idle tread
751                  */
752                 idle->thread.esp = (unsigned long)task_pt_regs(idle);
753                 init_idle(idle, cpu);
754                 return idle;
755         }
756         idle = fork_idle(cpu);
757
758         if (!IS_ERR(idle))
759                 cpu_idle_tasks[cpu] = idle;
760         return idle;
761 }
762 #else
763 #define alloc_idle_task(cpu) fork_idle(cpu)
764 #endif
765
766 /* Initialize the CPU's GDT.  This is either the boot CPU doing itself
767    (still using the master per-cpu area), or a CPU doing it for a
768    secondary which will soon come up. */
769 static __cpuinit void init_gdt(int cpu)
770 {
771         struct desc_struct *gdt = get_cpu_gdt_table(cpu);
772
773         pack_descriptor((u32 *)&gdt[GDT_ENTRY_PERCPU].a,
774                         (u32 *)&gdt[GDT_ENTRY_PERCPU].b,
775                         __per_cpu_offset[cpu], 0xFFFFF,
776                         0x80 | DESCTYPE_S | 0x2, 0x8);
777
778         per_cpu(this_cpu_off, cpu) = __per_cpu_offset[cpu];
779         per_cpu(cpu_number, cpu) = cpu;
780 }
781
782 /* Defined in head.S */
783 extern struct Xgt_desc_struct early_gdt_descr;
784
785 static int __cpuinit do_boot_cpu(int apicid, int cpu)
786 /*
787  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
788  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
789  * Returns zero if CPU booted OK, else error code from wakeup_secondary_cpu.
790  */
791 {
792         struct task_struct *idle;
793         unsigned long boot_error;
794         int timeout;
795         unsigned long start_eip;
796         unsigned short nmi_high = 0, nmi_low = 0;
797
798         /*
799          * Save current MTRR state in case it was changed since early boot
800          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
801          */
802         mtrr_save_state();
803
804         /*
805          * We can't use kernel_thread since we must avoid to
806          * reschedule the child.
807          */
808         idle = alloc_idle_task(cpu);
809         if (IS_ERR(idle))
810                 panic("failed fork for CPU %d", cpu);
811
812         init_gdt(cpu);
813         per_cpu(current_task, cpu) = idle;
814         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
815
816         idle->thread.eip = (unsigned long) start_secondary;
817         /* start_eip had better be page-aligned! */
818         start_eip = setup_trampoline();
819
820         ++cpucount;
821         alternatives_smp_switch(1);
822
823         /* So we see what's up   */
824         printk("Booting processor %d/%d eip %lx\n", cpu, apicid, start_eip);
825         /* Stack for startup_32 can be just as for start_secondary onwards */
826         stack_start.esp = (void *) idle->thread.esp;
827
828         irq_ctx_init(cpu);
829
830         x86_cpu_to_apicid[cpu] = apicid;
831         /*
832          * This grunge runs the startup process for
833          * the targeted processor.
834          */
835
836         atomic_set(&init_deasserted, 0);
837
838         Dprintk("Setting warm reset code and vector.\n");
839
840         store_NMI_vector(&nmi_high, &nmi_low);
841
842         smpboot_setup_warm_reset_vector(start_eip);
843
844         /*
845          * Starting actual IPI sequence...
846          */
847         boot_error = wakeup_secondary_cpu(apicid, start_eip);
848
849         if (!boot_error) {
850                 /*
851                  * allow APs to start initializing.
852                  */
853                 Dprintk("Before Callout %d.\n", cpu);
854                 cpu_set(cpu, cpu_callout_map);
855                 Dprintk("After Callout %d.\n", cpu);
856
857                 /*
858                  * Wait 5s total for a response
859                  */
860                 for (timeout = 0; timeout < 50000; timeout++) {
861                         if (cpu_isset(cpu, cpu_callin_map))
862                                 break;  /* It has booted */
863                         udelay(100);
864                 }
865
866                 if (cpu_isset(cpu, cpu_callin_map)) {
867                         /* number CPUs logically, starting from 1 (BSP is 0) */
868                         Dprintk("OK.\n");
869                         printk("CPU%d: ", cpu);
870                         print_cpu_info(&cpu_data[cpu]);
871                         Dprintk("CPU has booted.\n");
872                 } else {
873                         boot_error= 1;
874                         if (*((volatile unsigned char *)trampoline_base)
875                                         == 0xA5)
876                                 /* trampoline started but...? */
877                                 printk("Stuck ??\n");
878                         else
879                                 /* trampoline code not run */
880                                 printk("Not responding.\n");
881                         inquire_remote_apic(apicid);
882                 }
883         }
884
885         if (boot_error) {
886                 /* Try to put things back the way they were before ... */
887                 unmap_cpu_to_logical_apicid(cpu);
888                 cpu_clear(cpu, cpu_callout_map); /* was set here (do_boot_cpu()) */
889                 cpu_clear(cpu, cpu_initialized); /* was set by cpu_init() */
890                 cpucount--;
891         } else {
892                 x86_cpu_to_apicid[cpu] = apicid;
893                 cpu_set(cpu, cpu_present_map);
894         }
895
896         /* mark "stuck" area as not stuck */
897         *((volatile unsigned long *)trampoline_base) = 0;
898
899         return boot_error;
900 }
901
902 #ifdef CONFIG_HOTPLUG_CPU
903 void cpu_exit_clear(void)
904 {
905         int cpu = raw_smp_processor_id();
906
907         idle_task_exit();
908
909         cpucount --;
910         cpu_uninit();
911         irq_ctx_exit(cpu);
912
913         cpu_clear(cpu, cpu_callout_map);
914         cpu_clear(cpu, cpu_callin_map);
915
916         cpu_clear(cpu, smp_commenced_mask);
917         unmap_cpu_to_logical_apicid(cpu);
918 }
919
920 struct warm_boot_cpu_info {
921         struct completion *complete;
922         struct work_struct task;
923         int apicid;
924         int cpu;
925 };
926
927 static void __cpuinit do_warm_boot_cpu(struct work_struct *work)
928 {
929         struct warm_boot_cpu_info *info =
930                 container_of(work, struct warm_boot_cpu_info, task);
931         do_boot_cpu(info->apicid, info->cpu);
932         complete(info->complete);
933 }
934
935 static int __cpuinit __smp_prepare_cpu(int cpu)
936 {
937         DECLARE_COMPLETION_ONSTACK(done);
938         struct warm_boot_cpu_info info;
939         int     apicid, ret;
940
941         apicid = x86_cpu_to_apicid[cpu];
942         if (apicid == BAD_APICID) {
943                 ret = -ENODEV;
944                 goto exit;
945         }
946
947         info.complete = &done;
948         info.apicid = apicid;
949         info.cpu = cpu;
950         INIT_WORK(&info.task, do_warm_boot_cpu);
951
952         /* init low mem mapping */
953         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + USER_PGD_PTRS,
954                         min_t(unsigned long, KERNEL_PGD_PTRS, USER_PGD_PTRS));
955         flush_tlb_all();
956         schedule_work(&info.task);
957         wait_for_completion(&done);
958
959         zap_low_mappings();
960         ret = 0;
961 exit:
962         return ret;
963 }
964 #endif
965
966 static void smp_tune_scheduling(void)
967 {
968         unsigned long cachesize;       /* kB   */
969
970         if (cpu_khz) {
971                 cachesize = boot_cpu_data.x86_cache_size;
972
973                 if (cachesize > 0)
974                         max_cache_size = cachesize * 1024;
975         }
976 }
977
978 /*
979  * Cycle through the processors sending APIC IPIs to boot each.
980  */
981
982 static int boot_cpu_logical_apicid;
983 /* Where the IO area was mapped on multiquad, always 0 otherwise */
984 void *xquad_portio;
985 #ifdef CONFIG_X86_NUMAQ
986 EXPORT_SYMBOL(xquad_portio);
987 #endif
988
989 static void __init smp_boot_cpus(unsigned int max_cpus)
990 {
991         int apicid, cpu, bit, kicked;
992         unsigned long bogosum = 0;
993
994         /*
995          * Setup boot CPU information
996          */
997         smp_store_cpu_info(0); /* Final full version of the data */
998         printk("CPU%d: ", 0);
999         print_cpu_info(&cpu_data[0]);
1000
1001         boot_cpu_physical_apicid = GET_APIC_ID(apic_read(APIC_ID));
1002         boot_cpu_logical_apicid = logical_smp_processor_id();
1003         x86_cpu_to_apicid[0] = boot_cpu_physical_apicid;
1004
1005         current_thread_info()->cpu = 0;
1006         smp_tune_scheduling();
1007
1008         set_cpu_sibling_map(0);
1009
1010         /*
1011          * If we couldn't find an SMP configuration at boot time,
1012          * get out of here now!
1013          */
1014         if (!smp_found_config && !acpi_lapic) {
1015                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
1016                 smpboot_clear_io_apic_irqs();
1017                 phys_cpu_present_map = physid_mask_of_physid(0);
1018                 if (APIC_init_uniprocessor())
1019                         printk(KERN_NOTICE "Local APIC not detected."
1020                                            " Using dummy APIC emulation.\n");
1021                 map_cpu_to_logical_apicid();
1022                 cpu_set(0, cpu_sibling_map[0]);
1023                 cpu_set(0, cpu_core_map[0]);
1024                 return;
1025         }
1026
1027         /*
1028          * Should not be necessary because the MP table should list the boot
1029          * CPU too, but we do it for the sake of robustness anyway.
1030          * Makes no sense to do this check in clustered apic mode, so skip it
1031          */
1032         if (!check_phys_apicid_present(boot_cpu_physical_apicid)) {
1033                 printk("weird, boot CPU (#%d) not listed by the BIOS.\n",
1034                                 boot_cpu_physical_apicid);
1035                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1036         }
1037
1038         /*
1039          * If we couldn't find a local APIC, then get out of here now!
1040          */
1041         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) && !cpu_has_apic) {
1042                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1043                         boot_cpu_physical_apicid);
1044                 printk(KERN_ERR "... forcing use of dummy APIC emulation. (tell your hw vendor)\n");
1045                 smpboot_clear_io_apic_irqs();
1046                 phys_cpu_present_map = physid_mask_of_physid(0);
1047                 cpu_set(0, cpu_sibling_map[0]);
1048                 cpu_set(0, cpu_core_map[0]);
1049                 return;
1050         }
1051
1052         verify_local_APIC();
1053
1054         /*
1055          * If SMP should be disabled, then really disable it!
1056          */
1057         if (!max_cpus) {
1058                 smp_found_config = 0;
1059                 printk(KERN_INFO "SMP mode deactivated, forcing use of dummy APIC emulation.\n");
1060                 smpboot_clear_io_apic_irqs();
1061                 phys_cpu_present_map = physid_mask_of_physid(0);
1062                 cpu_set(0, cpu_sibling_map[0]);
1063                 cpu_set(0, cpu_core_map[0]);
1064                 return;
1065         }
1066
1067         connect_bsp_APIC();
1068         setup_local_APIC();
1069         map_cpu_to_logical_apicid();
1070
1071
1072         setup_portio_remap();
1073
1074         /*
1075          * Scan the CPU present map and fire up the other CPUs via do_boot_cpu
1076          *
1077          * In clustered apic mode, phys_cpu_present_map is a constructed thus:
1078          * bits 0-3 are quad0, 4-7 are quad1, etc. A perverse twist on the 
1079          * clustered apic ID.
1080          */
1081         Dprintk("CPU present map: %lx\n", physids_coerce(phys_cpu_present_map));
1082
1083         kicked = 1;
1084         for (bit = 0; kicked < NR_CPUS && bit < MAX_APICS; bit++) {
1085                 apicid = cpu_present_to_apicid(bit);
1086                 /*
1087                  * Don't even attempt to start the boot CPU!
1088                  */
1089                 if ((apicid == boot_cpu_apicid) || (apicid == BAD_APICID))
1090                         continue;
1091
1092                 if (!check_apicid_present(bit))
1093                         continue;
1094                 if (max_cpus <= cpucount+1)
1095                         continue;
1096
1097                 if (((cpu = alloc_cpu_id()) <= 0) || do_boot_cpu(apicid, cpu))
1098                         printk("CPU #%d not responding - cannot use it.\n",
1099                                                                 apicid);
1100                 else
1101                         ++kicked;
1102         }
1103
1104         /*
1105          * Cleanup possible dangling ends...
1106          */
1107         smpboot_restore_warm_reset_vector();
1108
1109         /*
1110          * Allow the user to impress friends.
1111          */
1112         Dprintk("Before bogomips.\n");
1113         for (cpu = 0; cpu < NR_CPUS; cpu++)
1114                 if (cpu_isset(cpu, cpu_callout_map))
1115                         bogosum += cpu_data[cpu].loops_per_jiffy;
1116         printk(KERN_INFO
1117                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
1118                 cpucount+1,
1119                 bogosum/(500000/HZ),
1120                 (bogosum/(5000/HZ))%100);
1121         
1122         Dprintk("Before bogocount - setting activated=1.\n");
1123
1124         if (smp_b_stepping)
1125                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable with B stepping processors.\n");
1126
1127         /*
1128          * Don't taint if we are running SMP kernel on a single non-MP
1129          * approved Athlon
1130          */
1131         if (tainted & TAINT_UNSAFE_SMP) {
1132                 if (cpucount)
1133                         printk (KERN_INFO "WARNING: This combination of AMD processors is not suitable for SMP.\n");
1134                 else
1135                         tainted &= ~TAINT_UNSAFE_SMP;
1136         }
1137
1138         Dprintk("Boot done.\n");
1139
1140         /*
1141          * construct cpu_sibling_map[], so that we can tell sibling CPUs
1142          * efficiently.
1143          */
1144         for (cpu = 0; cpu < NR_CPUS; cpu++) {
1145                 cpus_clear(cpu_sibling_map[cpu]);
1146                 cpus_clear(cpu_core_map[cpu]);
1147         }
1148
1149         cpu_set(0, cpu_sibling_map[0]);
1150         cpu_set(0, cpu_core_map[0]);
1151
1152         smpboot_setup_io_apic();
1153
1154         setup_boot_clock();
1155 }
1156
1157 /* These are wrappers to interface to the new boot process.  Someone
1158    who understands all this stuff should rewrite it properly. --RR 15/Jul/02 */
1159 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1160 {
1161         smp_commenced_mask = cpumask_of_cpu(0);
1162         cpu_callin_map = cpumask_of_cpu(0);
1163         mb();
1164         smp_boot_cpus(max_cpus);
1165 }
1166
1167 void __init native_smp_prepare_boot_cpu(void)
1168 {
1169         unsigned int cpu = smp_processor_id();
1170
1171         init_gdt(cpu);
1172         switch_to_new_gdt();
1173
1174         cpu_set(cpu, cpu_online_map);
1175         cpu_set(cpu, cpu_callout_map);
1176         cpu_set(cpu, cpu_present_map);
1177         cpu_set(cpu, cpu_possible_map);
1178         __get_cpu_var(cpu_state) = CPU_ONLINE;
1179 }
1180
1181 #ifdef CONFIG_HOTPLUG_CPU
1182 static void
1183 remove_siblinginfo(int cpu)
1184 {
1185         int sibling;
1186         struct cpuinfo_x86 *c = cpu_data;
1187
1188         for_each_cpu_mask(sibling, cpu_core_map[cpu]) {
1189                 cpu_clear(cpu, cpu_core_map[sibling]);
1190                 /*
1191                  * last thread sibling in this cpu core going down
1192                  */
1193                 if (cpus_weight(cpu_sibling_map[cpu]) == 1)
1194                         c[sibling].booted_cores--;
1195         }
1196                         
1197         for_each_cpu_mask(sibling, cpu_sibling_map[cpu])
1198                 cpu_clear(cpu, cpu_sibling_map[sibling]);
1199         cpus_clear(cpu_sibling_map[cpu]);
1200         cpus_clear(cpu_core_map[cpu]);
1201         c[cpu].phys_proc_id = 0;
1202         c[cpu].cpu_core_id = 0;
1203         cpu_clear(cpu, cpu_sibling_setup_map);
1204 }
1205
1206 int __cpu_disable(void)
1207 {
1208         cpumask_t map = cpu_online_map;
1209         int cpu = smp_processor_id();
1210
1211         /*
1212          * Perhaps use cpufreq to drop frequency, but that could go
1213          * into generic code.
1214          *
1215          * We won't take down the boot processor on i386 due to some
1216          * interrupts only being able to be serviced by the BSP.
1217          * Especially so if we're not using an IOAPIC   -zwane
1218          */
1219         if (cpu == 0)
1220                 return -EBUSY;
1221         if (nmi_watchdog == NMI_LOCAL_APIC)
1222                 stop_apic_nmi_watchdog(NULL);
1223         clear_local_APIC();
1224         /* Allow any queued timer interrupts to get serviced */
1225         local_irq_enable();
1226         mdelay(1);
1227         local_irq_disable();
1228
1229         remove_siblinginfo(cpu);
1230
1231         cpu_clear(cpu, map);
1232         fixup_irqs(map);
1233         /* It's now safe to remove this processor from the online map */
1234         cpu_clear(cpu, cpu_online_map);
1235         return 0;
1236 }
1237
1238 void __cpu_die(unsigned int cpu)
1239 {
1240         /* We don't do anything here: idle task is faking death itself. */
1241         unsigned int i;
1242
1243         for (i = 0; i < 10; i++) {
1244                 /* They ack this in play_dead by setting CPU_DEAD */
1245                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1246                         printk ("CPU %d is now offline\n", cpu);
1247                         if (1 == num_online_cpus())
1248                                 alternatives_smp_switch(0);
1249                         return;
1250                 }
1251                 msleep(100);
1252         }
1253         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1254 }
1255 #else /* ... !CONFIG_HOTPLUG_CPU */
1256 int __cpu_disable(void)
1257 {
1258         return -ENOSYS;
1259 }
1260
1261 void __cpu_die(unsigned int cpu)
1262 {
1263         /* We said "no" in __cpu_disable */
1264         BUG();
1265 }
1266 #endif /* CONFIG_HOTPLUG_CPU */
1267
1268 int __cpuinit native_cpu_up(unsigned int cpu)
1269 {
1270         unsigned long flags;
1271 #ifdef CONFIG_HOTPLUG_CPU
1272         int ret = 0;
1273
1274         /*
1275          * We do warm boot only on cpus that had booted earlier
1276          * Otherwise cold boot is all handled from smp_boot_cpus().
1277          * cpu_callin_map is set during AP kickstart process. Its reset
1278          * when a cpu is taken offline from cpu_exit_clear().
1279          */
1280         if (!cpu_isset(cpu, cpu_callin_map))
1281                 ret = __smp_prepare_cpu(cpu);
1282
1283         if (ret)
1284                 return -EIO;
1285 #endif
1286
1287         /* In case one didn't come up */
1288         if (!cpu_isset(cpu, cpu_callin_map)) {
1289                 printk(KERN_DEBUG "skipping cpu%d, didn't come online\n", cpu);
1290                 return -EIO;
1291         }
1292
1293         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
1294         /* Unleash the CPU! */
1295         cpu_set(cpu, smp_commenced_mask);
1296
1297         /*
1298          * Check TSC synchronization with the AP (keep irqs disabled
1299          * while doing so):
1300          */
1301         local_irq_save(flags);
1302         check_tsc_sync_source(cpu);
1303         local_irq_restore(flags);
1304
1305         while (!cpu_isset(cpu, cpu_online_map)) {
1306                 cpu_relax();
1307                 touch_nmi_watchdog();
1308         }
1309
1310         return 0;
1311 }
1312
1313 void __init native_smp_cpus_done(unsigned int max_cpus)
1314 {
1315 #ifdef CONFIG_X86_IO_APIC
1316         setup_ioapic_dest();
1317 #endif
1318         zap_low_mappings();
1319 #ifndef CONFIG_HOTPLUG_CPU
1320         /*
1321          * Disable executability of the SMP trampoline:
1322          */
1323         set_kernel_exec((unsigned long)trampoline_base, trampoline_exec);
1324 #endif
1325 }
1326
1327 void __init smp_intr_init(void)
1328 {
1329         /*
1330          * IRQ0 must be given a fixed assignment and initialized,
1331          * because it's used before the IO-APIC is set up.
1332          */
1333         set_intr_gate(FIRST_DEVICE_VECTOR, interrupt[0]);
1334
1335         /*
1336          * The reschedule interrupt is a CPU-to-CPU reschedule-helper
1337          * IPI, driven by wakeup.
1338          */
1339         set_intr_gate(RESCHEDULE_VECTOR, reschedule_interrupt);
1340
1341         /* IPI for invalidation */
1342         set_intr_gate(INVALIDATE_TLB_VECTOR, invalidate_interrupt);
1343
1344         /* IPI for generic function call */
1345         set_intr_gate(CALL_FUNCTION_VECTOR, call_function_interrupt);
1346 }
1347
1348 /*
1349  * If the BIOS enumerates physical processors before logical,
1350  * maxcpus=N at enumeration-time can be used to disable HT.
1351  */
1352 static int __init parse_maxcpus(char *arg)
1353 {
1354         extern unsigned int maxcpus;
1355
1356         maxcpus = simple_strtoul(arg, NULL, 0);
1357         return 0;
1358 }
1359 early_param("maxcpus", parse_maxcpus);