git.oblomov.eu Git - linux-2.6/blob - arch/sh/drivers/pci/pci-sh7751.c

   1 /*
   2  *      Low-Level PCI Support for the SH7751
   3  *
   4  *  Dustin McIntire (dustin@sensoria.com)
   5  *      Derived from arch/i386/kernel/pci-*.c which bore the message:
   6  *      (c) 1999--2000 Martin Mares <mj@ucw.cz>
   7  *
   8  *  Ported to the new API by Paul Mundt <lethal@linux-sh.org>
   9  *  With cleanup by Paul van Gool <pvangool@mimotech.com>
  10  *
  11  *  May be copied or modified under the terms of the GNU General Public
  12  *  License.  See linux/COPYING for more information.
  13  *
  14  */
  15 #undef DEBUG
  16
  17 #include <linux/init.h>
  18 #include <linux/pci.h>
  19 #include <linux/types.h>
  20 #include <linux/errno.h>
  21 #include <linux/delay.h>
  22 #include "pci-sh4.h"
  23 #include <asm/addrspace.h>
  24 #include <asm/io.h>
  25
  26 /*
  27  * Initialization. Try all known PCI access methods. Note that we support
  28  * using both PCI BIOS and direct access: in such cases, we use I/O ports
  29  * to access config space.
  30  *
  31  * Note that the platform specific initialization (BSC registers, and memory
  32  * space mapping) will be called via the platform defined function
  33  * pcibios_init_platform().
  34  */
  35 int __init sh7751_pci_init(struct pci_channel *chan)
  36 {
  37         unsigned int id;
  38         int ret;
  39
  40         pr_debug("PCI: Starting intialization.\n");
  41
  42         chan->reg_base = 0xfe200000;
  43
  44         /* check for SH7751/SH7751R hardware */
  45         id = pci_read_reg(chan, SH7751_PCICONF0);
  46         if (id != ((SH7751_DEVICE_ID << 16) | SH7751_VENDOR_ID) &&
  47             id != ((SH7751R_DEVICE_ID << 16) | SH7751_VENDOR_ID)) {
  48                 pr_debug("PCI: This is not an SH7751(R) (%x)\n", id);
  49                 return -ENODEV;
  50         }
  51
  52         if ((ret = sh4_pci_check_direct(chan)) != 0)
  53                 return ret;
  54
  55         return pcibios_init_platform();
  56 }
  57
  58 static int __init __area_sdram_check(struct pci_channel *chan,
  59                                      unsigned int area)
  60 {
  61         u32 word;
  62
  63         word = ctrl_inl(SH7751_BCR1);
  64         /* check BCR for SDRAM in area */
  65         if (((word >> area) & 1) == 0) {
  66                 printk("PCI: Area %d is not configured for SDRAM. BCR1=0x%x\n",
  67                        area, word);
  68                 return 0;
  69         }
  70         pci_write_reg(chan, word, SH4_PCIBCR1);
  71
  72         word = (u16)ctrl_inw(SH7751_BCR2);
  73         /* check BCR2 for 32bit SDRAM interface*/
  74         if (((word >> (area << 1)) & 0x3) != 0x3) {
  75                 printk("PCI: Area %d is not 32 bit SDRAM. BCR2=0x%x\n",
  76                        area, word);
  77                 return 0;
  78         }
  79         pci_write_reg(chan, word, SH4_PCIBCR2);
  80
  81         return 1;
  82 }
  83
  84 int __init sh7751_pcic_init(struct pci_channel *chan,
  85                             struct sh4_pci_address_map *map)
  86 {
  87         u32 reg;
  88         u32 word;
  89
  90         /* Set the BCR's to enable PCI access */
  91         reg = ctrl_inl(SH7751_BCR1);
  92         reg |= 0x80000;
  93         ctrl_outl(reg, SH7751_BCR1);
  94
  95         /* Turn the clocks back on (not done in reset)*/
  96         pci_write_reg(chan, 0, SH4_PCICLKR);
  97         /* Clear Powerdown IRQ's (not done in reset) */
  98         word = SH4_PCIPINT_D3 | SH4_PCIPINT_D0;
  99         pci_write_reg(chan, word, SH4_PCIPINT);
 100
 101         /*
 102          * This code is unused for some boards as it is done in the
 103          * bootloader and doing it here means the MAC addresses loaded
 104          * by the bootloader get lost.
 105          */
 106         if (!(map->flags & SH4_PCIC_NO_RESET)) {
 107                 /* toggle PCI reset pin */
 108                 word = SH4_PCICR_PREFIX | SH4_PCICR_PRST;
 109                 pci_write_reg(chan, word, SH4_PCICR);
 110                 /* Wait for a long time... not 1 sec. but long enough */
 111                 mdelay(100);
 112                 word = SH4_PCICR_PREFIX;
 113                 pci_write_reg(chan, word, SH4_PCICR);
 114         }
 115
 116         /* set the command/status bits to:
 117          * Wait Cycle Control + Parity Enable + Bus Master +
 118          * Mem space enable
 119          */
 120         word = SH7751_PCICONF1_WCC | SH7751_PCICONF1_PER |
 121                SH7751_PCICONF1_BUM | SH7751_PCICONF1_MES;
 122         pci_write_reg(chan, word, SH7751_PCICONF1);
 123
 124         /* define this host as the host bridge */
 125         word = PCI_BASE_CLASS_BRIDGE << 24;
 126         pci_write_reg(chan, word, SH7751_PCICONF2);
 127
 128         /* Set IO and Mem windows to local address
 129          * Make PCI and local address the same for easy 1 to 1 mapping
 130          * Window0 = map->window0.size @ non-cached area base = SDRAM
 131          * Window1 = map->window1.size @ cached area base = SDRAM
 132          */
 133         word = map->window0.size - 1;
 134         pci_write_reg(chan, word, SH4_PCILSR0);
 135         word = map->window1.size - 1;
 136         pci_write_reg(chan, word, SH4_PCILSR1);
 137         /* Set the values on window 0 PCI config registers */
 138         word = P2SEGADDR(map->window0.base);
 139         pci_write_reg(chan, word, SH4_PCILAR0);
 140         pci_write_reg(chan, word, SH7751_PCICONF5);
 141         /* Set the values on window 1 PCI config registers */
 142         word =  PHYSADDR(map->window1.base);
 143         pci_write_reg(chan, word, SH4_PCILAR1);
 144         pci_write_reg(chan, word, SH7751_PCICONF6);
 145
 146         /* Set the local 16MB PCI memory space window to
 147          * the lowest PCI mapped address
 148          */
 149         word = chan->mem_resource->start & SH4_PCIMBR_MASK;
 150         pr_debug("PCI: Setting upper bits of Memory window to 0x%x\n", word);
 151         pci_write_reg(chan, word , SH4_PCIMBR);
 152
 153         /* Map IO space into PCI IO window:
 154          * IO addresses will be translated to the PCI IO window base address
 155          */
 156         pr_debug("PCI: Mapping IO address 0x%x - 0x%x to base 0x%x\n",
 157                  chan->io_resource->start, chan->io_resource->end,
 158                  SH7751_PCI_IO_BASE + chan->io_resource->start);
 159
 160         /* Make sure the MSB's of IO window are set to access PCI space
 161          * correctly */
 162         word = chan->io_resource->start & SH4_PCIIOBR_MASK;
 163         pr_debug("PCI: Setting upper bits of IO window to 0x%x\n", word);
 164         pci_write_reg(chan, word, SH4_PCIIOBR);
 165
 166         /* Set PCI WCRx, BCRx's, copy from BSC locations */
 167
 168         /* check BCR for SDRAM in specified area */
 169         switch (map->window0.base) {
 170         case SH7751_CS0_BASE_ADDR: word = __area_sdram_check(chan, 0); break;
 171         case SH7751_CS1_BASE_ADDR: word = __area_sdram_check(chan, 1); break;
 172         case SH7751_CS2_BASE_ADDR: word = __area_sdram_check(chan, 2); break;
 173         case SH7751_CS3_BASE_ADDR: word = __area_sdram_check(chan, 3); break;
 174         case SH7751_CS4_BASE_ADDR: word = __area_sdram_check(chan, 4); break;
 175         case SH7751_CS5_BASE_ADDR: word = __area_sdram_check(chan, 5); break;
 176         case SH7751_CS6_BASE_ADDR: word = __area_sdram_check(chan, 6); break;
 177         }
 178
 179         if (!word)
 180                 return -1;
 181
 182         /* configure the wait control registers */
 183         word = ctrl_inl(SH7751_WCR1);
 184         pci_write_reg(chan, word, SH4_PCIWCR1);
 185         word = ctrl_inl(SH7751_WCR2);
 186         pci_write_reg(chan, word, SH4_PCIWCR2);
 187         word = ctrl_inl(SH7751_WCR3);
 188         pci_write_reg(chan, word, SH4_PCIWCR3);
 189         word = ctrl_inl(SH7751_MCR);
 190         pci_write_reg(chan, word, SH4_PCIMCR);
 191
 192         /* NOTE: I'm ignoring the PCI error IRQs for now..
 193          * TODO: add support for the internal error interrupts and
 194          * DMA interrupts...
 195          */
 196
 197         pci_fixup_pcic(chan);
 198
 199         /* SH7751 init done, set central function init complete */
 200         /* use round robin mode to stop a device starving/overruning */
 201         word = SH4_PCICR_PREFIX | SH4_PCICR_CFIN | SH4_PCICR_ARBM;
 202         pci_write_reg(chan, word, SH4_PCICR);
 203
 204         return 0;
 205 }