[ARM] 4664/1: Add basic support for HTC Magician PDA phones
[linux-2.6] / arch / blackfin / Kconfig
1 #
2 # For a description of the syntax of this configuration file,
3 # see Documentation/kbuild/kconfig-language.txt.
4 #
5
6 mainmenu "Blackfin Kernel Configuration"
7
8 config MMU
9         bool
10         default n
11
12 config FPU
13         bool
14         default n
15
16 config RWSEM_GENERIC_SPINLOCK
17         bool
18         default y
19
20 config RWSEM_XCHGADD_ALGORITHM
21         bool
22         default n
23
24 config BLACKFIN
25         bool
26         default y
27
28 config ZONE_DMA
29         bool
30         default y
31
32 config SEMAPHORE_SLEEPERS
33         bool
34         default y
35
36 config GENERIC_FIND_NEXT_BIT
37         bool
38         default y
39
40 config GENERIC_HWEIGHT
41         bool
42         default y
43
44 config GENERIC_HARDIRQS
45         bool
46         default y
47
48 config GENERIC_IRQ_PROBE
49         bool
50         default y
51
52 config GENERIC_TIME
53         bool
54         default n
55
56 config GENERIC_GPIO
57         bool
58         default y
59
60 config FORCE_MAX_ZONEORDER
61         int
62         default "14"
63
64 config GENERIC_CALIBRATE_DELAY
65         bool
66         default y
67
68 config HARDWARE_PM
69         def_bool y
70         depends on OPROFILE
71
72 source "init/Kconfig"
73 source "kernel/Kconfig.preempt"
74
75 menu "Blackfin Processor Options"
76
77 comment "Processor and Board Settings"
78
79 choice
80         prompt "CPU"
81         default BF533
82
83 config BF522
84         bool "BF522"
85         help
86           BF522 Processor Support.
87
88 config BF525
89         bool "BF525"
90         help
91           BF525 Processor Support.
92
93 config BF527
94         bool "BF527"
95         help
96           BF527 Processor Support.
97
98 config BF531
99         bool "BF531"
100         help
101           BF531 Processor Support.
102
103 config BF532
104         bool "BF532"
105         help
106           BF532 Processor Support.
107
108 config BF533
109         bool "BF533"
110         help
111           BF533 Processor Support.
112
113 config BF534
114         bool "BF534"
115         help
116           BF534 Processor Support.
117
118 config BF536
119         bool "BF536"
120         help
121           BF536 Processor Support.
122
123 config BF537
124         bool "BF537"
125         help
126           BF537 Processor Support.
127
128 config BF542
129         bool "BF542"
130         help
131           BF542 Processor Support.
132
133 config BF544
134         bool "BF544"
135         help
136           BF544 Processor Support.
137
138 config BF547
139         bool "BF547"
140         help
141           BF547 Processor Support.
142
143 config BF548
144         bool "BF548"
145         help
146           BF548 Processor Support.
147
148 config BF549
149         bool "BF549"
150         help
151           BF549 Processor Support.
152
153 config BF561
154         bool "BF561"
155         help
156           Not Supported Yet - Work in progress - BF561 Processor Support.
157
158 endchoice
159
160 choice
161         prompt "Silicon Rev"
162         default BF_REV_0_1 if BF527
163         default BF_REV_0_2 if BF537
164         default BF_REV_0_3 if BF533
165         default BF_REV_0_0 if BF549
166
167 config BF_REV_0_0
168         bool "0.0"
169         depends on (BF52x || BF54x)
170
171 config BF_REV_0_1
172         bool "0.1"
173         depends on (BF52x || BF54x)
174
175 config BF_REV_0_2
176         bool "0.2"
177         depends on (BF537 || BF536 || BF534)
178
179 config BF_REV_0_3
180         bool "0.3"
181         depends on (BF561 || BF537 || BF536 || BF534 || BF533 || BF532 || BF531)
182
183 config BF_REV_0_4
184         bool "0.4"
185         depends on (BF561 || BF533 || BF532 || BF531)
186
187 config BF_REV_0_5
188         bool "0.5"
189         depends on (BF561 || BF533 || BF532 || BF531)
190
191 config BF_REV_ANY
192         bool "any"
193
194 config BF_REV_NONE
195         bool "none"
196
197 endchoice
198
199 config BF52x
200         bool
201         depends on (BF522 || BF525 || BF527)
202         default y
203
204 config BF53x
205         bool
206         depends on (BF531 || BF532 || BF533 || BF534 || BF536 || BF537)
207         default y
208
209 config BF54x
210         bool
211         depends on (BF542 || BF544 || BF547 || BF548 || BF549)
212         default y
213
214 config BFIN_DUAL_CORE
215         bool
216         depends on (BF561)
217         default y
218
219 config BFIN_SINGLE_CORE
220         bool
221         depends on !BFIN_DUAL_CORE
222         default y
223
224 config MEM_GENERIC_BOARD
225         bool
226         depends on GENERIC_BOARD
227         default y
228
229 config MEM_MT48LC64M4A2FB_7E
230         bool
231         depends on (BFIN533_STAMP)
232         default y
233
234 config MEM_MT48LC16M16A2TG_75
235         bool
236         depends on (BFIN533_EZKIT || BFIN561_EZKIT \
237                 || BFIN533_BLUETECHNIX_CM || BFIN537_BLUETECHNIX_CM \
238                 || H8606_HVSISTEMAS)
239         default y
240
241 config MEM_MT48LC32M8A2_75
242         bool
243         depends on (BFIN537_STAMP || PNAV10)
244         default y
245
246 config MEM_MT48LC8M32B2B5_7
247         bool
248         depends on (BFIN561_BLUETECHNIX_CM)
249         default y
250
251 config MEM_MT48LC32M16A2TG_75
252         bool
253         depends on (BFIN527_EZKIT)
254         default y
255
256 config BFIN_SHARED_FLASH_ENET
257         bool
258         depends on (BFIN533_STAMP)
259         default y
260
261 source "arch/blackfin/mach-bf527/Kconfig"
262 source "arch/blackfin/mach-bf533/Kconfig"
263 source "arch/blackfin/mach-bf561/Kconfig"
264 source "arch/blackfin/mach-bf537/Kconfig"
265 source "arch/blackfin/mach-bf548/Kconfig"
266
267 menu "Board customizations"
268
269 config CMDLINE_BOOL
270         bool "Default bootloader kernel arguments"
271
272 config CMDLINE
273         string "Initial kernel command string"
274         depends on CMDLINE_BOOL
275         default "console=ttyBF0,57600"
276         help
277           If you don't have a boot loader capable of passing a command line string
278           to the kernel, you may specify one here. As a minimum, you should specify
279           the memory size and the root device (e.g., mem=8M, root=/dev/nfs).
280
281 comment "Clock/PLL Setup"
282
283 config CLKIN_HZ
284         int "Crystal Frequency in Hz"
285         default "11059200" if BFIN533_STAMP
286         default "27000000" if BFIN533_EZKIT
287         default "25000000" if (BFIN537_STAMP || BFIN527_EZKIT || H8606_HVSISTEMAS)
288         default "30000000" if BFIN561_EZKIT
289         default "24576000" if PNAV10
290         help
291           The frequency of CLKIN crystal oscillator on the board in Hz.
292
293 config BFIN_KERNEL_CLOCK
294         bool "Re-program Clocks while Kernel boots?"
295         default n
296         help
297           This option decides if kernel clocks are re-programed from the
298           bootloader settings. If the clocks are not set, the SDRAM settings
299           are also not changed, and the Bootloader does 100% of the hardware
300           configuration.
301
302 config PLL_BYPASS
303         bool "Bypass PLL"
304         depends on BFIN_KERNEL_CLOCK
305         default n
306
307 config CLKIN_HALF
308         bool "Half Clock In"
309         depends on BFIN_KERNEL_CLOCK && (! PLL_BYPASS)
310         default n
311         help
312           If this is set the clock will be divided by 2, before it goes to the PLL.
313
314 config VCO_MULT
315         int "VCO Multiplier"
316         depends on BFIN_KERNEL_CLOCK && (! PLL_BYPASS)
317         range 1 64
318         default "22" if BFIN533_EZKIT
319         default "45" if BFIN533_STAMP
320         default "20" if (BFIN537_STAMP || BFIN527_EZKIT)
321         default "22" if BFIN533_BLUETECHNIX_CM
322         default "20" if BFIN537_BLUETECHNIX_CM
323         default "20" if BFIN561_BLUETECHNIX_CM
324         default "20" if BFIN561_EZKIT
325         default "16" if H8606_HVSISTEMAS
326         help
327           This controls the frequency of the on-chip PLL. This can be between 1 and 64.
328           PLL Frequency = (Crystal Frequency) * (this setting)
329
330 choice
331         prompt "Core Clock Divider"
332         depends on BFIN_KERNEL_CLOCK
333         default CCLK_DIV_1
334         help
335           This sets the frequency of the core. It can be 1, 2, 4 or 8
336           Core Frequency = (PLL frequency) / (this setting)
337
338 config CCLK_DIV_1
339         bool "1"
340
341 config CCLK_DIV_2
342         bool "2"
343
344 config CCLK_DIV_4
345         bool "4"
346
347 config CCLK_DIV_8
348         bool "8"
349 endchoice
350
351 config SCLK_DIV
352         int "System Clock Divider"
353         depends on BFIN_KERNEL_CLOCK
354         range 1 15
355         default 5 if BFIN533_EZKIT
356         default 5 if BFIN533_STAMP
357         default 4 if (BFIN537_STAMP || BFIN527_EZKIT)
358         default 5 if BFIN533_BLUETECHNIX_CM
359         default 4 if BFIN537_BLUETECHNIX_CM
360         default 4 if BFIN561_BLUETECHNIX_CM
361         default 5 if BFIN561_EZKIT
362         default 3 if H8606_HVSISTEMAS
363         help
364           This sets the frequency of the system clock (including SDRAM or DDR).
365           This can be between 1 and 15
366           System Clock = (PLL frequency) / (this setting)
367
368 #
369 # Max & Min Speeds for various Chips
370 #
371 config MAX_VCO_HZ
372         int
373         default 600000000 if BF522
374         default 600000000 if BF525
375         default 600000000 if BF527
376         default 400000000 if BF531
377         default 400000000 if BF532
378         default 750000000 if BF533
379         default 500000000 if BF534
380         default 400000000 if BF536
381         default 600000000 if BF537
382         default 533333333 if BF538
383         default 533333333 if BF539
384         default 600000000 if BF542
385         default 533333333 if BF544
386         default 533333333 if BF549
387         default 600000000 if BF561
388
389 config MIN_VCO_HZ
390         int
391         default 50000000
392
393 config MAX_SCLK_HZ
394         int
395         default 133333333
396
397 config MIN_SCLK_HZ
398         int
399         default 27000000
400
401 comment "Kernel Timer/Scheduler"
402
403 source kernel/Kconfig.hz
404
405 comment "Memory Setup"
406
407 config MEM_SIZE
408         int "SDRAM Memory Size in MBytes"
409         default  32 if BFIN533_EZKIT
410         default  64 if BFIN527_EZKIT
411         default  64 if BFIN537_STAMP
412         default  64 if BFIN561_EZKIT
413         default 128 if BFIN533_STAMP
414         default  64 if PNAV10
415         default  32 if H8606_HVSISTEMAS
416
417 config MEM_ADD_WIDTH
418         int "SDRAM Memory Address Width"
419         default  9 if BFIN533_EZKIT
420         default  9 if BFIN561_EZKIT
421         default  9 if H8606_HVSISTEMAS
422         default 10 if BFIN527_EZKIT
423         default 10 if BFIN537_STAMP
424         default 11 if BFIN533_STAMP
425         default 10 if PNAV10
426
427 config ENET_FLASH_PIN
428         int "PF port/pin used for flash and ethernet sharing"
429         depends on (BFIN533_STAMP)
430         default  0
431         help
432           PF port/pin used for flash and ethernet sharing to allow other PF
433           pins to be used on other platforms without having to touch common
434           code.
435           For example: PF0 --> 0,PF1 --> 1,PF2 --> 2, etc.
436
437 config BOOT_LOAD
438         hex "Kernel load address for booting"
439         default "0x1000"
440         range 0x1000 0x20000000
441         help
442           This option allows you to set the load address of the kernel.
443           This can be useful if you are on a board which has a small amount
444           of memory or you wish to reserve some memory at the beginning of
445           the address space.
446
447           Note that you need to keep this value above 4k (0x1000) as this
448           memory region is used to capture NULL pointer references as well
449           as some core kernel functions.
450
451 comment "LED Status Indicators"
452         depends on (BFIN533_STAMP || BFIN533_BLUETECHNIX_CM)
453
454 config BFIN_ALIVE_LED
455         bool "Enable Board Alive"
456         depends on (BFIN533_STAMP || BFIN533_BLUETECHNIX_CM)
457         default n
458         help
459           Blink the LEDs you select when the kernel is running.  Helps detect
460           a hung kernel.
461
462 config BFIN_ALIVE_LED_NUM
463         int "LED"
464         depends on BFIN_ALIVE_LED
465         range 1 3 if BFIN533_STAMP
466         default "3" if BFIN533_STAMP
467         help
468           Select the LED (marked on the board) for you to blink.
469
470 config BFIN_IDLE_LED
471         bool "Enable System Load/Idle LED"
472         depends on (BFIN533_STAMP || BFIN533_BLUETECHNIX_CM)
473         default n
474         help
475           Blinks the LED you select when to determine kernel load.
476
477 config BFIN_IDLE_LED_NUM
478         int "LED"
479         depends on BFIN_IDLE_LED
480         range 1 3 if BFIN533_STAMP
481         default "2" if BFIN533_STAMP
482         help
483           Select the LED (marked on the board) for you to blink.
484
485 choice
486         prompt "Blackfin Exception Scratch Register"
487         default BFIN_SCRATCH_REG_RETN
488         help
489           Select the resource to reserve for the Exception handler:
490             - RETN: Non-Maskable Interrupt (NMI)
491             - RETE: Exception Return (JTAG/ICE)
492             - CYCLES: Performance counter
493
494           If you are unsure, please select "RETN".
495
496 config BFIN_SCRATCH_REG_RETN
497         bool "RETN"
498         help
499           Use the RETN register in the Blackfin exception handler
500           as a stack scratch register.  This means you cannot
501           safely use NMI on the Blackfin while running Linux, but
502           you can debug the system with a JTAG ICE and use the
503           CYCLES performance registers.
504
505           If you are unsure, please select "RETN".
506
507 config BFIN_SCRATCH_REG_RETE
508         bool "RETE"
509         help
510           Use the RETE register in the Blackfin exception handler
511           as a stack scratch register.  This means you cannot
512           safely use a JTAG ICE while debugging a Blackfin board,
513           but you can safely use the CYCLES performance registers
514           and the NMI.
515
516           If you are unsure, please select "RETN".
517
518 config BFIN_SCRATCH_REG_CYCLES
519         bool "CYCLES"
520         help
521           Use the CYCLES register in the Blackfin exception handler
522           as a stack scratch register.  This means you cannot
523           safely use the CYCLES performance registers on a Blackfin
524           board at anytime, but you can debug the system with a JTAG
525           ICE and use the NMI.
526
527           If you are unsure, please select "RETN".
528
529 endchoice
530
531 #
532 # Sorry - but you need to put the hex address here -
533 #
534
535 # Flag Data register
536 config BFIN_ALIVE_LED_PORT
537         hex
538         default 0xFFC00700 if (BFIN533_STAMP)
539
540 # Peripheral Flag Direction Register
541 config BFIN_ALIVE_LED_DPORT
542         hex
543         default 0xFFC00730 if (BFIN533_STAMP)
544
545 config BFIN_ALIVE_LED_PIN
546         hex
547         default 0x04 if (BFIN533_STAMP && BFIN_ALIVE_LED_NUM = 1)
548         default 0x08 if (BFIN533_STAMP && BFIN_ALIVE_LED_NUM = 2)
549         default 0x10 if (BFIN533_STAMP && BFIN_ALIVE_LED_NUM = 3)
550
551 config BFIN_IDLE_LED_PORT
552         hex
553         default 0xFFC00700 if (BFIN533_STAMP)
554
555 # Peripheral Flag Direction Register
556 config BFIN_IDLE_LED_DPORT
557         hex
558         default 0xFFC00730 if (BFIN533_STAMP)
559
560 config BFIN_IDLE_LED_PIN
561         hex
562         default 0x04 if (BFIN533_STAMP && BFIN_IDLE_LED_NUM = 1)
563         default 0x08 if (BFIN533_STAMP && BFIN_IDLE_LED_NUM = 2)
564         default 0x10 if (BFIN533_STAMP && BFIN_IDLE_LED_NUM = 3)
565
566 endmenu
567
568
569 menu "Blackfin Kernel Optimizations"
570
571 comment "Memory Optimizations"
572
573 config I_ENTRY_L1
574         bool "Locate interrupt entry code in L1 Memory"
575         default y
576         help
577           If enabled, interrupt entry code (STORE/RESTORE CONTEXT) is linked
578           into L1 instruction memory. (less latency)
579
580 config EXCPT_IRQ_SYSC_L1
581         bool "Locate entire ASM lowlevel exception / interrupt - Syscall and CPLB handler code in L1 Memory"
582         default y
583         help
584           If enabled, the entire ASM lowlevel exception and interrupt entry code
585           (STORE/RESTORE CONTEXT) is linked into L1 instruction memory. 
586           (less latency)
587
588 config DO_IRQ_L1
589         bool "Locate frequently called do_irq dispatcher function in L1 Memory"
590         default y
591         help
592           If enabled, the frequently called do_irq dispatcher function is linked
593           into L1 instruction memory. (less latency)
594
595 config CORE_TIMER_IRQ_L1
596         bool "Locate frequently called timer_interrupt() function in L1 Memory"
597         default y
598         help
599           If enabled, the frequently called timer_interrupt() function is linked
600           into L1 instruction memory. (less latency)
601
602 config IDLE_L1
603         bool "Locate frequently idle function in L1 Memory"
604         default y
605         help
606           If enabled, the frequently called idle function is linked
607           into L1 instruction memory. (less latency)
608
609 config SCHEDULE_L1
610         bool "Locate kernel schedule function in L1 Memory"
611         default y
612         help
613           If enabled, the frequently called kernel schedule is linked
614           into L1 instruction memory. (less latency)
615
616 config ARITHMETIC_OPS_L1
617         bool "Locate kernel owned arithmetic functions in L1 Memory"
618         default y
619         help
620           If enabled, arithmetic functions are linked
621           into L1 instruction memory. (less latency)
622
623 config ACCESS_OK_L1
624         bool "Locate access_ok function in L1 Memory"
625         default y
626         help
627           If enabled, the access_ok function is linked
628           into L1 instruction memory. (less latency)
629
630 config MEMSET_L1
631         bool "Locate memset function in L1 Memory"
632         default y
633         help
634           If enabled, the memset function is linked
635           into L1 instruction memory. (less latency)
636
637 config MEMCPY_L1
638         bool "Locate memcpy function in L1 Memory"
639         default y
640         help
641           If enabled, the memcpy function is linked
642           into L1 instruction memory. (less latency)
643
644 config SYS_BFIN_SPINLOCK_L1
645         bool "Locate sys_bfin_spinlock function in L1 Memory"
646         default y
647         help
648           If enabled, sys_bfin_spinlock function is linked
649           into L1 instruction memory. (less latency)
650
651 config IP_CHECKSUM_L1
652         bool "Locate IP Checksum function in L1 Memory"
653         default n
654         help
655           If enabled, the IP Checksum function is linked
656           into L1 instruction memory. (less latency)
657
658 config CACHELINE_ALIGNED_L1
659         bool "Locate cacheline_aligned data to L1 Data Memory"
660         default y if !BF54x
661         default n if BF54x
662         depends on !BF531
663         help
664           If enabled, cacheline_anligned data is linked
665           into L1 data memory. (less latency)
666
667 config SYSCALL_TAB_L1
668         bool "Locate Syscall Table L1 Data Memory"
669         default n
670         depends on !BF531
671         help
672           If enabled, the Syscall LUT is linked
673           into L1 data memory. (less latency)
674
675 config CPLB_SWITCH_TAB_L1
676         bool "Locate CPLB Switch Tables L1 Data Memory"
677         default n
678         depends on !BF531
679         help
680           If enabled, the CPLB Switch Tables are linked
681           into L1 data memory. (less latency)
682
683 endmenu
684
685
686 choice
687         prompt "Kernel executes from"
688         help
689           Choose the memory type that the kernel will be running in.
690
691 config RAMKERNEL
692         bool "RAM"
693         help
694           The kernel will be resident in RAM when running.
695
696 config ROMKERNEL
697         bool "ROM"
698         help
699           The kernel will be resident in FLASH/ROM when running.
700
701 endchoice
702
703 source "mm/Kconfig"
704
705 config LARGE_ALLOCS
706         bool "Allow allocating large blocks (> 1MB) of memory"
707         help
708           Allow the slab memory allocator to keep chains for very large
709           memory sizes - upto 32MB. You may need this if your system has
710           a lot of RAM, and you need to able to allocate very large
711           contiguous chunks. If unsure, say N.
712
713 config BFIN_GPTIMERS
714         tristate "Enable Blackfin General Purpose Timers API"
715         default n
716         help
717           Enable support for the General Purpose Timers API.  If you
718           are unsure, say N.
719
720           To compile this driver as a module, choose M here: the module
721           will be called gptimers.ko.
722
723 config BFIN_DMA_5XX
724         bool "Enable DMA Support"
725         depends on (BF52x || BF53x || BF561 || BF54x)
726         default y
727         help
728           DMA driver for BF5xx.
729
730 choice
731         prompt "Uncached SDRAM region"
732         default DMA_UNCACHED_1M
733         depends on BFIN_DMA_5XX
734 config DMA_UNCACHED_2M
735         bool "Enable 2M DMA region"
736 config DMA_UNCACHED_1M
737         bool "Enable 1M DMA region"
738 config DMA_UNCACHED_NONE
739         bool "Disable DMA region"
740 endchoice
741
742
743 comment "Cache Support"
744 config BFIN_ICACHE
745         bool "Enable ICACHE"
746 config BFIN_DCACHE
747         bool "Enable DCACHE"
748 config BFIN_DCACHE_BANKA
749         bool "Enable only 16k BankA DCACHE - BankB is SRAM"
750         depends on BFIN_DCACHE && !BF531
751         default n
752 config BFIN_ICACHE_LOCK
753         bool "Enable Instruction Cache Locking"
754
755 choice
756         prompt "Policy"
757         depends on BFIN_DCACHE
758         default BFIN_WB
759 config BFIN_WB
760         bool "Write back"
761         help
762           Write Back Policy:
763             Cached data will be written back to SDRAM only when needed.
764             This can give a nice increase in performance, but beware of
765             broken drivers that do not properly invalidate/flush their
766             cache.
767
768           Write Through Policy:
769             Cached data will always be written back to SDRAM when the
770             cache is updated.  This is a completely safe setting, but
771             performance is worse than Write Back.
772
773           If you are unsure of the options and you want to be safe,
774           then go with Write Through.
775
776 config BFIN_WT
777         bool "Write through"
778         help
779           Write Back Policy:
780             Cached data will be written back to SDRAM only when needed.
781             This can give a nice increase in performance, but beware of
782             broken drivers that do not properly invalidate/flush their
783             cache.
784
785           Write Through Policy:
786             Cached data will always be written back to SDRAM when the
787             cache is updated.  This is a completely safe setting, but
788             performance is worse than Write Back.
789
790           If you are unsure of the options and you want to be safe,
791           then go with Write Through.
792
793 endchoice
794
795 config L1_MAX_PIECE
796         int "Set the max L1 SRAM pieces"
797         default 16
798         help
799           Set the max memory pieces for the L1 SRAM allocation algorithm.
800           Min value is 16. Max value is 1024.
801
802 comment "Asynchonous Memory Configuration"
803
804 menu "EBIU_AMGCTL Global Control"
805 config C_AMCKEN
806         bool "Enable CLKOUT"
807         default y
808
809 config C_CDPRIO
810         bool "DMA has priority over core for ext. accesses"
811         depends on !BF54x
812         default n
813
814 config C_B0PEN
815         depends on BF561
816         bool "Bank 0 16 bit packing enable"
817         default y
818
819 config C_B1PEN
820         depends on BF561
821         bool "Bank 1 16 bit packing enable"
822         default y
823
824 config C_B2PEN
825         depends on BF561
826         bool "Bank 2 16 bit packing enable"
827         default y
828
829 config C_B3PEN
830         depends on BF561
831         bool "Bank 3 16 bit packing enable"
832         default n
833
834 choice
835         prompt"Enable Asynchonous Memory Banks"
836         default C_AMBEN_ALL
837
838 config C_AMBEN
839         bool "Disable All Banks"
840
841 config C_AMBEN_B0
842         bool "Enable Bank 0"
843
844 config C_AMBEN_B0_B1
845         bool "Enable Bank 0 & 1"
846
847 config C_AMBEN_B0_B1_B2
848         bool "Enable Bank 0 & 1 & 2"
849
850 config C_AMBEN_ALL
851         bool "Enable All Banks"
852 endchoice
853 endmenu
854
855 menu "EBIU_AMBCTL Control"
856 config BANK_0
857         hex "Bank 0"
858         default 0x7BB0
859
860 config BANK_1
861         hex "Bank 1"
862         default 0x7BB0
863
864 config BANK_2
865         hex "Bank 2"
866         default 0x7BB0
867
868 config BANK_3
869         hex "Bank 3"
870         default 0x99B3
871 endmenu
872
873 config EBIU_MBSCTLVAL
874         hex "EBIU Bank Select Control Register"
875         depends on BF54x
876         default 0
877
878 config EBIU_MODEVAL
879         hex "Flash Memory Mode Control Register"
880         depends on BF54x
881         default 1
882
883 config EBIU_FCTLVAL
884         hex "Flash Memory Bank Control Register"
885         depends on BF54x
886         default 6
887 endmenu
888
889 #############################################################################
890 menu "Bus options (PCI, PCMCIA, EISA, MCA, ISA)"
891
892 config PCI
893         bool "PCI support"
894         help
895           Support for PCI bus.
896
897 source "drivers/pci/Kconfig"
898
899 config HOTPLUG
900         bool "Support for hot-pluggable device"
901           help
902           Say Y here if you want to plug devices into your computer while
903           the system is running, and be able to use them quickly.  In many
904           cases, the devices can likewise be unplugged at any time too.
905
906           One well known example of this is PCMCIA- or PC-cards, credit-card
907           size devices such as network cards, modems or hard drives which are
908           plugged into slots found on all modern laptop computers.  Another
909           example, used on modern desktops as well as laptops, is USB.
910
911           Enable HOTPLUG and KMOD, and build a modular kernel.  Get agent
912           software (at <http://linux-hotplug.sourceforge.net/>) and install it.
913           Then your kernel will automatically call out to a user mode "policy
914           agent" (/sbin/hotplug) to load modules and set up software needed
915           to use devices as you hotplug them.
916
917 source "drivers/pcmcia/Kconfig"
918
919 source "drivers/pci/hotplug/Kconfig"
920
921 endmenu
922
923 menu "Executable file formats"
924
925 source "fs/Kconfig.binfmt"
926
927 endmenu
928
929 menu "Power management options"
930 source "kernel/power/Kconfig"
931
932 choice
933         prompt "Select PM Wakeup Event Source"
934         default PM_WAKEUP_GPIO_BY_SIC_IWR
935         depends on PM
936         help
937           If you have a GPIO already configured as input with the corresponding PORTx_MASK
938           bit set - "Specify Wakeup Event by SIC_IWR value"
939
940 config PM_WAKEUP_GPIO_BY_SIC_IWR
941         bool "Specify Wakeup Event by SIC_IWR value"
942 config PM_WAKEUP_BY_GPIO
943         bool "Cause Wakeup Event by GPIO"
944 config PM_WAKEUP_GPIO_API
945         bool "Configure Wakeup Event by PM GPIO API"
946
947 endchoice
948
949 config PM_WAKEUP_SIC_IWR
950         hex "Wakeup Events (SIC_IWR)"
951         depends on PM_WAKEUP_GPIO_BY_SIC_IWR
952         default 0x80000000 if (BF537 || BF536 || BF534)
953         default 0x100000 if (BF533 || BF532 || BF531)
954
955 config PM_WAKEUP_GPIO_NUMBER
956         int "Wakeup GPIO number"
957         range 0 47
958         depends on PM_WAKEUP_BY_GPIO
959         default 2 if BFIN537_STAMP
960
961 choice
962         prompt "GPIO Polarity"
963         depends on PM_WAKEUP_BY_GPIO
964         default PM_WAKEUP_GPIO_POLAR_H
965 config  PM_WAKEUP_GPIO_POLAR_H
966         bool "Active High"
967 config  PM_WAKEUP_GPIO_POLAR_L
968         bool "Active Low"
969 config  PM_WAKEUP_GPIO_POLAR_EDGE_F
970         bool "Falling EDGE"
971 config  PM_WAKEUP_GPIO_POLAR_EDGE_R
972         bool "Rising EDGE"
973 config  PM_WAKEUP_GPIO_POLAR_EDGE_B
974         bool "Both EDGE"
975 endchoice
976
977 endmenu
978
979 if (BF537 || BF533 || BF54x)
980
981 menu "CPU Frequency scaling"
982
983 source "drivers/cpufreq/Kconfig"
984
985 config CPU_FREQ
986         bool
987         default n
988         help
989           If you want to enable this option, you should select the
990           DPMC driver from Character Devices.
991 endmenu
992
993 endif
994
995 source "net/Kconfig"
996
997 source "drivers/Kconfig"
998
999 source "fs/Kconfig"
1000
1001 source "kernel/Kconfig.instrumentation"
1002
1003 source "arch/blackfin/Kconfig.debug"
1004
1005 source "security/Kconfig"
1006
1007 source "crypto/Kconfig"
1008
1009 source "lib/Kconfig"