git.oblomov.eu Git - linux-2.6/blob - drivers/staging/benet/cev.h

   1 /*
   2  * Copyright (C) 2005 - 2008 ServerEngines
   3  * All rights reserved.
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License version 2
   7  * as published by the Free Software Foundation.  The full GNU General
   8  * Public License is included in this distribution in the file called COPYING.
   9  *
  10  * Contact Information:
  11  * linux-drivers@serverengines.com
  12  *
  13  * ServerEngines
  14  * 209 N. Fair Oaks Ave
  15  * Sunnyvale, CA 94085
  16  */
  17 /*
  18  * Autogenerated by srcgen version: 0127
  19  */
  20 #ifndef __cev_amap_h__
  21 #define __cev_amap_h__
  22 #include "ep.h"
  23
  24 /*
  25  * Host Interrupt Status Register 0. The first of four application
  26  * interrupt status registers. This register contains the interrupts
  27  * for Event Queues EQ0 through EQ31.
  28  */
  29 struct BE_CEV_ISR0_CSR_AMAP {
  30         u8 interrupt0;  /* DWORD 0 */
  31         u8 interrupt1;  /* DWORD 0 */
  32         u8 interrupt2;  /* DWORD 0 */
  33         u8 interrupt3;  /* DWORD 0 */
  34         u8 interrupt4;  /* DWORD 0 */
  35         u8 interrupt5;  /* DWORD 0 */
  36         u8 interrupt6;  /* DWORD 0 */
  37         u8 interrupt7;  /* DWORD 0 */
  38         u8 interrupt8;  /* DWORD 0 */
  39         u8 interrupt9;  /* DWORD 0 */
  40         u8 interrupt10; /* DWORD 0 */
  41         u8 interrupt11; /* DWORD 0 */
  42         u8 interrupt12; /* DWORD 0 */
  43         u8 interrupt13; /* DWORD 0 */
  44         u8 interrupt14; /* DWORD 0 */
  45         u8 interrupt15; /* DWORD 0 */
  46         u8 interrupt16; /* DWORD 0 */
  47         u8 interrupt17; /* DWORD 0 */
  48         u8 interrupt18; /* DWORD 0 */
  49         u8 interrupt19; /* DWORD 0 */
  50         u8 interrupt20; /* DWORD 0 */
  51         u8 interrupt21; /* DWORD 0 */
  52         u8 interrupt22; /* DWORD 0 */
  53         u8 interrupt23; /* DWORD 0 */
  54         u8 interrupt24; /* DWORD 0 */
  55         u8 interrupt25; /* DWORD 0 */
  56         u8 interrupt26; /* DWORD 0 */
  57         u8 interrupt27; /* DWORD 0 */
  58         u8 interrupt28; /* DWORD 0 */
  59         u8 interrupt29; /* DWORD 0 */
  60         u8 interrupt30; /* DWORD 0 */
  61         u8 interrupt31; /* DWORD 0 */
  62 } __packed;
  63 struct CEV_ISR0_CSR_AMAP {
  64         u32 dw[1];
  65 };
  66
  67 /*
  68  * Host Interrupt Status Register 1. The second of four application
  69  * interrupt status registers. This register contains the interrupts
  70  * for Event Queues EQ32 through EQ63.
  71  */
  72 struct BE_CEV_ISR1_CSR_AMAP {
  73         u8 interrupt32; /* DWORD 0 */
  74         u8 interrupt33; /* DWORD 0 */
  75         u8 interrupt34; /* DWORD 0 */
  76         u8 interrupt35; /* DWORD 0 */
  77         u8 interrupt36; /* DWORD 0 */
  78         u8 interrupt37; /* DWORD 0 */
  79         u8 interrupt38; /* DWORD 0 */
  80         u8 interrupt39; /* DWORD 0 */
  81         u8 interrupt40; /* DWORD 0 */
  82         u8 interrupt41; /* DWORD 0 */
  83         u8 interrupt42; /* DWORD 0 */
  84         u8 interrupt43; /* DWORD 0 */
  85         u8 interrupt44; /* DWORD 0 */
  86         u8 interrupt45; /* DWORD 0 */
  87         u8 interrupt46; /* DWORD 0 */
  88         u8 interrupt47; /* DWORD 0 */
  89         u8 interrupt48; /* DWORD 0 */
  90         u8 interrupt49; /* DWORD 0 */
  91         u8 interrupt50; /* DWORD 0 */
  92         u8 interrupt51; /* DWORD 0 */
  93         u8 interrupt52; /* DWORD 0 */
  94         u8 interrupt53; /* DWORD 0 */
  95         u8 interrupt54; /* DWORD 0 */
  96         u8 interrupt55; /* DWORD 0 */
  97         u8 interrupt56; /* DWORD 0 */
  98         u8 interrupt57; /* DWORD 0 */
  99         u8 interrupt58; /* DWORD 0 */
 100         u8 interrupt59; /* DWORD 0 */
 101         u8 interrupt60; /* DWORD 0 */
 102         u8 interrupt61; /* DWORD 0 */
 103         u8 interrupt62; /* DWORD 0 */
 104         u8 interrupt63; /* DWORD 0 */
 105 } __packed;
 106 struct CEV_ISR1_CSR_AMAP {
 107         u32 dw[1];
 108 };
 109 /*
 110  * Host Interrupt Status Register 2. The third of four application
 111  * interrupt status registers. This register contains the interrupts
 112  * for Event Queues EQ64 through EQ95.
 113  */
 114 struct BE_CEV_ISR2_CSR_AMAP {
 115         u8 interrupt64; /* DWORD 0 */
 116         u8 interrupt65; /* DWORD 0 */
 117         u8 interrupt66; /* DWORD 0 */
 118         u8 interrupt67; /* DWORD 0 */
 119         u8 interrupt68; /* DWORD 0 */
 120         u8 interrupt69; /* DWORD 0 */
 121         u8 interrupt70; /* DWORD 0 */
 122         u8 interrupt71; /* DWORD 0 */
 123         u8 interrupt72; /* DWORD 0 */
 124         u8 interrupt73; /* DWORD 0 */
 125         u8 interrupt74; /* DWORD 0 */
 126         u8 interrupt75; /* DWORD 0 */
 127         u8 interrupt76; /* DWORD 0 */
 128         u8 interrupt77; /* DWORD 0 */
 129         u8 interrupt78; /* DWORD 0 */
 130         u8 interrupt79; /* DWORD 0 */
 131         u8 interrupt80; /* DWORD 0 */
 132         u8 interrupt81; /* DWORD 0 */
 133         u8 interrupt82; /* DWORD 0 */
 134         u8 interrupt83; /* DWORD 0 */
 135         u8 interrupt84; /* DWORD 0 */
 136         u8 interrupt85; /* DWORD 0 */
 137         u8 interrupt86; /* DWORD 0 */
 138         u8 interrupt87; /* DWORD 0 */
 139         u8 interrupt88; /* DWORD 0 */
 140         u8 interrupt89; /* DWORD 0 */
 141         u8 interrupt90; /* DWORD 0 */
 142         u8 interrupt91; /* DWORD 0 */
 143         u8 interrupt92; /* DWORD 0 */
 144         u8 interrupt93; /* DWORD 0 */
 145         u8 interrupt94; /* DWORD 0 */
 146         u8 interrupt95; /* DWORD 0 */
 147 } __packed;
 148 struct CEV_ISR2_CSR_AMAP {
 149         u32 dw[1];
 150 };
 151
 152 /*
 153  * Host Interrupt Status Register 3. The fourth of four application
 154  * interrupt status registers. This register contains the interrupts
 155  * for Event Queues EQ96 through EQ127.
 156  */
 157 struct BE_CEV_ISR3_CSR_AMAP {
 158         u8 interrupt96; /* DWORD 0 */
 159         u8 interrupt97; /* DWORD 0 */
 160         u8 interrupt98; /* DWORD 0 */
 161         u8 interrupt99; /* DWORD 0 */
 162         u8 interrupt100;        /* DWORD 0 */
 163         u8 interrupt101;        /* DWORD 0 */
 164         u8 interrupt102;        /* DWORD 0 */
 165         u8 interrupt103;        /* DWORD 0 */
 166         u8 interrupt104;        /* DWORD 0 */
 167         u8 interrupt105;        /* DWORD 0 */
 168         u8 interrupt106;        /* DWORD 0 */
 169         u8 interrupt107;        /* DWORD 0 */
 170         u8 interrupt108;        /* DWORD 0 */
 171         u8 interrupt109;        /* DWORD 0 */
 172         u8 interrupt110;        /* DWORD 0 */
 173         u8 interrupt111;        /* DWORD 0 */
 174         u8 interrupt112;        /* DWORD 0 */
 175         u8 interrupt113;        /* DWORD 0 */
 176         u8 interrupt114;        /* DWORD 0 */
 177         u8 interrupt115;        /* DWORD 0 */
 178         u8 interrupt116;        /* DWORD 0 */
 179         u8 interrupt117;        /* DWORD 0 */
 180         u8 interrupt118;        /* DWORD 0 */
 181         u8 interrupt119;        /* DWORD 0 */
 182         u8 interrupt120;        /* DWORD 0 */
 183         u8 interrupt121;        /* DWORD 0 */
 184         u8 interrupt122;        /* DWORD 0 */
 185         u8 interrupt123;        /* DWORD 0 */
 186         u8 interrupt124;        /* DWORD 0 */
 187         u8 interrupt125;        /* DWORD 0 */
 188         u8 interrupt126;        /* DWORD 0 */
 189         u8 interrupt127;        /* DWORD 0 */
 190 } __packed;
 191 struct CEV_ISR3_CSR_AMAP {
 192         u32 dw[1];
 193 };
 194
 195 /*  Completions and Events block Registers.  */
 196 struct BE_CEV_CSRMAP_AMAP {
 197         u8 rsvd0[32];   /* DWORD 0 */
 198         u8 rsvd1[32];   /* DWORD 1 */
 199         u8 rsvd2[32];   /* DWORD 2 */
 200         u8 rsvd3[32];   /* DWORD 3 */
 201         struct BE_CEV_ISR0_CSR_AMAP isr0;
 202         struct BE_CEV_ISR1_CSR_AMAP isr1;
 203         struct BE_CEV_ISR2_CSR_AMAP isr2;
 204         struct BE_CEV_ISR3_CSR_AMAP isr3;
 205         u8 rsvd4[32];   /* DWORD 8 */
 206         u8 rsvd5[32];   /* DWORD 9 */
 207         u8 rsvd6[32];   /* DWORD 10 */
 208         u8 rsvd7[32];   /* DWORD 11 */
 209         u8 rsvd8[32];   /* DWORD 12 */
 210         u8 rsvd9[32];   /* DWORD 13 */
 211         u8 rsvd10[32];  /* DWORD 14 */
 212         u8 rsvd11[32];  /* DWORD 15 */
 213         u8 rsvd12[32];  /* DWORD 16 */
 214         u8 rsvd13[32];  /* DWORD 17 */
 215         u8 rsvd14[32];  /* DWORD 18 */
 216         u8 rsvd15[32];  /* DWORD 19 */
 217         u8 rsvd16[32];  /* DWORD 20 */
 218         u8 rsvd17[32];  /* DWORD 21 */
 219         u8 rsvd18[32];  /* DWORD 22 */
 220         u8 rsvd19[32];  /* DWORD 23 */
 221         u8 rsvd20[32];  /* DWORD 24 */
 222         u8 rsvd21[32];  /* DWORD 25 */
 223         u8 rsvd22[32];  /* DWORD 26 */
 224         u8 rsvd23[32];  /* DWORD 27 */
 225         u8 rsvd24[32];  /* DWORD 28 */
 226         u8 rsvd25[32];  /* DWORD 29 */
 227         u8 rsvd26[32];  /* DWORD 30 */
 228         u8 rsvd27[32];  /* DWORD 31 */
 229         u8 rsvd28[32];  /* DWORD 32 */
 230         u8 rsvd29[32];  /* DWORD 33 */
 231         u8 rsvd30[192]; /* DWORD 34 */
 232         u8 rsvd31[192]; /* DWORD 40 */
 233         u8 rsvd32[160]; /* DWORD 46 */
 234         u8 rsvd33[160]; /* DWORD 51 */
 235         u8 rsvd34[160]; /* DWORD 56 */
 236         u8 rsvd35[96];  /* DWORD 61 */
 237         u8 rsvd36[192][32];     /* DWORD 64 */
 238 } __packed;
 239 struct CEV_CSRMAP_AMAP {
 240         u32 dw[256];
 241 };
 242
 243 #endif /* __cev_amap_h__ */