git.oblomov.eu Git - linux-2.6/blob - drivers/ata/pdc_adma.c

   1 /*
   2  *  pdc_adma.c - Pacific Digital Corporation ADMA
   3  *
   4  *  Maintained by:  Mark Lord <mlord@pobox.com>
   5  *
   6  *  Copyright 2005 Mark Lord
   7  *
   8  *  This program is free software; you can redistribute it and/or modify
   9  *  it under the terms of the GNU General Public License as published by
  10  *  the Free Software Foundation; either version 2, or (at your option)
  11  *  any later version.
  12  *
  13  *  This program is distributed in the hope that it will be useful,
  14  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  *  GNU General Public License for more details.
  17  *
  18  *  You should have received a copy of the GNU General Public License
  19  *  along with this program; see the file COPYING.  If not, write to
  20  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  21  *
  22  *
  23  *  libata documentation is available via 'make {ps|pdf}docs',
  24  *  as Documentation/DocBook/libata.*
  25  *
  26  *
  27  *  Supports ATA disks in single-packet ADMA mode.
  28  *  Uses PIO for everything else.
  29  *
  30  *  TODO:  Use ADMA transfers for ATAPI devices, when possible.
  31  *  This requires careful attention to a number of quirks of the chip.
  32  *
  33  */
  34
  35 #include <linux/kernel.h>
  36 #include <linux/module.h>
  37 #include <linux/pci.h>
  38 #include <linux/init.h>
  39 #include <linux/blkdev.h>
  40 #include <linux/delay.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/device.h>
  43 #include <scsi/scsi_host.h>
  44 #include <linux/libata.h>
  45
  46 #define DRV_NAME        "pdc_adma"
  47 #define DRV_VERSION     "1.0"
  48
  49 /* macro to calculate base address for ATA regs */
  50 #define ADMA_ATA_REGS(base, port_no)    ((base) + ((port_no) * 0x40))
  51
  52 /* macro to calculate base address for ADMA regs */
  53 #define ADMA_REGS(base, port_no)        ((base) + 0x80 + ((port_no) * 0x20))
  54
  55 /* macro to obtain addresses from ata_port */
  56 #define ADMA_PORT_REGS(ap) \
  57         ADMA_REGS((ap)->host->iomap[ADMA_MMIO_BAR], ap->port_no)
  58
  59 enum {
  60         ADMA_MMIO_BAR           = 4,
  61
  62         ADMA_PORTS              = 2,
  63         ADMA_CPB_BYTES          = 40,
  64         ADMA_PRD_BYTES          = LIBATA_MAX_PRD * 16,
  65         ADMA_PKT_BYTES          = ADMA_CPB_BYTES + ADMA_PRD_BYTES,
  66
  67         ADMA_DMA_BOUNDARY       = 0xffffffff,
  68
  69         /* global register offsets */
  70         ADMA_MODE_LOCK          = 0x00c7,
  71
  72         /* per-channel register offsets */
  73         ADMA_CONTROL            = 0x0000, /* ADMA control */
  74         ADMA_STATUS             = 0x0002, /* ADMA status */
  75         ADMA_CPB_COUNT          = 0x0004, /* CPB count */
  76         ADMA_CPB_CURRENT        = 0x000c, /* current CPB address */
  77         ADMA_CPB_NEXT           = 0x000c, /* next CPB address */
  78         ADMA_CPB_LOOKUP         = 0x0010, /* CPB lookup table */
  79         ADMA_FIFO_IN            = 0x0014, /* input FIFO threshold */
  80         ADMA_FIFO_OUT           = 0x0016, /* output FIFO threshold */
  81
  82         /* ADMA_CONTROL register bits */
  83         aNIEN                   = (1 << 8), /* irq mask: 1==masked */
  84         aGO                     = (1 << 7), /* packet trigger ("Go!") */
  85         aRSTADM                 = (1 << 5), /* ADMA logic reset */
  86         aPIOMD4                 = 0x0003,   /* PIO mode 4 */
  87
  88         /* ADMA_STATUS register bits */
  89         aPSD                    = (1 << 6),
  90         aUIRQ                   = (1 << 4),
  91         aPERR                   = (1 << 0),
  92
  93         /* CPB bits */
  94         cDONE                   = (1 << 0),
  95         cATERR                  = (1 << 3),
  96
  97         cVLD                    = (1 << 0),
  98         cDAT                    = (1 << 2),
  99         cIEN                    = (1 << 3),
 100
 101         /* PRD bits */
 102         pORD                    = (1 << 4),
 103         pDIRO                   = (1 << 5),
 104         pEND                    = (1 << 7),
 105
 106         /* ATA register flags */
 107         rIGN                    = (1 << 5),
 108         rEND                    = (1 << 7),
 109
 110         /* ATA register addresses */
 111         ADMA_REGS_CONTROL       = 0x0e,
 112         ADMA_REGS_SECTOR_COUNT  = 0x12,
 113         ADMA_REGS_LBA_LOW       = 0x13,
 114         ADMA_REGS_LBA_MID       = 0x14,
 115         ADMA_REGS_LBA_HIGH      = 0x15,
 116         ADMA_REGS_DEVICE        = 0x16,
 117         ADMA_REGS_COMMAND       = 0x17,
 118
 119         /* PCI device IDs */
 120         board_1841_idx          = 0,    /* ADMA 2-port controller */
 121 };
 122
 123 typedef enum { adma_state_idle, adma_state_pkt, adma_state_mmio } adma_state_t;
 124
 125 struct adma_port_priv {
 126         u8                      *pkt;
 127         dma_addr_t              pkt_dma;
 128         adma_state_t            state;
 129 };
 130
 131 static int adma_ata_init_one(struct pci_dev *pdev,
 132                                 const struct pci_device_id *ent);
 133 static int adma_port_start(struct ata_port *ap);
 134 static void adma_host_stop(struct ata_host *host);
 135 static void adma_port_stop(struct ata_port *ap);
 136 static void adma_qc_prep(struct ata_queued_cmd *qc);
 137 static unsigned int adma_qc_issue(struct ata_queued_cmd *qc);
 138 static int adma_check_atapi_dma(struct ata_queued_cmd *qc);
 139 static void adma_freeze(struct ata_port *ap);
 140 static void adma_thaw(struct ata_port *ap);
 141 static int adma_prereset(struct ata_link *link, unsigned long deadline);
 142
 143 static struct scsi_host_template adma_ata_sht = {
 144         ATA_BASE_SHT(DRV_NAME),
 145         .sg_tablesize           = LIBATA_MAX_PRD,
 146         .dma_boundary           = ADMA_DMA_BOUNDARY,
 147 };
 148
 149 static struct ata_port_operations adma_ata_ops = {
 150         .inherits               = &ata_base_port_ops,
 151
 152         .dev_select             = ata_std_dev_select,
 153         .tf_load                = ata_tf_load,
 154         .tf_read                = ata_tf_read,
 155         .check_status           = ata_check_status,
 156         .exec_command           = ata_exec_command,
 157         .data_xfer              = ata_data_xfer,
 158         .check_atapi_dma        = adma_check_atapi_dma,
 159         .qc_prep                = adma_qc_prep,
 160         .qc_issue               = adma_qc_issue,
 161         .irq_on                 = ata_irq_on,
 162
 163         .freeze                 = adma_freeze,
 164         .thaw                   = adma_thaw,
 165         .prereset               = adma_prereset,
 166         .softreset              = ata_std_softreset,
 167         .error_handler          = ata_bmdma_error_handler,
 168         .post_internal_cmd      = ata_bmdma_post_internal_cmd,
 169
 170         .port_start             = adma_port_start,
 171         .port_stop              = adma_port_stop,
 172         .host_stop              = adma_host_stop,
 173 };
 174
 175 static struct ata_port_info adma_port_info[] = {
 176         /* board_1841_idx */
 177         {
 178                 .flags          = ATA_FLAG_SLAVE_POSS |
 179                                   ATA_FLAG_NO_LEGACY | ATA_FLAG_MMIO |
 180                                   ATA_FLAG_PIO_POLLING,
 181                 .pio_mask       = 0x10, /* pio4 */
 182                 .udma_mask      = ATA_UDMA4,
 183                 .port_ops       = &adma_ata_ops,
 184         },
 185 };
 186
 187 static const struct pci_device_id adma_ata_pci_tbl[] = {
 188         { PCI_VDEVICE(PDC, 0x1841), board_1841_idx },
 189
 190         { }     /* terminate list */
 191 };
 192
 193 static struct pci_driver adma_ata_pci_driver = {
 194         .name                   = DRV_NAME,
 195         .id_table               = adma_ata_pci_tbl,
 196         .probe                  = adma_ata_init_one,
 197         .remove                 = ata_pci_remove_one,
 198 };
 199
 200 static int adma_check_atapi_dma(struct ata_queued_cmd *qc)
 201 {
 202         return 1;       /* ATAPI DMA not yet supported */
 203 }
 204
 205 static void adma_reset_engine(struct ata_port *ap)
 206 {
 207         void __iomem *chan = ADMA_PORT_REGS(ap);
 208
 209         /* reset ADMA to idle state */
 210         writew(aPIOMD4 | aNIEN | aRSTADM, chan + ADMA_CONTROL);
 211         udelay(2);
 212         writew(aPIOMD4, chan + ADMA_CONTROL);
 213         udelay(2);
 214 }
 215
 216 static void adma_reinit_engine(struct ata_port *ap)
 217 {
 218         struct adma_port_priv *pp = ap->private_data;
 219         void __iomem *chan = ADMA_PORT_REGS(ap);
 220
 221         /* mask/clear ATA interrupts */
 222         writeb(ATA_NIEN, ap->ioaddr.ctl_addr);
 223         ata_check_status(ap);
 224
 225         /* reset the ADMA engine */
 226         adma_reset_engine(ap);
 227
 228         /* set in-FIFO threshold to 0x100 */
 229         writew(0x100, chan + ADMA_FIFO_IN);
 230
 231         /* set CPB pointer */
 232         writel((u32)pp->pkt_dma, chan + ADMA_CPB_NEXT);
 233
 234         /* set out-FIFO threshold to 0x100 */
 235         writew(0x100, chan + ADMA_FIFO_OUT);
 236
 237         /* set CPB count */
 238         writew(1, chan + ADMA_CPB_COUNT);
 239
 240         /* read/discard ADMA status */
 241         readb(chan + ADMA_STATUS);
 242 }
 243
 244 static inline void adma_enter_reg_mode(struct ata_port *ap)
 245 {
 246         void __iomem *chan = ADMA_PORT_REGS(ap);
 247
 248         writew(aPIOMD4, chan + ADMA_CONTROL);
 249         readb(chan + ADMA_STATUS);      /* flush */
 250 }
 251
 252 static void adma_freeze(struct ata_port *ap)
 253 {
 254         void __iomem *chan = ADMA_PORT_REGS(ap);
 255
 256         /* mask/clear ATA interrupts */
 257         writeb(ATA_NIEN, ap->ioaddr.ctl_addr);
 258         ata_check_status(ap);
 259
 260         /* reset ADMA to idle state */
 261         writew(aPIOMD4 | aNIEN | aRSTADM, chan + ADMA_CONTROL);
 262         udelay(2);
 263         writew(aPIOMD4 | aNIEN, chan + ADMA_CONTROL);
 264         udelay(2);
 265 }
 266
 267 static void adma_thaw(struct ata_port *ap)
 268 {
 269         adma_reinit_engine(ap);
 270 }
 271
 272 static int adma_prereset(struct ata_link *link, unsigned long deadline)
 273 {
 274         struct ata_port *ap = link->ap;
 275         struct adma_port_priv *pp = ap->private_data;
 276
 277         if (pp->state != adma_state_idle) /* healthy paranoia */
 278                 pp->state = adma_state_mmio;
 279         adma_reinit_engine(ap);
 280
 281         return ata_std_prereset(link, deadline);
 282 }
 283
 284 static int adma_fill_sg(struct ata_queued_cmd *qc)
 285 {
 286         struct scatterlist *sg;
 287         struct ata_port *ap = qc->ap;
 288         struct adma_port_priv *pp = ap->private_data;
 289         u8  *buf = pp->pkt, *last_buf = NULL;
 290         int i = (2 + buf[3]) * 8;
 291         u8 pFLAGS = pORD | ((qc->tf.flags & ATA_TFLAG_WRITE) ? pDIRO : 0);
 292         unsigned int si;
 293
 294         for_each_sg(qc->sg, sg, qc->n_elem, si) {
 295                 u32 addr;
 296                 u32 len;
 297
 298                 addr = (u32)sg_dma_address(sg);
 299                 *(__le32 *)(buf + i) = cpu_to_le32(addr);
 300                 i += 4;
 301
 302                 len = sg_dma_len(sg) >> 3;
 303                 *(__le32 *)(buf + i) = cpu_to_le32(len);
 304                 i += 4;
 305
 306                 last_buf = &buf[i];
 307                 buf[i++] = pFLAGS;
 308                 buf[i++] = qc->dev->dma_mode & 0xf;
 309                 buf[i++] = 0;   /* pPKLW */
 310                 buf[i++] = 0;   /* reserved */
 311
 312                 *(__le32 *)(buf + i) =
 313                         (pFLAGS & pEND) ? 0 : cpu_to_le32(pp->pkt_dma + i + 4);
 314                 i += 4;
 315
 316                 VPRINTK("PRD[%u] = (0x%lX, 0x%X)\n", i/4,
 317                                         (unsigned long)addr, len);
 318         }
 319
 320         if (likely(last_buf))
 321                 *last_buf |= pEND;
 322
 323         return i;
 324 }
 325
 326 static void adma_qc_prep(struct ata_queued_cmd *qc)
 327 {
 328         struct adma_port_priv *pp = qc->ap->private_data;
 329         u8  *buf = pp->pkt;
 330         u32 pkt_dma = (u32)pp->pkt_dma;
 331         int i = 0;
 332
 333         VPRINTK("ENTER\n");
 334
 335         adma_enter_reg_mode(qc->ap);
 336         if (qc->tf.protocol != ATA_PROT_DMA) {
 337                 ata_qc_prep(qc);
 338                 return;
 339         }
 340
 341         buf[i++] = 0;   /* Response flags */
 342         buf[i++] = 0;   /* reserved */
 343         buf[i++] = cVLD | cDAT | cIEN;
 344         i++;            /* cLEN, gets filled in below */
 345
 346         *(__le32 *)(buf+i) = cpu_to_le32(pkt_dma);      /* cNCPB */
 347         i += 4;         /* cNCPB */
 348         i += 4;         /* cPRD, gets filled in below */
 349
 350         buf[i++] = 0;   /* reserved */
 351         buf[i++] = 0;   /* reserved */
 352         buf[i++] = 0;   /* reserved */
 353         buf[i++] = 0;   /* reserved */
 354
 355         /* ATA registers; must be a multiple of 4 */
 356         buf[i++] = qc->tf.device;
 357         buf[i++] = ADMA_REGS_DEVICE;
 358         if ((qc->tf.flags & ATA_TFLAG_LBA48)) {
 359                 buf[i++] = qc->tf.hob_nsect;
 360                 buf[i++] = ADMA_REGS_SECTOR_COUNT;
 361                 buf[i++] = qc->tf.hob_lbal;
 362                 buf[i++] = ADMA_REGS_LBA_LOW;
 363                 buf[i++] = qc->tf.hob_lbam;
 364                 buf[i++] = ADMA_REGS_LBA_MID;
 365                 buf[i++] = qc->tf.hob_lbah;
 366                 buf[i++] = ADMA_REGS_LBA_HIGH;
 367         }
 368         buf[i++] = qc->tf.nsect;
 369         buf[i++] = ADMA_REGS_SECTOR_COUNT;
 370         buf[i++] = qc->tf.lbal;
 371         buf[i++] = ADMA_REGS_LBA_LOW;
 372         buf[i++] = qc->tf.lbam;
 373         buf[i++] = ADMA_REGS_LBA_MID;
 374         buf[i++] = qc->tf.lbah;
 375         buf[i++] = ADMA_REGS_LBA_HIGH;
 376         buf[i++] = 0;
 377         buf[i++] = ADMA_REGS_CONTROL;
 378         buf[i++] = rIGN;
 379         buf[i++] = 0;
 380         buf[i++] = qc->tf.command;
 381         buf[i++] = ADMA_REGS_COMMAND | rEND;
 382
 383         buf[3] = (i >> 3) - 2;                          /* cLEN */
 384         *(__le32 *)(buf+8) = cpu_to_le32(pkt_dma + i);  /* cPRD */
 385
 386         i = adma_fill_sg(qc);
 387         wmb();  /* flush PRDs and pkt to memory */
 388 #if 0
 389         /* dump out CPB + PRDs for debug */
 390         {
 391                 int j, len = 0;
 392                 static char obuf[2048];
 393                 for (j = 0; j < i; ++j) {
 394                         len += sprintf(obuf+len, "%02x ", buf[j]);
 395                         if ((j & 7) == 7) {
 396                                 printk("%s\n", obuf);
 397                                 len = 0;
 398                         }
 399                 }
 400                 if (len)
 401                         printk("%s\n", obuf);
 402         }
 403 #endif
 404 }
 405
 406 static inline void adma_packet_start(struct ata_queued_cmd *qc)
 407 {
 408         struct ata_port *ap = qc->ap;
 409         void __iomem *chan = ADMA_PORT_REGS(ap);
 410
 411         VPRINTK("ENTER, ap %p\n", ap);
 412
 413         /* fire up the ADMA engine */
 414         writew(aPIOMD4 | aGO, chan + ADMA_CONTROL);
 415 }
 416
 417 static unsigned int adma_qc_issue(struct ata_queued_cmd *qc)
 418 {
 419         struct adma_port_priv *pp = qc->ap->private_data;
 420
 421         switch (qc->tf.protocol) {
 422         case ATA_PROT_DMA:
 423                 pp->state = adma_state_pkt;
 424                 adma_packet_start(qc);
 425                 return 0;
 426
 427         case ATAPI_PROT_DMA:
 428                 BUG();
 429                 break;
 430
 431         default:
 432                 break;
 433         }
 434
 435         pp->state = adma_state_mmio;
 436         return ata_qc_issue_prot(qc);
 437 }
 438
 439 static inline unsigned int adma_intr_pkt(struct ata_host *host)
 440 {
 441         unsigned int handled = 0, port_no;
 442
 443         for (port_no = 0; port_no < host->n_ports; ++port_no) {
 444                 struct ata_port *ap = host->ports[port_no];
 445                 struct adma_port_priv *pp;
 446                 struct ata_queued_cmd *qc;
 447                 void __iomem *chan = ADMA_PORT_REGS(ap);
 448                 u8 status = readb(chan + ADMA_STATUS);
 449
 450                 if (status == 0)
 451                         continue;
 452                 handled = 1;
 453                 adma_enter_reg_mode(ap);
 454                 if (ap->flags & ATA_FLAG_DISABLED)
 455                         continue;
 456                 pp = ap->private_data;
 457                 if (!pp || pp->state != adma_state_pkt)
 458                         continue;
 459                 qc = ata_qc_from_tag(ap, ap->link.active_tag);
 460                 if (qc && (!(qc->tf.flags & ATA_TFLAG_POLLING))) {
 461                         if (status & aPERR)
 462                                 qc->err_mask |= AC_ERR_HOST_BUS;
 463                         else if ((status & (aPSD | aUIRQ)))
 464                                 qc->err_mask |= AC_ERR_OTHER;
 465
 466                         if (pp->pkt[0] & cATERR)
 467                                 qc->err_mask |= AC_ERR_DEV;
 468                         else if (pp->pkt[0] != cDONE)
 469                                 qc->err_mask |= AC_ERR_OTHER;
 470
 471                         if (!qc->err_mask)
 472                                 ata_qc_complete(qc);
 473                         else {
 474                                 struct ata_eh_info *ehi = &ap->link.eh_info;
 475                                 ata_ehi_clear_desc(ehi);
 476                                 ata_ehi_push_desc(ehi,
 477                                         "ADMA-status 0x%02X", status);
 478                                 ata_ehi_push_desc(ehi,
 479                                         "pkt[0] 0x%02X", pp->pkt[0]);
 480
 481                                 if (qc->err_mask == AC_ERR_DEV)
 482                                         ata_port_abort(ap);
 483                                 else
 484                                         ata_port_freeze(ap);
 485                         }
 486                 }
 487         }
 488         return handled;
 489 }
 490
 491 static inline unsigned int adma_intr_mmio(struct ata_host *host)
 492 {
 493         unsigned int handled = 0, port_no;
 494
 495         for (port_no = 0; port_no < host->n_ports; ++port_no) {
 496                 struct ata_port *ap;
 497                 ap = host->ports[port_no];
 498                 if (ap && (!(ap->flags & ATA_FLAG_DISABLED))) {
 499                         struct ata_queued_cmd *qc;
 500                         struct adma_port_priv *pp = ap->private_data;
 501                         if (!pp || pp->state != adma_state_mmio)
 502                                 continue;
 503                         qc = ata_qc_from_tag(ap, ap->link.active_tag);
 504                         if (qc && (!(qc->tf.flags & ATA_TFLAG_POLLING))) {
 505
 506                                 /* check main status, clearing INTRQ */
 507                                 u8 status = ata_check_status(ap);
 508                                 if ((status & ATA_BUSY))
 509                                         continue;
 510                                 DPRINTK("ata%u: protocol %d (dev_stat 0x%X)\n",
 511                                         ap->print_id, qc->tf.protocol, status);
 512
 513                                 /* complete taskfile transaction */
 514                                 pp->state = adma_state_idle;
 515                                 qc->err_mask |= ac_err_mask(status);
 516                                 if (!qc->err_mask)
 517                                         ata_qc_complete(qc);
 518                                 else {
 519                                         struct ata_eh_info *ehi =
 520                                                 &ap->link.eh_info;
 521                                         ata_ehi_clear_desc(ehi);
 522                                         ata_ehi_push_desc(ehi,
 523                                                 "status 0x%02X", status);
 524
 525                                         if (qc->err_mask == AC_ERR_DEV)
 526                                                 ata_port_abort(ap);
 527                                         else
 528                                                 ata_port_freeze(ap);
 529                                 }
 530                                 handled = 1;
 531                         }
 532                 }
 533         }
 534         return handled;
 535 }
 536
 537 static irqreturn_t adma_intr(int irq, void *dev_instance)
 538 {
 539         struct ata_host *host = dev_instance;
 540         unsigned int handled = 0;
 541
 542         VPRINTK("ENTER\n");
 543
 544         spin_lock(&host->lock);
 545         handled  = adma_intr_pkt(host) | adma_intr_mmio(host);
 546         spin_unlock(&host->lock);
 547
 548         VPRINTK("EXIT\n");
 549
 550         return IRQ_RETVAL(handled);
 551 }
 552
 553 static void adma_ata_setup_port(struct ata_ioports *port, void __iomem *base)
 554 {
 555         port->cmd_addr          =
 556         port->data_addr         = base + 0x000;
 557         port->error_addr        =
 558         port->feature_addr      = base + 0x004;
 559         port->nsect_addr        = base + 0x008;
 560         port->lbal_addr         = base + 0x00c;
 561         port->lbam_addr         = base + 0x010;
 562         port->lbah_addr         = base + 0x014;
 563         port->device_addr       = base + 0x018;
 564         port->status_addr       =
 565         port->command_addr      = base + 0x01c;
 566         port->altstatus_addr    =
 567         port->ctl_addr          = base + 0x038;
 568 }
 569
 570 static int adma_port_start(struct ata_port *ap)
 571 {
 572         struct device *dev = ap->host->dev;
 573         struct adma_port_priv *pp;
 574         int rc;
 575
 576         rc = ata_port_start(ap);
 577         if (rc)
 578                 return rc;
 579         adma_enter_reg_mode(ap);
 580         pp = devm_kzalloc(dev, sizeof(*pp), GFP_KERNEL);
 581         if (!pp)
 582                 return -ENOMEM;
 583         pp->pkt = dmam_alloc_coherent(dev, ADMA_PKT_BYTES, &pp->pkt_dma,
 584                                       GFP_KERNEL);
 585         if (!pp->pkt)
 586                 return -ENOMEM;
 587         /* paranoia? */
 588         if ((pp->pkt_dma & 7) != 0) {
 589                 printk(KERN_ERR "bad alignment for pp->pkt_dma: %08x\n",
 590                                                 (u32)pp->pkt_dma);
 591                 return -ENOMEM;
 592         }
 593         memset(pp->pkt, 0, ADMA_PKT_BYTES);
 594         ap->private_data = pp;
 595         adma_reinit_engine(ap);
 596         return 0;
 597 }
 598
 599 static void adma_port_stop(struct ata_port *ap)
 600 {
 601         adma_reset_engine(ap);
 602 }
 603
 604 static void adma_host_stop(struct ata_host *host)
 605 {
 606         unsigned int port_no;
 607
 608         for (port_no = 0; port_no < ADMA_PORTS; ++port_no)
 609                 adma_reset_engine(host->ports[port_no]);
 610 }
 611
 612 static void adma_host_init(struct ata_host *host, unsigned int chip_id)
 613 {
 614         unsigned int port_no;
 615
 616         /* enable/lock aGO operation */
 617         writeb(7, host->iomap[ADMA_MMIO_BAR] + ADMA_MODE_LOCK);
 618
 619         /* reset the ADMA logic */
 620         for (port_no = 0; port_no < ADMA_PORTS; ++port_no)
 621                 adma_reset_engine(host->ports[port_no]);
 622 }
 623
 624 static int adma_set_dma_masks(struct pci_dev *pdev, void __iomem *mmio_base)
 625 {
 626         int rc;
 627
 628         rc = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
 629         if (rc) {
 630                 dev_printk(KERN_ERR, &pdev->dev,
 631                         "32-bit DMA enable failed\n");
 632                 return rc;
 633         }
 634         rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
 635         if (rc) {
 636                 dev_printk(KERN_ERR, &pdev->dev,
 637                         "32-bit consistent DMA enable failed\n");
 638                 return rc;
 639         }
 640         return 0;
 641 }
 642
 643 static int adma_ata_init_one(struct pci_dev *pdev,
 644                              const struct pci_device_id *ent)
 645 {
 646         static int printed_version;
 647         unsigned int board_idx = (unsigned int) ent->driver_data;
 648         const struct ata_port_info *ppi[] = { &adma_port_info[board_idx], NULL };
 649         struct ata_host *host;
 650         void __iomem *mmio_base;
 651         int rc, port_no;
 652
 653         if (!printed_version++)
 654                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
 655
 656         /* alloc host */
 657         host = ata_host_alloc_pinfo(&pdev->dev, ppi, ADMA_PORTS);
 658         if (!host)
 659                 return -ENOMEM;
 660
 661         /* acquire resources and fill host */
 662         rc = pcim_enable_device(pdev);
 663         if (rc)
 664                 return rc;
 665
 666         if ((pci_resource_flags(pdev, 4) & IORESOURCE_MEM) == 0)
 667                 return -ENODEV;
 668
 669         rc = pcim_iomap_regions(pdev, 1 << ADMA_MMIO_BAR, DRV_NAME);
 670         if (rc)
 671                 return rc;
 672         host->iomap = pcim_iomap_table(pdev);
 673         mmio_base = host->iomap[ADMA_MMIO_BAR];
 674
 675         rc = adma_set_dma_masks(pdev, mmio_base);
 676         if (rc)
 677                 return rc;
 678
 679         for (port_no = 0; port_no < ADMA_PORTS; ++port_no) {
 680                 struct ata_port *ap = host->ports[port_no];
 681                 void __iomem *port_base = ADMA_ATA_REGS(mmio_base, port_no);
 682                 unsigned int offset = port_base - mmio_base;
 683
 684                 adma_ata_setup_port(&ap->ioaddr, port_base);
 685
 686                 ata_port_pbar_desc(ap, ADMA_MMIO_BAR, -1, "mmio");
 687                 ata_port_pbar_desc(ap, ADMA_MMIO_BAR, offset, "port");
 688         }
 689
 690         /* initialize adapter */
 691         adma_host_init(host, board_idx);
 692
 693         pci_set_master(pdev);
 694         return ata_host_activate(host, pdev->irq, adma_intr, IRQF_SHARED,
 695                                  &adma_ata_sht);
 696 }
 697
 698 static int __init adma_ata_init(void)
 699 {
 700         return pci_register_driver(&adma_ata_pci_driver);
 701 }
 702
 703 static void __exit adma_ata_exit(void)
 704 {
 705         pci_unregister_driver(&adma_ata_pci_driver);
 706 }
 707
 708 MODULE_AUTHOR("Mark Lord");
 709 MODULE_DESCRIPTION("Pacific Digital Corporation ADMA low-level driver");
 710 MODULE_LICENSE("GPL");
 711 MODULE_DEVICE_TABLE(pci, adma_ata_pci_tbl);
 712 MODULE_VERSION(DRV_VERSION);
 713
 714 module_init(adma_ata_init);
 715 module_exit(adma_ata_exit);