git.oblomov.eu Git - linux-2.6/blob - arch/x86/kernel/cpu/common.c

   1 #include <linux/init.h>
   2 #include <linux/string.h>
   3 #include <linux/delay.h>
   4 #include <linux/smp.h>
   5 #include <linux/module.h>
   6 #include <linux/percpu.h>
   7 #include <linux/bootmem.h>
   8 #include <asm/semaphore.h>
   9 #include <asm/processor.h>
  10 #include <asm/i387.h>
  11 #include <asm/msr.h>
  12 #include <asm/io.h>
  13 #include <asm/mmu_context.h>
  14 #include <asm/mtrr.h>
  15 #include <asm/mce.h>
  16 #ifdef CONFIG_X86_LOCAL_APIC
  17 #include <asm/mpspec.h>
  18 #include <asm/apic.h>
  19 #include <mach_apic.h>
  20 #endif
  21
  22 #include "cpu.h"
  23
  24 DEFINE_PER_CPU(struct gdt_page, gdt_page) = { .gdt = {
  25         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00cf9a00 } } },
  26         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9200 } } },
  27         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00cffa00 } } },
  28         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff200 } } },
  29         /*
  30          * Segments used for calling PnP BIOS have byte granularity.
  31          * They code segments and data segments have fixed 64k limits,
  32          * the transfer segment sizes are set at run time.
  33          */
  34         /* 32-bit code */
  35         [GDT_ENTRY_PNPBIOS_CS32] = { { { 0x0000ffff, 0x00409a00 } } },
  36         /* 16-bit code */
  37         [GDT_ENTRY_PNPBIOS_CS16] = { { { 0x0000ffff, 0x00009a00 } } },
  38         /* 16-bit data */
  39         [GDT_ENTRY_PNPBIOS_DS] = { { { 0x0000ffff, 0x00009200 } } },
  40         /* 16-bit data */
  41         [GDT_ENTRY_PNPBIOS_TS1] = { { { 0x00000000, 0x00009200 } } },
  42         /* 16-bit data */
  43         [GDT_ENTRY_PNPBIOS_TS2] = { { { 0x00000000, 0x00009200 } } },
  44         /*
  45          * The APM segments have byte granularity and their bases
  46          * are set at run time.  All have 64k limits.
  47          */
  48         /* 32-bit code */
  49         [GDT_ENTRY_APMBIOS_BASE] = { { { 0x0000ffff, 0x00409a00 } } },
  50         /* 16-bit code */
  51         [GDT_ENTRY_APMBIOS_BASE+1] = { { { 0x0000ffff, 0x00009a00 } } },
  52         /* data */
  53         [GDT_ENTRY_APMBIOS_BASE+2] = { { { 0x0000ffff, 0x00409200 } } },
  54
  55         [GDT_ENTRY_ESPFIX_SS] = { { { 0x00000000, 0x00c09200 } } },
  56         [GDT_ENTRY_PERCPU] = { { { 0x00000000, 0x00000000 } } },
  57 } };
  58 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
  59
  60 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
  61
  62 static int cachesize_override __cpuinitdata = -1;
  63 static int disable_x86_serial_nr __cpuinitdata = 1;
  64
  65 struct cpu_dev *cpu_devs[X86_VENDOR_NUM] = {};
  66
  67 static void __cpuinit default_init(struct cpuinfo_x86 *c)
  68 {
  69         /* Not much we can do here... */
  70         /* Check if at least it has cpuid */
  71         if (c->cpuid_level == -1) {
  72                 /* No cpuid. It must be an ancient CPU */
  73                 if (c->x86 == 4)
  74                         strcpy(c->x86_model_id, "486");
  75                 else if (c->x86 == 3)
  76                         strcpy(c->x86_model_id, "386");
  77         }
  78 }
  79
  80 static struct cpu_dev __cpuinitdata default_cpu = {
  81         .c_init = default_init,
  82         .c_vendor = "Unknown",
  83 };
  84 static struct cpu_dev *this_cpu __cpuinitdata = &default_cpu;
  85
  86 static int __init cachesize_setup(char *str)
  87 {
  88         get_option(&str, &cachesize_override);
  89         return 1;
  90 }
  91 __setup("cachesize=", cachesize_setup);
  92
  93 int __cpuinit get_model_name(struct cpuinfo_x86 *c)
  94 {
  95         unsigned int *v;
  96         char *p, *q;
  97
  98         if (cpuid_eax(0x80000000) < 0x80000004)
  99                 return 0;
 100
 101         v = (unsigned int *) c->x86_model_id;
 102         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 103         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 104         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 105         c->x86_model_id[48] = 0;
 106
 107         /* Intel chips right-justify this string for some dumb reason;
 108            undo that brain damage */
 109         p = q = &c->x86_model_id[0];
 110         while (*p == ' ')
 111              p++;
 112         if (p != q) {
 113              while (*p)
 114                   *q++ = *p++;
 115              while (q <= &c->x86_model_id[48])
 116                   *q++ = '\0';  /* Zero-pad the rest */
 117         }
 118
 119         return 1;
 120 }
 121
 122
 123 void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 124 {
 125         unsigned int n, dummy, ecx, edx, l2size;
 126
 127         n = cpuid_eax(0x80000000);
 128
 129         if (n >= 0x80000005) {
 130                 cpuid(0x80000005, &dummy, &dummy, &ecx, &edx);
 131                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), D cache %dK (%d bytes/line)\n",
 132                         edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 133                 c->x86_cache_size = (ecx>>24)+(edx>>24);
 134         }
 135
 136         if (n < 0x80000006)     /* Some chips just has a large L1. */
 137                 return;
 138
 139         ecx = cpuid_ecx(0x80000006);
 140         l2size = ecx >> 16;
 141
 142         /* do processor-specific cache resizing */
 143         if (this_cpu->c_size_cache)
 144                 l2size = this_cpu->c_size_cache(c, l2size);
 145
 146         /* Allow user to override all this if necessary. */
 147         if (cachesize_override != -1)
 148                 l2size = cachesize_override;
 149
 150         if (l2size == 0)
 151                 return;         /* Again, no L2 cache is possible */
 152
 153         c->x86_cache_size = l2size;
 154
 155         printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 156                l2size, ecx & 0xFF);
 157 }
 158
 159 /*
 160  * Naming convention should be: <Name> [(<Codename>)]
 161  * This table only is used unless init_<vendor>() below doesn't set it;
 162  * in particular, if CPUID levels 0x80000002..4 are supported, this isn't used
 163  *
 164  */
 165
 166 /* Look up CPU names by table lookup. */
 167 static char __cpuinit *table_lookup_model(struct cpuinfo_x86 *c)
 168 {
 169         struct cpu_model_info *info;
 170
 171         if (c->x86_model >= 16)
 172                 return NULL;    /* Range check */
 173
 174         if (!this_cpu)
 175                 return NULL;
 176
 177         info = this_cpu->c_models;
 178
 179         while (info && info->family) {
 180                 if (info->family == c->x86)
 181                         return info->model_names[c->x86_model];
 182                 info++;
 183         }
 184         return NULL;            /* Not found */
 185 }
 186
 187
 188 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c, int early)
 189 {
 190         char *v = c->x86_vendor_id;
 191         int i;
 192         static int printed;
 193
 194         for (i = 0; i < X86_VENDOR_NUM; i++) {
 195                 if (cpu_devs[i]) {
 196                         if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 197                             (cpu_devs[i]->c_ident[1] &&
 198                              !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 199                                 c->x86_vendor = i;
 200                                 if (!early)
 201                                         this_cpu = cpu_devs[i];
 202                                 return;
 203                         }
 204                 }
 205         }
 206         if (!printed) {
 207                 printed++;
 208                 printk(KERN_ERR "CPU: Vendor unknown, using generic init.\n");
 209                 printk(KERN_ERR "CPU: Your system may be unstable.\n");
 210         }
 211         c->x86_vendor = X86_VENDOR_UNKNOWN;
 212         this_cpu = &default_cpu;
 213 }
 214
 215
 216 static int __init x86_fxsr_setup(char *s)
 217 {
 218         setup_clear_cpu_cap(X86_FEATURE_FXSR);
 219         setup_clear_cpu_cap(X86_FEATURE_XMM);
 220         return 1;
 221 }
 222 __setup("nofxsr", x86_fxsr_setup);
 223
 224
 225 static int __init x86_sep_setup(char *s)
 226 {
 227         setup_clear_cpu_cap(X86_FEATURE_SEP);
 228         return 1;
 229 }
 230 __setup("nosep", x86_sep_setup);
 231
 232
 233 /* Standard macro to see if a specific flag is changeable */
 234 static inline int flag_is_changeable_p(u32 flag)
 235 {
 236         u32 f1, f2;
 237
 238         asm("pushfl\n\t"
 239             "pushfl\n\t"
 240             "popl %0\n\t"
 241             "movl %0,%1\n\t"
 242             "xorl %2,%0\n\t"
 243             "pushl %0\n\t"
 244             "popfl\n\t"
 245             "pushfl\n\t"
 246             "popl %0\n\t"
 247             "popfl\n\t"
 248             : "=&r" (f1), "=&r" (f2)
 249             : "ir" (flag));
 250
 251         return ((f1^f2) & flag) != 0;
 252 }
 253
 254
 255 /* Probe for the CPUID instruction */
 256 static int __cpuinit have_cpuid_p(void)
 257 {
 258         return flag_is_changeable_p(X86_EFLAGS_ID);
 259 }
 260
 261 void __init cpu_detect(struct cpuinfo_x86 *c)
 262 {
 263         /* Get vendor name */
 264         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 265               (unsigned int *)&c->x86_vendor_id[0],
 266               (unsigned int *)&c->x86_vendor_id[8],
 267               (unsigned int *)&c->x86_vendor_id[4]);
 268
 269         c->x86 = 4;
 270         if (c->cpuid_level >= 0x00000001) {
 271                 u32 junk, tfms, cap0, misc;
 272                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 273                 c->x86 = (tfms >> 8) & 15;
 274                 c->x86_model = (tfms >> 4) & 15;
 275                 if (c->x86 == 0xf)
 276                         c->x86 += (tfms >> 20) & 0xff;
 277                 if (c->x86 >= 0x6)
 278                         c->x86_model += ((tfms >> 16) & 0xF) << 4;
 279                 c->x86_mask = tfms & 15;
 280                 if (cap0 & (1<<19)) {
 281                         c->x86_cache_alignment = ((misc >> 8) & 0xff) * 8;
 282                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 283                 }
 284         }
 285 }
 286 static void __cpuinit early_get_cap(struct cpuinfo_x86 *c)
 287 {
 288         u32 tfms, xlvl;
 289         unsigned int ebx;
 290
 291         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 292         if (have_cpuid_p()) {
 293                 /* Intel-defined flags: level 0x00000001 */
 294                 if (c->cpuid_level >= 0x00000001) {
 295                         u32 capability, excap;
 296                         cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 297                         c->x86_capability[0] = capability;
 298                         c->x86_capability[4] = excap;
 299                 }
 300
 301                 /* AMD-defined flags: level 0x80000001 */
 302                 xlvl = cpuid_eax(0x80000000);
 303                 if ((xlvl & 0xffff0000) == 0x80000000) {
 304                         if (xlvl >= 0x80000001) {
 305                                 c->x86_capability[1] = cpuid_edx(0x80000001);
 306                                 c->x86_capability[6] = cpuid_ecx(0x80000001);
 307                         }
 308                 }
 309
 310         }
 311
 312         clear_cpu_cap(c, X86_FEATURE_PAT);
 313
 314         switch (c->x86_vendor) {
 315         case X86_VENDOR_AMD:
 316                 if (c->x86 >= 0xf && c->x86 <= 0x11)
 317                         set_cpu_cap(c, X86_FEATURE_PAT);
 318                 break;
 319         case X86_VENDOR_INTEL:
 320                 if (c->x86 == 0xF || (c->x86 == 6 && c->x86_model >= 15))
 321                         set_cpu_cap(c, X86_FEATURE_PAT);
 322                 break;
 323         }
 324
 325 }
 326
 327 /*
 328  * Do minimum CPU detection early.
 329  * Fields really needed: vendor, cpuid_level, family, model, mask,
 330  * cache alignment.
 331  * The others are not touched to avoid unwanted side effects.
 332  *
 333  * WARNING: this function is only called on the BP.  Don't add code here
 334  * that is supposed to run on all CPUs.
 335  */
 336 static void __init early_cpu_detect(void)
 337 {
 338         struct cpuinfo_x86 *c = &boot_cpu_data;
 339
 340         c->x86_cache_alignment = 32;
 341         c->x86_clflush_size = 32;
 342
 343         if (!have_cpuid_p())
 344                 return;
 345
 346         cpu_detect(c);
 347
 348         get_cpu_vendor(c, 1);
 349
 350         if (c->x86_vendor != X86_VENDOR_UNKNOWN &&
 351             cpu_devs[c->x86_vendor]->c_early_init)
 352                 cpu_devs[c->x86_vendor]->c_early_init(c);
 353
 354         early_get_cap(c);
 355 }
 356
 357 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
 358 {
 359         u32 tfms, xlvl;
 360         unsigned int ebx;
 361
 362         if (have_cpuid_p()) {
 363                 /* Get vendor name */
 364                 cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 365                       (unsigned int *)&c->x86_vendor_id[0],
 366                       (unsigned int *)&c->x86_vendor_id[8],
 367                       (unsigned int *)&c->x86_vendor_id[4]);
 368
 369                 get_cpu_vendor(c, 0);
 370                 /* Initialize the standard set of capabilities */
 371                 /* Note that the vendor-specific code below might override */
 372                 /* Intel-defined flags: level 0x00000001 */
 373                 if (c->cpuid_level >= 0x00000001) {
 374                         u32 capability, excap;
 375                         cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 376                         c->x86_capability[0] = capability;
 377                         c->x86_capability[4] = excap;
 378                         c->x86 = (tfms >> 8) & 15;
 379                         c->x86_model = (tfms >> 4) & 15;
 380                         if (c->x86 == 0xf)
 381                                 c->x86 += (tfms >> 20) & 0xff;
 382                         if (c->x86 >= 0x6)
 383                                 c->x86_model += ((tfms >> 16) & 0xF) << 4;
 384                         c->x86_mask = tfms & 15;
 385                         c->initial_apicid = (ebx >> 24) & 0xFF;
 386 #ifdef CONFIG_X86_HT
 387                         c->apicid = phys_pkg_id(c->initial_apicid, 0);
 388                         c->phys_proc_id = c->initial_apicid;
 389 #else
 390                         c->apicid = c->initial_apicid;
 391 #endif
 392                         if (test_cpu_cap(c, X86_FEATURE_CLFLSH))
 393                                 c->x86_clflush_size = ((ebx >> 8) & 0xff) * 8;
 394                 } else {
 395                         /* Have CPUID level 0 only - unheard of */
 396                         c->x86 = 4;
 397                 }
 398
 399                 /* AMD-defined flags: level 0x80000001 */
 400                 xlvl = cpuid_eax(0x80000000);
 401                 if ((xlvl & 0xffff0000) == 0x80000000) {
 402                         if (xlvl >= 0x80000001) {
 403                                 c->x86_capability[1] = cpuid_edx(0x80000001);
 404                                 c->x86_capability[6] = cpuid_ecx(0x80000001);
 405                         }
 406                         if (xlvl >= 0x80000004)
 407                                 get_model_name(c); /* Default name */
 408                 }
 409
 410                 init_scattered_cpuid_features(c);
 411         }
 412
 413         clear_cpu_cap(c, X86_FEATURE_PAT);
 414
 415         switch (c->x86_vendor) {
 416         case X86_VENDOR_AMD:
 417                 if (c->x86 >= 0xf && c->x86 <= 0x11)
 418                         set_cpu_cap(c, X86_FEATURE_PAT);
 419                 break;
 420         case X86_VENDOR_INTEL:
 421                 if (c->x86 == 0xF || (c->x86 == 6 && c->x86_model >= 15))
 422                         set_cpu_cap(c, X86_FEATURE_PAT);
 423                 break;
 424         }
 425 }
 426
 427 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 428 {
 429         if (cpu_has(c, X86_FEATURE_PN) && disable_x86_serial_nr) {
 430                 /* Disable processor serial number */
 431                 unsigned long lo, hi;
 432                 rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 433                 lo |= 0x200000;
 434                 wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 435                 printk(KERN_NOTICE "CPU serial number disabled.\n");
 436                 clear_cpu_cap(c, X86_FEATURE_PN);
 437
 438                 /* Disabling the serial number may affect the cpuid level */
 439                 c->cpuid_level = cpuid_eax(0);
 440         }
 441 }
 442
 443 static int __init x86_serial_nr_setup(char *s)
 444 {
 445         disable_x86_serial_nr = 0;
 446         return 1;
 447 }
 448 __setup("serialnumber", x86_serial_nr_setup);
 449
 450
 451
 452 /*
 453  * This does the hard work of actually picking apart the CPU stuff...
 454  */
 455 void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 456 {
 457         int i;
 458
 459         c->loops_per_jiffy = loops_per_jiffy;
 460         c->x86_cache_size = -1;
 461         c->x86_vendor = X86_VENDOR_UNKNOWN;
 462         c->cpuid_level = -1;    /* CPUID not detected */
 463         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 464         c->x86_vendor_id[0] = '\0'; /* Unset */
 465         c->x86_model_id[0] = '\0';  /* Unset */
 466         c->x86_max_cores = 1;
 467         c->x86_clflush_size = 32;
 468         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 469
 470         if (!have_cpuid_p()) {
 471                 /*
 472                  * First of all, decide if this is a 486 or higher
 473                  * It's a 486 if we can modify the AC flag
 474                  */
 475                 if (flag_is_changeable_p(X86_EFLAGS_AC))
 476                         c->x86 = 4;
 477                 else
 478                         c->x86 = 3;
 479         }
 480
 481         generic_identify(c);
 482
 483         if (this_cpu->c_identify)
 484                 this_cpu->c_identify(c);
 485
 486         /*
 487          * Vendor-specific initialization.  In this section we
 488          * canonicalize the feature flags, meaning if there are
 489          * features a certain CPU supports which CPUID doesn't
 490          * tell us, CPUID claiming incorrect flags, or other bugs,
 491          * we handle them here.
 492          *
 493          * At the end of this section, c->x86_capability better
 494          * indicate the features this CPU genuinely supports!
 495          */
 496         if (this_cpu->c_init)
 497                 this_cpu->c_init(c);
 498
 499         /* Disable the PN if appropriate */
 500         squash_the_stupid_serial_number(c);
 501
 502         /*
 503          * The vendor-specific functions might have changed features.  Now
 504          * we do "generic changes."
 505          */
 506
 507         /* If the model name is still unset, do table lookup. */
 508         if (!c->x86_model_id[0]) {
 509                 char *p;
 510                 p = table_lookup_model(c);
 511                 if (p)
 512                         strcpy(c->x86_model_id, p);
 513                 else
 514                         /* Last resort... */
 515                         sprintf(c->x86_model_id, "%02x/%02x",
 516                                 c->x86, c->x86_model);
 517         }
 518
 519         /*
 520          * On SMP, boot_cpu_data holds the common feature set between
 521          * all CPUs; so make sure that we indicate which features are
 522          * common between the CPUs.  The first time this routine gets
 523          * executed, c == &boot_cpu_data.
 524          */
 525         if (c != &boot_cpu_data) {
 526                 /* AND the already accumulated flags with these */
 527                 for (i = 0 ; i < NCAPINTS ; i++)
 528                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 529         }
 530
 531         /* Clear all flags overriden by options */
 532         for (i = 0; i < NCAPINTS; i++)
 533                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
 534
 535         /* Init Machine Check Exception if available. */
 536         mcheck_init(c);
 537
 538         select_idle_routine(c);
 539 }
 540
 541 void __init identify_boot_cpu(void)
 542 {
 543         identify_cpu(&boot_cpu_data);
 544         sysenter_setup();
 545         enable_sep_cpu();
 546 }
 547
 548 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
 549 {
 550         BUG_ON(c == &boot_cpu_data);
 551         identify_cpu(c);
 552         enable_sep_cpu();
 553         mtrr_ap_init();
 554 }
 555
 556 #ifdef CONFIG_X86_HT
 557 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 558 {
 559         u32     eax, ebx, ecx, edx;
 560         int     index_msb, core_bits;
 561
 562         cpuid(1, &eax, &ebx, &ecx, &edx);
 563
 564         if (!cpu_has(c, X86_FEATURE_HT) || cpu_has(c, X86_FEATURE_CMP_LEGACY))
 565                 return;
 566
 567         smp_num_siblings = (ebx & 0xff0000) >> 16;
 568
 569         if (smp_num_siblings == 1) {
 570                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 571         } else if (smp_num_siblings > 1) {
 572
 573                 if (smp_num_siblings > NR_CPUS) {
 574                         printk(KERN_WARNING "CPU: Unsupported number of the "
 575                                         "siblings %d", smp_num_siblings);
 576                         smp_num_siblings = 1;
 577                         return;
 578                 }
 579
 580                 index_msb = get_count_order(smp_num_siblings);
 581                 c->phys_proc_id = phys_pkg_id(c->initial_apicid, index_msb);
 582
 583                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 584                        c->phys_proc_id);
 585
 586                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 587
 588                 index_msb = get_count_order(smp_num_siblings) ;
 589
 590                 core_bits = get_count_order(c->x86_max_cores);
 591
 592                 c->cpu_core_id = phys_pkg_id(c->initial_apicid, index_msb) &
 593                                                ((1 << core_bits) - 1);
 594
 595                 if (c->x86_max_cores > 1)
 596                         printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 597                                c->cpu_core_id);
 598         }
 599 }
 600 #endif
 601
 602 static __init int setup_noclflush(char *arg)
 603 {
 604         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
 605         return 1;
 606 }
 607 __setup("noclflush", setup_noclflush);
 608
 609 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
 610 {
 611         char *vendor = NULL;
 612
 613         if (c->x86_vendor < X86_VENDOR_NUM)
 614                 vendor = this_cpu->c_vendor;
 615         else if (c->cpuid_level >= 0)
 616                 vendor = c->x86_vendor_id;
 617
 618         if (vendor && strncmp(c->x86_model_id, vendor, strlen(vendor)))
 619                 printk("%s ", vendor);
 620
 621         if (!c->x86_model_id[0])
 622                 printk("%d86", c->x86);
 623         else
 624                 printk("%s", c->x86_model_id);
 625
 626         if (c->x86_mask || c->cpuid_level >= 0)
 627                 printk(" stepping %02x\n", c->x86_mask);
 628         else
 629                 printk("\n");
 630 }
 631
 632 static __init int setup_disablecpuid(char *arg)
 633 {
 634         int bit;
 635         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
 636                 setup_clear_cpu_cap(bit);
 637         else
 638                 return 0;
 639         return 1;
 640 }
 641 __setup("clearcpuid=", setup_disablecpuid);
 642
 643 cpumask_t cpu_initialized __cpuinitdata = CPU_MASK_NONE;
 644
 645 void __init early_cpu_init(void)
 646 {
 647         struct cpu_vendor_dev *cvdev;
 648
 649         for (cvdev = __x86cpuvendor_start ;
 650              cvdev < __x86cpuvendor_end   ;
 651              cvdev++)
 652                 cpu_devs[cvdev->vendor] = cvdev->cpu_dev;
 653
 654         early_cpu_detect();
 655 }
 656
 657 /* Make sure %fs is initialized properly in idle threads */
 658 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
 659 {
 660         memset(regs, 0, sizeof(struct pt_regs));
 661         regs->fs = __KERNEL_PERCPU;
 662         return regs;
 663 }
 664
 665 /* Current gdt points %fs at the "master" per-cpu area: after this,
 666  * it's on the real one. */
 667 void switch_to_new_gdt(void)
 668 {
 669         struct desc_ptr gdt_descr;
 670
 671         gdt_descr.address = (long)get_cpu_gdt_table(smp_processor_id());
 672         gdt_descr.size = GDT_SIZE - 1;
 673         load_gdt(&gdt_descr);
 674         asm("mov %0, %%fs" : : "r" (__KERNEL_PERCPU) : "memory");
 675 }
 676
 677 /*
 678  * cpu_init() initializes state that is per-CPU. Some data is already
 679  * initialized (naturally) in the bootstrap process, such as the GDT
 680  * and IDT. We reload them nevertheless, this function acts as a
 681  * 'CPU state barrier', nothing should get across.
 682  */
 683 void __cpuinit cpu_init(void)
 684 {
 685         int cpu = smp_processor_id();
 686         struct task_struct *curr = current;
 687         struct tss_struct *t = &per_cpu(init_tss, cpu);
 688         struct thread_struct *thread = &curr->thread;
 689
 690         if (cpu_test_and_set(cpu, cpu_initialized)) {
 691                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
 692                 for (;;) local_irq_enable();
 693         }
 694
 695         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
 696
 697         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
 698                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
 699
 700         load_idt(&idt_descr);
 701         switch_to_new_gdt();
 702
 703         /*
 704          * Set up and load the per-CPU TSS and LDT
 705          */
 706         atomic_inc(&init_mm.mm_count);
 707         curr->active_mm = &init_mm;
 708         if (curr->mm)
 709                 BUG();
 710         enter_lazy_tlb(&init_mm, curr);
 711
 712         load_sp0(t, thread);
 713         set_tss_desc(cpu, t);
 714         load_TR_desc();
 715         load_LDT(&init_mm.context);
 716
 717 #ifdef CONFIG_DOUBLEFAULT
 718         /* Set up doublefault TSS pointer in the GDT */
 719         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
 720 #endif
 721
 722         /* Clear %gs. */
 723         asm volatile ("mov %0, %%gs" : : "r" (0));
 724
 725         /* Clear all 6 debug registers: */
 726         set_debugreg(0, 0);
 727         set_debugreg(0, 1);
 728         set_debugreg(0, 2);
 729         set_debugreg(0, 3);
 730         set_debugreg(0, 6);
 731         set_debugreg(0, 7);
 732
 733         /*
 734          * Force FPU initialization:
 735          */
 736         current_thread_info()->status = 0;
 737         clear_used_math();
 738         mxcsr_feature_mask_init();
 739 }
 740
 741 #ifdef CONFIG_HOTPLUG_CPU
 742 void __cpuinit cpu_uninit(void)
 743 {
 744         int cpu = raw_smp_processor_id();
 745         cpu_clear(cpu, cpu_initialized);
 746
 747         /* lazy TLB state */
 748         per_cpu(cpu_tlbstate, cpu).state = 0;
 749         per_cpu(cpu_tlbstate, cpu).active_mm = &init_mm;
 750 }
 751 #endif