[POWERPC] MPC5200 low power mode
[linux-2.6] / arch / powerpc / platforms / 85xx / mpc85xx_mds.c
1 /*
2  * Copyright (C) Freescale Semicondutor, Inc. 2006-2007. All rights reserved.
3  *
4  * Author: Andy Fleming <afleming@freescale.com>
5  *
6  * Based on 83xx/mpc8360e_pb.c by:
7  *         Li Yang <LeoLi@freescale.com>
8  *         Yin Olivia <Hong-hua.Yin@freescale.com>
9  *
10  * Description:
11  * MPC85xx MDS board specific routines.
12  *
13  * This program is free software; you can redistribute  it and/or modify it
14  * under  the terms of  the GNU General  Public License as published by the
15  * Free Software Foundation;  either version 2 of the  License, or (at your
16  * option) any later version.
17  */
18
19 #include <linux/stddef.h>
20 #include <linux/kernel.h>
21 #include <linux/init.h>
22 #include <linux/errno.h>
23 #include <linux/reboot.h>
24 #include <linux/pci.h>
25 #include <linux/kdev_t.h>
26 #include <linux/major.h>
27 #include <linux/console.h>
28 #include <linux/delay.h>
29 #include <linux/seq_file.h>
30 #include <linux/initrd.h>
31 #include <linux/module.h>
32 #include <linux/fsl_devices.h>
33
34 #include <asm/of_device.h>
35 #include <asm/of_platform.h>
36 #include <asm/system.h>
37 #include <asm/atomic.h>
38 #include <asm/time.h>
39 #include <asm/io.h>
40 #include <asm/machdep.h>
41 #include <asm/pci-bridge.h>
42 #include <asm/mpc85xx.h>
43 #include <asm/irq.h>
44 #include <mm/mmu_decl.h>
45 #include <asm/prom.h>
46 #include <asm/udbg.h>
47 #include <sysdev/fsl_soc.h>
48 #include <sysdev/fsl_pci.h>
49 #include <asm/qe.h>
50 #include <asm/qe_ic.h>
51 #include <asm/mpic.h>
52
53 #include "mpc85xx.h"
54
55 #undef DEBUG
56 #ifdef DEBUG
57 #define DBG(fmt...) udbg_printf(fmt)
58 #else
59 #define DBG(fmt...)
60 #endif
61
62 /* ************************************************************************
63  *
64  * Setup the architecture
65  *
66  */
67 static void __init mpc85xx_mds_setup_arch(void)
68 {
69         struct device_node *np;
70         static u8 *bcsr_regs = NULL;
71
72         if (ppc_md.progress)
73                 ppc_md.progress("mpc85xx_mds_setup_arch()", 0);
74
75         /* Map BCSR area */
76         np = of_find_node_by_name(NULL, "bcsr");
77         if (np != NULL) {
78                 struct resource res;
79
80                 of_address_to_resource(np, 0, &res);
81                 bcsr_regs = ioremap(res.start, res.end - res.start +1);
82                 of_node_put(np);
83         }
84
85 #ifdef CONFIG_PCI
86         for (np = NULL; (np = of_find_node_by_type(np, "pci")) != NULL;)
87                 fsl_add_bridge(np, 1);
88         of_node_put(np);
89 #endif
90
91 #ifdef CONFIG_QUICC_ENGINE
92         if ((np = of_find_node_by_name(NULL, "qe")) != NULL) {
93                 qe_reset();
94                 of_node_put(np);
95         }
96
97         if ((np = of_find_node_by_name(NULL, "par_io")) != NULL) {
98                 struct device_node *ucc = NULL;
99
100                 par_io_init(np);
101                 of_node_put(np);
102
103                 for ( ;(ucc = of_find_node_by_name(ucc, "ucc")) != NULL;)
104                         par_io_of_config(ucc);
105
106                 of_node_put(ucc);
107         }
108
109         if (bcsr_regs) {
110                 u8 bcsr_phy;
111
112                 /* Reset the Ethernet PHY */
113                 bcsr_phy = in_be8(&bcsr_regs[9]);
114                 bcsr_phy &= ~0x20;
115                 out_be8(&bcsr_regs[9], bcsr_phy);
116
117                 udelay(1000);
118
119                 bcsr_phy = in_be8(&bcsr_regs[9]);
120                 bcsr_phy |= 0x20;
121                 out_be8(&bcsr_regs[9], bcsr_phy);
122
123                 iounmap(bcsr_regs);
124         }
125
126 #endif  /* CONFIG_QUICC_ENGINE */
127 }
128
129 static struct of_device_id mpc85xx_ids[] = {
130         { .type = "soc", },
131         { .compatible = "soc", },
132         { .type = "qe", },
133         {},
134 };
135
136 static int __init mpc85xx_publish_devices(void)
137 {
138         if (!machine_is(mpc85xx_mds))
139                 return 0;
140
141         /* Publish the QE devices */
142         of_platform_bus_probe(NULL,mpc85xx_ids,NULL);
143
144         return 0;
145 }
146 device_initcall(mpc85xx_publish_devices);
147
148 static void __init mpc85xx_mds_pic_init(void)
149 {
150         struct mpic *mpic;
151         struct resource r;
152         struct device_node *np = NULL;
153
154         np = of_find_node_by_type(NULL, "open-pic");
155         if (!np)
156                 return;
157
158         if (of_address_to_resource(np, 0, &r)) {
159                 printk(KERN_ERR "Failed to map mpic register space\n");
160                 of_node_put(np);
161                 return;
162         }
163
164         mpic = mpic_alloc(np, r.start,
165                         MPIC_PRIMARY | MPIC_WANTS_RESET | MPIC_BIG_ENDIAN,
166                         0, 256, " OpenPIC  ");
167         BUG_ON(mpic == NULL);
168         of_node_put(np);
169
170         mpic_init(mpic);
171
172 #ifdef CONFIG_QUICC_ENGINE
173         np = of_find_node_by_type(NULL, "qeic");
174         if (!np)
175                 return;
176
177         qe_ic_init(np, 0);
178         of_node_put(np);
179 #endif                          /* CONFIG_QUICC_ENGINE */
180 }
181
182 static int __init mpc85xx_mds_probe(void)
183 {
184         unsigned long root = of_get_flat_dt_root();
185
186         return of_flat_dt_is_compatible(root, "MPC85xxMDS");
187 }
188
189 define_machine(mpc85xx_mds) {
190         .name           = "MPC85xx MDS",
191         .probe          = mpc85xx_mds_probe,
192         .setup_arch     = mpc85xx_mds_setup_arch,
193         .init_IRQ       = mpc85xx_mds_pic_init,
194         .get_irq        = mpic_get_irq,
195         .restart        = mpc85xx_restart,
196         .calibrate_decr = generic_calibrate_decr,
197         .progress       = udbg_progress,
198 #ifdef CONFIG_PCI
199         .pcibios_fixup_bus      = fsl_pcibios_fixup_bus,
200 #endif
201 };