Merge gregkh@master.kernel.org:/pub/scm/linux/kernel/git/jejb/scsi-rc-fixes-2.6
[linux-2.6] / arch / arm / plat-omap / timer32k.c
1 /*
2  * linux/arch/arm/plat-omap/timer32k.c
3  *
4  * OMAP 32K Timer
5  *
6  * Copyright (C) 2004 - 2005 Nokia Corporation
7  * Partial timer rewrite and additional dynamic tick timer support by
8  * Tony Lindgen <tony@atomide.com> and
9  * Tuukka Tikkanen <tuukka.tikkanen@elektrobit.com>
10  * OMAP Dual-mode timer framework support by Timo Teras
11  *
12  * MPU timer code based on the older MPU timer code for OMAP
13  * Copyright (C) 2000 RidgeRun, Inc.
14  * Author: Greg Lonnon <glonnon@ridgerun.com>
15  *
16  * This program is free software; you can redistribute it and/or modify it
17  * under the terms of the GNU General Public License as published by the
18  * Free Software Foundation; either version 2 of the License, or (at your
19  * option) any later version.
20  *
21  * THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
22  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
23  * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN
24  * NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
25  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
26  * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
27  * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
28  * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
29  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
30  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
31  *
32  * You should have received a copy of the  GNU General Public License along
33  * with this program; if not, write  to the Free Software Foundation, Inc.,
34  * 675 Mass Ave, Cambridge, MA 02139, USA.
35  */
36
37 #include <linux/kernel.h>
38 #include <linux/init.h>
39 #include <linux/delay.h>
40 #include <linux/interrupt.h>
41 #include <linux/sched.h>
42 #include <linux/spinlock.h>
43 #include <linux/err.h>
44 #include <linux/clk.h>
45
46 #include <asm/system.h>
47 #include <asm/hardware.h>
48 #include <asm/io.h>
49 #include <asm/leds.h>
50 #include <asm/irq.h>
51 #include <asm/mach/irq.h>
52 #include <asm/mach/time.h>
53 #include <asm/arch/dmtimer.h>
54
55 struct sys_timer omap_timer;
56
57 /*
58  * ---------------------------------------------------------------------------
59  * 32KHz OS timer
60  *
61  * This currently works only on 16xx, as 1510 does not have the continuous
62  * 32KHz synchronous timer. The 32KHz synchronous timer is used to keep track
63  * of time in addition to the 32KHz OS timer. Using only the 32KHz OS timer
64  * on 1510 would be possible, but the timer would not be as accurate as
65  * with the 32KHz synchronized timer.
66  * ---------------------------------------------------------------------------
67  */
68
69 #if defined(CONFIG_ARCH_OMAP16XX)
70 #define TIMER_32K_SYNCHRONIZED          0xfffbc410
71 #elif defined(CONFIG_ARCH_OMAP24XX)
72 #define TIMER_32K_SYNCHRONIZED          0x48004010
73 #else
74 #error OMAP 32KHz timer does not currently work on 15XX!
75 #endif
76
77 /* 16xx specific defines */
78 #define OMAP1_32K_TIMER_BASE            0xfffb9000
79 #define OMAP1_32K_TIMER_CR              0x08
80 #define OMAP1_32K_TIMER_TVR             0x00
81 #define OMAP1_32K_TIMER_TCR             0x04
82
83 #define OMAP_32K_TICKS_PER_HZ           (32768 / HZ)
84
85 /*
86  * TRM says 1 / HZ = ( TVR + 1) / 32768, so TRV = (32768 / HZ) - 1
87  * so with HZ = 128, TVR = 255.
88  */
89 #define OMAP_32K_TIMER_TICK_PERIOD      ((32768 / HZ) - 1)
90
91 #define JIFFIES_TO_HW_TICKS(nr_jiffies, clock_rate)                     \
92                                 (((nr_jiffies) * (clock_rate)) / HZ)
93
94 #if defined(CONFIG_ARCH_OMAP1)
95
96 static inline void omap_32k_timer_write(int val, int reg)
97 {
98         omap_writew(val, OMAP1_32K_TIMER_BASE + reg);
99 }
100
101 static inline unsigned long omap_32k_timer_read(int reg)
102 {
103         return omap_readl(OMAP1_32K_TIMER_BASE + reg) & 0xffffff;
104 }
105
106 static inline void omap_32k_timer_start(unsigned long load_val)
107 {
108         omap_32k_timer_write(load_val, OMAP1_32K_TIMER_TVR);
109         omap_32k_timer_write(0x0f, OMAP1_32K_TIMER_CR);
110 }
111
112 static inline void omap_32k_timer_stop(void)
113 {
114         omap_32k_timer_write(0x0, OMAP1_32K_TIMER_CR);
115 }
116
117 #define omap_32k_timer_ack_irq()
118
119 #elif defined(CONFIG_ARCH_OMAP2)
120
121 static struct omap_dm_timer *gptimer;
122
123 static inline void omap_32k_timer_start(unsigned long load_val)
124 {
125         omap_dm_timer_set_load(gptimer, 1, 0xffffffff - load_val);
126         omap_dm_timer_set_int_enable(gptimer, OMAP_TIMER_INT_OVERFLOW);
127         omap_dm_timer_start(gptimer);
128 }
129
130 static inline void omap_32k_timer_stop(void)
131 {
132         omap_dm_timer_stop(gptimer);
133 }
134
135 static inline void omap_32k_timer_ack_irq(void)
136 {
137         u32 status = omap_dm_timer_read_status(gptimer);
138         omap_dm_timer_write_status(gptimer, status);
139 }
140
141 #endif
142
143 /*
144  * The 32KHz synchronized timer is an additional timer on 16xx.
145  * It is always running.
146  */
147 static inline unsigned long omap_32k_sync_timer_read(void)
148 {
149         return omap_readl(TIMER_32K_SYNCHRONIZED);
150 }
151
152 /*
153  * Rounds down to nearest usec. Note that this will overflow for larger values.
154  */
155 static inline unsigned long omap_32k_ticks_to_usecs(unsigned long ticks_32k)
156 {
157         return (ticks_32k * 5*5*5*5*5*5) >> 9;
158 }
159
160 /*
161  * Rounds down to nearest nsec.
162  */
163 static inline unsigned long long
164 omap_32k_ticks_to_nsecs(unsigned long ticks_32k)
165 {
166         return (unsigned long long) ticks_32k * 1000 * 5*5*5*5*5*5 >> 9;
167 }
168
169 static unsigned long omap_32k_last_tick = 0;
170
171 /*
172  * Returns elapsed usecs since last 32k timer interrupt
173  */
174 static unsigned long omap_32k_timer_gettimeoffset(void)
175 {
176         unsigned long now = omap_32k_sync_timer_read();
177         return omap_32k_ticks_to_usecs(now - omap_32k_last_tick);
178 }
179
180 /*
181  * Returns current time from boot in nsecs. It's OK for this to wrap
182  * around for now, as it's just a relative time stamp.
183  */
184 unsigned long long sched_clock(void)
185 {
186         return omap_32k_ticks_to_nsecs(omap_32k_sync_timer_read());
187 }
188
189 /*
190  * Timer interrupt for 32KHz timer. When dynamic tick is enabled, this
191  * function is also called from other interrupts to remove latency
192  * issues with dynamic tick. In the dynamic tick case, we need to lock
193  * with irqsave.
194  */
195 static irqreturn_t omap_32k_timer_interrupt(int irq, void *dev_id,
196                                             struct pt_regs *regs)
197 {
198         unsigned long flags;
199         unsigned long now;
200
201         write_seqlock_irqsave(&xtime_lock, flags);
202
203         omap_32k_timer_ack_irq();
204         now = omap_32k_sync_timer_read();
205
206         while ((signed long)(now - omap_32k_last_tick)
207                                                 >= OMAP_32K_TICKS_PER_HZ) {
208                 omap_32k_last_tick += OMAP_32K_TICKS_PER_HZ;
209                 timer_tick(regs);
210         }
211
212         /* Restart timer so we don't drift off due to modulo or dynamic tick.
213          * By default we program the next timer to be continuous to avoid
214          * latencies during high system load. During dynamic tick operation the
215          * continuous timer can be overridden from pm_idle to be longer.
216          */
217         omap_32k_timer_start(omap_32k_last_tick + OMAP_32K_TICKS_PER_HZ - now);
218         write_sequnlock_irqrestore(&xtime_lock, flags);
219
220         return IRQ_HANDLED;
221 }
222
223 #ifdef CONFIG_NO_IDLE_HZ
224 /*
225  * Programs the next timer interrupt needed. Called when dynamic tick is
226  * enabled, and to reprogram the ticks to skip from pm_idle. Note that
227  * we can keep the timer continuous, and don't need to set it to run in
228  * one-shot mode. This is because the timer will get reprogrammed again
229  * after next interrupt.
230  */
231 void omap_32k_timer_reprogram(unsigned long next_tick)
232 {
233         omap_32k_timer_start(JIFFIES_TO_HW_TICKS(next_tick, 32768) + 1);
234 }
235
236 static struct irqaction omap_32k_timer_irq;
237 extern struct timer_update_handler timer_update;
238
239 static int omap_32k_timer_enable_dyn_tick(void)
240 {
241         /* No need to reprogram timer, just use the next interrupt */
242         return 0;
243 }
244
245 static int omap_32k_timer_disable_dyn_tick(void)
246 {
247         omap_32k_timer_start(OMAP_32K_TIMER_TICK_PERIOD);
248         return 0;
249 }
250
251 static struct dyn_tick_timer omap_dyn_tick_timer = {
252         .enable         = omap_32k_timer_enable_dyn_tick,
253         .disable        = omap_32k_timer_disable_dyn_tick,
254         .reprogram      = omap_32k_timer_reprogram,
255         .handler        = omap_32k_timer_interrupt,
256 };
257 #endif  /* CONFIG_NO_IDLE_HZ */
258
259 static struct irqaction omap_32k_timer_irq = {
260         .name           = "32KHz timer",
261         .flags          = IRQF_DISABLED | IRQF_TIMER,
262         .handler        = omap_32k_timer_interrupt,
263 };
264
265 static __init void omap_init_32k_timer(void)
266 {
267 #ifdef CONFIG_NO_IDLE_HZ
268         omap_timer.dyn_tick = &omap_dyn_tick_timer;
269 #endif
270
271         if (cpu_class_is_omap1())
272                 setup_irq(INT_OS_TIMER, &omap_32k_timer_irq);
273         omap_timer.offset  = omap_32k_timer_gettimeoffset;
274         omap_32k_last_tick = omap_32k_sync_timer_read();
275
276 #ifdef CONFIG_ARCH_OMAP2
277         /* REVISIT: Check 24xx TIOCP_CFG settings after idle works */
278         if (cpu_is_omap24xx()) {
279                 gptimer = omap_dm_timer_request_specific(1);
280                 BUG_ON(gptimer == NULL);
281
282                 omap_dm_timer_set_source(gptimer, OMAP_TIMER_SRC_32_KHZ);
283                 setup_irq(omap_dm_timer_get_irq(gptimer), &omap_32k_timer_irq);
284                 omap_dm_timer_set_int_enable(gptimer,
285                         OMAP_TIMER_INT_CAPTURE | OMAP_TIMER_INT_OVERFLOW |
286                         OMAP_TIMER_INT_MATCH);
287         }
288 #endif
289
290         omap_32k_timer_start(OMAP_32K_TIMER_TICK_PERIOD);
291 }
292
293 /*
294  * ---------------------------------------------------------------------------
295  * Timer initialization
296  * ---------------------------------------------------------------------------
297  */
298 static void __init omap_timer_init(void)
299 {
300 #ifdef CONFIG_OMAP_DM_TIMER
301         omap_dm_timer_init();
302 #endif
303         omap_init_32k_timer();
304 }
305
306 struct sys_timer omap_timer = {
307         .init           = omap_timer_init,
308         .offset         = NULL,         /* Initialized later */
309 };