git.oblomov.eu Git - linux-2.6/blob - drivers/parisc/dino.c

   1 /*
   2 **      DINO manager
   3 **
   4 **      (c) Copyright 1999 Red Hat Software
   5 **      (c) Copyright 1999 SuSE GmbH
   6 **      (c) Copyright 1999,2000 Hewlett-Packard Company
   7 **      (c) Copyright 2000 Grant Grundler
   8 **
   9 **      This program is free software; you can redistribute it and/or modify
  10 **      it under the terms of the GNU General Public License as published by
  11 **      the Free Software Foundation; either version 2 of the License, or
  12 **      (at your option) any later version.
  13 **
  14 **      This module provides access to Dino PCI bus (config/IOport spaces)
  15 **      and helps manage Dino IRQ lines.
  16 **
  17 **      Dino interrupt handling is a bit complicated.
  18 **      Dino always writes to the broadcast EIR via irr0 for now.
  19 **      (BIG WARNING: using broadcast EIR is a really bad thing for SMP!)
  20 **      Only one processor interrupt is used for the 11 IRQ line
  21 **      inputs to dino.
  22 **
  23 **      The different between Built-in Dino and Card-Mode
  24 **      dino is in chip initialization and pci device initialization.
  25 **
  26 **      Linux drivers can only use Card-Mode Dino if pci devices I/O port
  27 **      BARs are configured and used by the driver. Programming MMIO address
  28 **      requires substantial knowledge of available Host I/O address ranges
  29 **      is currently not supported.  Port/Config accessor functions are the
  30 **      same. "BIOS" differences are handled within the existing routines.
  31 */
  32
  33 /*      Changes :
  34 **      2001-06-14 : Clement Moyroud (moyroudc@esiee.fr)
  35 **              - added support for the integrated RS232.
  36 */
  37
  38 /*
  39 ** TODO: create a virtual address for each Dino HPA.
  40 **       GSC code might be able to do this since IODC data tells us
  41 **       how many pages are used. PCI subsystem could (must?) do this
  42 **       for PCI drivers devices which implement/use MMIO registers.
  43 */
  44
  45 #include <linux/config.h>
  46 #include <linux/delay.h>
  47 #include <linux/types.h>
  48 #include <linux/kernel.h>
  49 #include <linux/pci.h>
  50 #include <linux/init.h>
  51 #include <linux/ioport.h>
  52 #include <linux/slab.h>
  53 #include <linux/interrupt.h>    /* for struct irqaction */
  54 #include <linux/spinlock.h>     /* for spinlock_t and prototypes */
  55
  56 #include <asm/pdc.h>
  57 #include <asm/page.h>
  58 #include <asm/system.h>
  59 #include <asm/io.h>
  60 #include <asm/hardware.h>
  61
  62 #include "gsc.h"
  63
  64 #undef DINO_DEBUG
  65
  66 #ifdef DINO_DEBUG
  67 #define DBG(x...) printk(x)
  68 #else
  69 #define DBG(x...)
  70 #endif
  71
  72 /*
  73 ** Config accessor functions only pass in the 8-bit bus number
  74 ** and not the 8-bit "PCI Segment" number. Each Dino will be
  75 ** assigned a PCI bus number based on "when" it's discovered.
  76 **
  77 ** The "secondary" bus number is set to this before calling
  78 ** pci_scan_bus(). If any PPB's are present, the scan will
  79 ** discover them and update the "secondary" and "subordinate"
  80 ** fields in Dino's pci_bus structure.
  81 **
  82 ** Changes in the configuration *will* result in a different
  83 ** bus number for each dino.
  84 */
  85
  86 #define is_card_dino(id) ((id)->hw_type == HPHW_A_DMA)
  87
  88 #define DINO_IAR0               0x004
  89 #define DINO_IODC_ADDR          0x008
  90 #define DINO_IODC_DATA_0        0x008
  91 #define DINO_IODC_DATA_1        0x008
  92 #define DINO_IRR0               0x00C
  93 #define DINO_IAR1               0x010
  94 #define DINO_IRR1               0x014
  95 #define DINO_IMR                0x018
  96 #define DINO_IPR                0x01C
  97 #define DINO_TOC_ADDR           0x020
  98 #define DINO_ICR                0x024
  99 #define DINO_ILR                0x028
 100 #define DINO_IO_COMMAND         0x030
 101 #define DINO_IO_STATUS          0x034
 102 #define DINO_IO_CONTROL         0x038
 103 #define DINO_IO_GSC_ERR_RESP    0x040
 104 #define DINO_IO_ERR_INFO        0x044
 105 #define DINO_IO_PCI_ERR_RESP    0x048
 106 #define DINO_IO_FBB_EN          0x05c
 107 #define DINO_IO_ADDR_EN         0x060
 108 #define DINO_PCI_ADDR           0x064
 109 #define DINO_CONFIG_DATA        0x068
 110 #define DINO_IO_DATA            0x06c
 111 #define DINO_MEM_DATA           0x070   /* Dino 3.x only */
 112 #define DINO_GSC2X_CONFIG       0x7b4
 113 #define DINO_GMASK              0x800
 114 #define DINO_PAMR               0x804
 115 #define DINO_PAPR               0x808
 116 #define DINO_DAMODE             0x80c
 117 #define DINO_PCICMD             0x810
 118 #define DINO_PCISTS             0x814
 119 #define DINO_MLTIM              0x81c
 120 #define DINO_BRDG_FEAT          0x820
 121 #define DINO_PCIROR             0x824
 122 #define DINO_PCIWOR             0x828
 123 #define DINO_TLTIM              0x830
 124
 125 #define DINO_IRQS 11            /* bits 0-10 are architected */
 126 #define DINO_IRR_MASK   0x5ff   /* only 10 bits are implemented */
 127
 128 #define DINO_MASK_IRQ(x)        (1<<(x))
 129
 130 #define PCIINTA   0x001
 131 #define PCIINTB   0x002
 132 #define PCIINTC   0x004
 133 #define PCIINTD   0x008
 134 #define PCIINTE   0x010
 135 #define PCIINTF   0x020
 136 #define GSCEXTINT 0x040
 137 /* #define xxx       0x080 - bit 7 is "default" */
 138 /* #define xxx    0x100 - bit 8 not used */
 139 /* #define xxx    0x200 - bit 9 not used */
 140 #define RS232INT  0x400
 141
 142 struct dino_device
 143 {
 144         struct pci_hba_data     hba;    /* 'C' inheritance - must be first */
 145         spinlock_t              dinosaur_pen;
 146         unsigned long           txn_addr; /* EIR addr to generate interrupt */
 147         u32                     txn_data; /* EIR data assign to each dino */
 148         u32                     imr;      /* IRQ's which are enabled */
 149         int                     global_irq[12]; /* map IMR bit to global irq */
 150 #ifdef DINO_DEBUG
 151         unsigned int            dino_irr0; /* save most recent IRQ line stat */
 152 #endif
 153 };
 154
 155 /* Looks nice and keeps the compiler happy */
 156 #define DINO_DEV(d) ((struct dino_device *) d)
 157
 158
 159 /*
 160  * Dino Configuration Space Accessor Functions
 161  */
 162
 163 #define DINO_CFG_TOK(bus,dfn,pos) ((u32) ((bus)<<16 | (dfn)<<8 | (pos)))
 164
 165 /*
 166  * keep the current highest bus count to assist in allocating busses.  This
 167  * tries to keep a global bus count total so that when we discover an
 168  * entirely new bus, it can be given a unique bus number.
 169  */
 170 static int dino_current_bus = 0;
 171
 172 static int dino_cfg_read(struct pci_bus *bus, unsigned int devfn, int where,
 173                 int size, u32 *val)
 174 {
 175         struct dino_device *d = DINO_DEV(parisc_walk_tree(bus->bridge));
 176         u32 local_bus = (bus->parent == NULL) ? 0 : bus->secondary;
 177         u32 v = DINO_CFG_TOK(local_bus, devfn, where & ~3);
 178         void __iomem *base_addr = d->hba.base_addr;
 179         unsigned long flags;
 180
 181         DBG("%s: %p, %d, %d, %d\n", __FUNCTION__, base_addr, devfn, where,
 182                                                                         size);
 183         spin_lock_irqsave(&d->dinosaur_pen, flags);
 184
 185         /* tell HW which CFG address */
 186         __raw_writel(v, base_addr + DINO_PCI_ADDR);
 187
 188         /* generate cfg read cycle */
 189         if (size == 1) {
 190                 *val = readb(base_addr + DINO_CONFIG_DATA + (where & 3));
 191         } else if (size == 2) {
 192                 *val = readw(base_addr + DINO_CONFIG_DATA + (where & 2));
 193         } else if (size == 4) {
 194                 *val = readl(base_addr + DINO_CONFIG_DATA);
 195         }
 196
 197         spin_unlock_irqrestore(&d->dinosaur_pen, flags);
 198         return 0;
 199 }
 200
 201 /*
 202  * Dino address stepping "feature":
 203  * When address stepping, Dino attempts to drive the bus one cycle too soon
 204  * even though the type of cycle (config vs. MMIO) might be different.
 205  * The read of Ven/Prod ID is harmless and avoids Dino's address stepping.
 206  */
 207 static int dino_cfg_write(struct pci_bus *bus, unsigned int devfn, int where,
 208         int size, u32 val)
 209 {
 210         struct dino_device *d = DINO_DEV(parisc_walk_tree(bus->bridge));
 211         u32 local_bus = (bus->parent == NULL) ? 0 : bus->secondary;
 212         u32 v = DINO_CFG_TOK(local_bus, devfn, where & ~3);
 213         void __iomem *base_addr = d->hba.base_addr;
 214         unsigned long flags;
 215
 216         DBG("%s: %p, %d, %d, %d\n", __FUNCTION__, base_addr, devfn, where,
 217                                                                         size);
 218         spin_lock_irqsave(&d->dinosaur_pen, flags);
 219
 220         /* avoid address stepping feature */
 221         __raw_writel(v & 0xffffff00, base_addr + DINO_PCI_ADDR);
 222         __raw_readl(base_addr + DINO_CONFIG_DATA);
 223
 224         /* tell HW which CFG address */
 225         __raw_writel(v, base_addr + DINO_PCI_ADDR);
 226         /* generate cfg read cycle */
 227         if (size == 1) {
 228                 writeb(val, base_addr + DINO_CONFIG_DATA + (where & 3));
 229         } else if (size == 2) {
 230                 writew(val, base_addr + DINO_CONFIG_DATA + (where & 2));
 231         } else if (size == 4) {
 232                 writel(val, base_addr + DINO_CONFIG_DATA);
 233         }
 234
 235         spin_unlock_irqrestore(&d->dinosaur_pen, flags);
 236         return 0;
 237 }
 238
 239 static struct pci_ops dino_cfg_ops = {
 240         .read =         dino_cfg_read,
 241         .write =        dino_cfg_write,
 242 };
 243
 244
 245 /*
 246  * Dino "I/O Port" Space Accessor Functions
 247  *
 248  * Many PCI devices don't require use of I/O port space (eg Tulip,
 249  * NCR720) since they export the same registers to both MMIO and
 250  * I/O port space.  Performance is going to stink if drivers use
 251  * I/O port instead of MMIO.
 252  */
 253
 254 #define DINO_PORT_IN(type, size, mask) \
 255 static u##size dino_in##size (struct pci_hba_data *d, u16 addr) \
 256 { \
 257         u##size v; \
 258         unsigned long flags; \
 259         spin_lock_irqsave(&(DINO_DEV(d)->dinosaur_pen), flags); \
 260         /* tell HW which IO Port address */ \
 261         __raw_writel((u32) addr, d->base_addr + DINO_PCI_ADDR); \
 262         /* generate I/O PORT read cycle */ \
 263         v = read##type(d->base_addr+DINO_IO_DATA+(addr&mask)); \
 264         spin_unlock_irqrestore(&(DINO_DEV(d)->dinosaur_pen), flags); \
 265         return v; \
 266 }
 267
 268 DINO_PORT_IN(b,  8, 3)
 269 DINO_PORT_IN(w, 16, 2)
 270 DINO_PORT_IN(l, 32, 0)
 271
 272 #define DINO_PORT_OUT(type, size, mask) \
 273 static void dino_out##size (struct pci_hba_data *d, u16 addr, u##size val) \
 274 { \
 275         unsigned long flags; \
 276         spin_lock_irqsave(&(DINO_DEV(d)->dinosaur_pen), flags); \
 277         /* tell HW which IO port address */ \
 278         __raw_writel((u32) addr, d->base_addr + DINO_PCI_ADDR); \
 279         /* generate cfg write cycle */ \
 280         write##type(val, d->base_addr+DINO_IO_DATA+(addr&mask)); \
 281         spin_unlock_irqrestore(&(DINO_DEV(d)->dinosaur_pen), flags); \
 282 }
 283
 284 DINO_PORT_OUT(b,  8, 3)
 285 DINO_PORT_OUT(w, 16, 2)
 286 DINO_PORT_OUT(l, 32, 0)
 287
 288 struct pci_port_ops dino_port_ops = {
 289         .inb    = dino_in8,
 290         .inw    = dino_in16,
 291         .inl    = dino_in32,
 292         .outb   = dino_out8,
 293         .outw   = dino_out16,
 294         .outl   = dino_out32
 295 };
 296
 297 static void dino_disable_irq(unsigned int irq)
 298 {
 299         struct dino_device *dino_dev = irq_desc[irq].handler_data;
 300         int local_irq = gsc_find_local_irq(irq, dino_dev->global_irq, irq);
 301
 302         DBG(KERN_WARNING "%s(0x%p, %d)\n", __FUNCTION__, dino_dev, irq);
 303
 304         /* Clear the matching bit in the IMR register */
 305         dino_dev->imr &= ~(DINO_MASK_IRQ(local_irq));
 306         __raw_writel(dino_dev->imr, dino_dev->hba.base_addr+DINO_IMR);
 307 }
 308
 309 static void dino_enable_irq(unsigned int irq)
 310 {
 311         struct dino_device *dino_dev = irq_desc[irq].handler_data;
 312         int local_irq = gsc_find_local_irq(irq, dino_dev->global_irq, irq);
 313         u32 tmp;
 314
 315         DBG(KERN_WARNING "%s(0x%p, %d)\n", __FUNCTION__, dino_dev, irq);
 316
 317         /*
 318         ** clear pending IRQ bits
 319         **
 320         ** This does NOT change ILR state!
 321         ** See comment below for ILR usage.
 322         */
 323         __raw_readl(dino_dev->hba.base_addr+DINO_IPR);
 324
 325         /* set the matching bit in the IMR register */
 326         dino_dev->imr |= DINO_MASK_IRQ(local_irq);      /* used in dino_isr() */
 327         __raw_writel( dino_dev->imr, dino_dev->hba.base_addr+DINO_IMR);
 328
 329         /* Emulate "Level Triggered" Interrupt
 330         ** Basically, a driver is blowing it if the IRQ line is asserted
 331         ** while the IRQ is disabled.  But tulip.c seems to do that....
 332         ** Give 'em a kluge award and a nice round of applause!
 333         **
 334         ** The gsc_write will generate an interrupt which invokes dino_isr().
 335         ** dino_isr() will read IPR and find nothing. But then catch this
 336         ** when it also checks ILR.
 337         */
 338         tmp = __raw_readl(dino_dev->hba.base_addr+DINO_ILR);
 339         if (tmp & DINO_MASK_IRQ(local_irq)) {
 340                 DBG(KERN_WARNING "%s(): IRQ asserted! (ILR 0x%x)\n",
 341                                 __FUNCTION__, tmp);
 342                 gsc_writel(dino_dev->txn_data, dino_dev->txn_addr);
 343         }
 344 }
 345
 346 static unsigned int dino_startup_irq(unsigned int irq)
 347 {
 348         dino_enable_irq(irq);
 349         return 0;
 350 }
 351
 352 static struct hw_interrupt_type dino_interrupt_type = {
 353         .typename       = "GSC-PCI",
 354         .startup        = dino_startup_irq,
 355         .shutdown       = dino_disable_irq,
 356         .enable         = dino_enable_irq,
 357         .disable        = dino_disable_irq,
 358         .ack            = no_ack_irq,
 359         .end            = no_end_irq,
 360 };
 361
 362
 363 /*
 364  * Handle a Processor interrupt generated by Dino.
 365  *
 366  * ilr_loop counter is a kluge to prevent a "stuck" IRQ line from
 367  * wedging the CPU. Could be removed or made optional at some point.
 368  */
 369 static irqreturn_t
 370 dino_isr(int irq, void *intr_dev, struct pt_regs *regs)
 371 {
 372         struct dino_device *dino_dev = intr_dev;
 373         u32 mask;
 374         int ilr_loop = 100;
 375
 376         /* read and acknowledge pending interrupts */
 377 #ifdef DINO_DEBUG
 378         dino_dev->dino_irr0 =
 379 #endif
 380         mask = __raw_readl(dino_dev->hba.base_addr+DINO_IRR0) & DINO_IRR_MASK;
 381
 382         if (mask == 0)
 383                 return IRQ_NONE;
 384
 385 ilr_again:
 386         do {
 387                 int local_irq = __ffs(mask);
 388                 int irq = dino_dev->global_irq[local_irq];
 389                 DBG(KERN_DEBUG "%s(%d, %p) mask 0x%x\n",
 390                         __FUNCTION__, irq, intr_dev, mask);
 391                 __do_IRQ(irq, regs);
 392                 mask &= ~(1 << local_irq);
 393         } while (mask);
 394
 395         /* Support for level triggered IRQ lines.
 396         **
 397         ** Dropping this support would make this routine *much* faster.
 398         ** But since PCI requires level triggered IRQ line to share lines...
 399         ** device drivers may assume lines are level triggered (and not
 400         ** edge triggered like EISA/ISA can be).
 401         */
 402         mask = __raw_readl(dino_dev->hba.base_addr+DINO_ILR) & dino_dev->imr;
 403         if (mask) {
 404                 if (--ilr_loop > 0)
 405                         goto ilr_again;
 406                 printk(KERN_ERR "Dino 0x%p: stuck interrupt %d\n",
 407                        dino_dev->hba.base_addr, mask);
 408                 return IRQ_NONE;
 409         }
 410         return IRQ_HANDLED;
 411 }
 412
 413 static void dino_assign_irq(struct dino_device *dino, int local_irq, int *irqp)
 414 {
 415         int irq = gsc_assign_irq(&dino_interrupt_type, dino);
 416         if (irq == NO_IRQ)
 417                 return;
 418
 419         *irqp = irq;
 420         dino->global_irq[local_irq] = irq;
 421 }
 422
 423 static void dino_choose_irq(struct parisc_device *dev, void *ctrl)
 424 {
 425         int irq;
 426         struct dino_device *dino = ctrl;
 427
 428         switch (dev->id.sversion) {
 429                 case 0x00084:   irq =  8; break; /* PS/2 */
 430                 case 0x0008c:   irq = 10; break; /* RS232 */
 431                 case 0x00096:   irq =  8; break; /* PS/2 */
 432                 default:        return;          /* Unknown */
 433         }
 434
 435         dino_assign_irq(dino, irq, &dev->irq);
 436 }
 437
 438 static void __init
 439 dino_bios_init(void)
 440 {
 441         DBG("dino_bios_init\n");
 442 }
 443
 444 /*
 445  * dino_card_setup - Set up the memory space for a Dino in card mode.
 446  * @bus: the bus under this dino
 447  *
 448  * Claim an 8MB chunk of unused IO space and call the generic PCI routines
 449  * to set up the addresses of the devices on this bus.
 450  */
 451 #define _8MB 0x00800000UL
 452 static void __init
 453 dino_card_setup(struct pci_bus *bus, void __iomem *base_addr)
 454 {
 455         int i;
 456         struct dino_device *dino_dev = DINO_DEV(parisc_walk_tree(bus->bridge));
 457         struct resource *res;
 458         char name[128];
 459         int size;
 460
 461         res = &dino_dev->hba.lmmio_space;
 462         res->flags = IORESOURCE_MEM;
 463         size = scnprintf(name, sizeof(name), "Dino LMMIO (%s)",
 464                          bus->bridge->bus_id);
 465         res->name = kmalloc(size+1, GFP_KERNEL);
 466         if(res->name)
 467                 strcpy((char *)res->name, name);
 468         else
 469                 res->name = dino_dev->hba.lmmio_space.name;
 470
 471
 472         if (ccio_allocate_resource(dino_dev->hba.dev, res, _8MB,
 473                                 F_EXTEND(0xf0000000UL) | _8MB,
 474                                 F_EXTEND(0xffffffffUL) &~ _8MB, _8MB) < 0) {
 475                 struct list_head *ln, *tmp_ln;
 476
 477                 printk(KERN_ERR "Dino: cannot attach bus %s\n",
 478                        bus->bridge->bus_id);
 479                 /* kill the bus, we can't do anything with it */
 480                 list_for_each_safe(ln, tmp_ln, &bus->devices) {
 481                         struct pci_dev *dev = pci_dev_b(ln);
 482
 483                         list_del(&dev->global_list);
 484                         list_del(&dev->bus_list);
 485                 }
 486
 487                 return;
 488         }
 489         bus->resource[1] = res;
 490         bus->resource[0] = &(dino_dev->hba.io_space);
 491
 492         /* Now tell dino what range it has */
 493         for (i = 1; i < 31; i++) {
 494                 if (res->start == F_EXTEND(0xf0000000UL | (i * _8MB)))
 495                         break;
 496         }
 497         DBG("DINO GSC WRITE i=%d, start=%lx, dino addr = %p\n",
 498             i, res->start, base_addr + DINO_IO_ADDR_EN);
 499         __raw_writel(1 << i, base_addr + DINO_IO_ADDR_EN);
 500 }
 501
 502 static void __init
 503 dino_card_fixup(struct pci_dev *dev)
 504 {
 505         u32 irq_pin;
 506
 507         /*
 508         ** REVISIT: card-mode PCI-PCI expansion chassis do exist.
 509         **         Not sure they were ever productized.
 510         **         Die here since we'll die later in dino_inb() anyway.
 511         */
 512         if ((dev->class >> 8) == PCI_CLASS_BRIDGE_PCI) {
 513                 panic("Card-Mode Dino: PCI-PCI Bridge not supported\n");
 514         }
 515
 516         /*
 517         ** Set Latency Timer to 0xff (not a shared bus)
 518         ** Set CACHELINE_SIZE.
 519         */
 520         dino_cfg_write(dev->bus, dev->devfn,
 521                        PCI_CACHE_LINE_SIZE, 2, 0xff00 | L1_CACHE_BYTES/4);
 522
 523         /*
 524         ** Program INT_LINE for card-mode devices.
 525         ** The cards are hardwired according to this algorithm.
 526         ** And it doesn't matter if PPB's are present or not since
 527         ** the IRQ lines bypass the PPB.
 528         **
 529         ** "-1" converts INTA-D (1-4) to PCIINTA-D (0-3) range.
 530         ** The additional "-1" adjusts for skewing the IRQ<->slot.
 531         */
 532         dino_cfg_read(dev->bus, dev->devfn, PCI_INTERRUPT_PIN, 1, &irq_pin);
 533         dev->irq = (irq_pin + PCI_SLOT(dev->devfn) - 1) % 4 ;
 534
 535         /* Shouldn't really need to do this but it's in case someone tries
 536         ** to bypass PCI services and look at the card themselves.
 537         */
 538         dino_cfg_write(dev->bus, dev->devfn, PCI_INTERRUPT_LINE, 1, dev->irq);
 539 }
 540
 541 /* The alignment contraints for PCI bridges under dino */
 542 #define DINO_BRIDGE_ALIGN 0x100000
 543
 544
 545 static void __init
 546 dino_fixup_bus(struct pci_bus *bus)
 547 {
 548         struct list_head *ln;
 549         struct pci_dev *dev;
 550         struct dino_device *dino_dev = DINO_DEV(parisc_walk_tree(bus->bridge));
 551         int port_base = HBA_PORT_BASE(dino_dev->hba.hba_num);
 552
 553         DBG(KERN_WARNING "%s(0x%p) bus %d platform_data 0x%p\n",
 554             __FUNCTION__, bus, bus->secondary,
 555             bus->bridge->platform_data);
 556
 557         /* Firmware doesn't set up card-mode dino, so we have to */
 558         if (is_card_dino(&dino_dev->hba.dev->id)) {
 559                 dino_card_setup(bus, dino_dev->hba.base_addr);
 560         } else if(bus->parent == NULL) {
 561                 /* must have a dino above it, reparent the resources
 562                  * into the dino window */
 563                 int i;
 564                 struct resource *res = &dino_dev->hba.lmmio_space;
 565
 566                 bus->resource[0] = &(dino_dev->hba.io_space);
 567                 for(i = 0; i < DINO_MAX_LMMIO_RESOURCES; i++) {
 568                         if(res[i].flags == 0)
 569                                 break;
 570                         bus->resource[i+1] = &res[i];
 571                 }
 572
 573         } else if(bus->self) {
 574                 int i;
 575
 576                 pci_read_bridge_bases(bus);
 577
 578
 579                 for(i = PCI_BRIDGE_RESOURCES; i < PCI_NUM_RESOURCES; i++) {
 580                         if((bus->self->resource[i].flags &
 581                             (IORESOURCE_IO | IORESOURCE_MEM)) == 0)
 582                                 continue;
 583
 584                         if(bus->self->resource[i].flags & IORESOURCE_MEM) {
 585                                 /* There's a quirk to alignment of
 586                                  * bridge memory resources: the start
 587                                  * is the alignment and start-end is
 588                                  * the size.  However, firmware will
 589                                  * have assigned start and end, so we
 590                                  * need to take this into account */
 591                                 bus->self->resource[i].end = bus->self->resource[i].end - bus->self->resource[i].start + DINO_BRIDGE_ALIGN;
 592                                 bus->self->resource[i].start = DINO_BRIDGE_ALIGN;
 593
 594                         }
 595
 596                         DBG("DEBUG %s assigning %d [0x%lx,0x%lx]\n",
 597                             bus->self->dev.bus_id, i,
 598                             bus->self->resource[i].start,
 599                             bus->self->resource[i].end);
 600                         pci_assign_resource(bus->self, i);
 601                         DBG("DEBUG %s after assign %d [0x%lx,0x%lx]\n",
 602                             bus->self->dev.bus_id, i,
 603                             bus->self->resource[i].start,
 604                             bus->self->resource[i].end);
 605                 }
 606         }
 607
 608
 609         list_for_each(ln, &bus->devices) {
 610                 int i;
 611
 612                 dev = pci_dev_b(ln);
 613                 if (is_card_dino(&dino_dev->hba.dev->id))
 614                         dino_card_fixup(dev);
 615
 616                 /*
 617                 ** P2PB's only have 2 BARs, no IRQs.
 618                 ** I'd like to just ignore them for now.
 619                 */
 620                 if ((dev->class >> 8) == PCI_CLASS_BRIDGE_PCI)
 621                         continue;
 622
 623                 /* Adjust the I/O Port space addresses */
 624                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 625                         struct resource *res = &dev->resource[i];
 626                         if (res->flags & IORESOURCE_IO) {
 627                                 res->start |= port_base;
 628                                 res->end |= port_base;
 629                         }
 630 #ifdef __LP64__
 631                         /* Sign Extend MMIO addresses */
 632                         else if (res->flags & IORESOURCE_MEM) {
 633                                 res->start |= F_EXTEND(0UL);
 634                                 res->end   |= F_EXTEND(0UL);
 635                         }
 636 #endif
 637                 }
 638                 /* null out the ROM resource if there is one (we don't
 639                  * care about an expansion rom on parisc, since it
 640                  * usually contains (x86) bios code) */
 641                 dev->resource[PCI_ROM_RESOURCE].flags = 0;
 642
 643                 if(dev->irq == 255) {
 644
 645 #define DINO_FIX_UNASSIGNED_INTERRUPTS
 646 #ifdef DINO_FIX_UNASSIGNED_INTERRUPTS
 647
 648                         /* This code tries to assign an unassigned
 649                          * interrupt.  Leave it disabled unless you
 650                          * *really* know what you're doing since the
 651                          * pin<->interrupt line mapping varies by bus
 652                          * and machine */
 653
 654                         u32 irq_pin;
 655
 656                         dino_cfg_read(dev->bus, dev->devfn,
 657                                       PCI_INTERRUPT_PIN, 1, &irq_pin);
 658                         irq_pin = (irq_pin + PCI_SLOT(dev->devfn) - 1) % 4 ;
 659                         printk(KERN_WARNING "Device %s has undefined IRQ, "
 660                                         "setting to %d\n", pci_name(dev), irq_pin);
 661                         dino_cfg_write(dev->bus, dev->devfn,
 662                                        PCI_INTERRUPT_LINE, 1, irq_pin);
 663                         dino_assign_irq(dino_dev, irq_pin, &dev->irq);
 664 #else
 665                         dev->irq = 65535;
 666                         printk(KERN_WARNING "Device %s has unassigned IRQ\n", pci_name(dev));
 667 #endif
 668                 } else {
 669
 670                         /* Adjust INT_LINE for that busses region */
 671                         dino_assign_irq(dino_dev, dev->irq, &dev->irq);
 672                 }
 673         }
 674 }
 675
 676
 677 struct pci_bios_ops dino_bios_ops = {
 678         .init           = dino_bios_init,
 679         .fixup_bus      = dino_fixup_bus
 680 };
 681
 682
 683 /*
 684  *      Initialise a DINO controller chip
 685  */
 686 static void __init
 687 dino_card_init(struct dino_device *dino_dev)
 688 {
 689         u32 brdg_feat = 0x00784e05;
 690         unsigned long status;
 691
 692         status = __raw_readl(dino_dev->hba.base_addr+DINO_IO_STATUS);
 693         if (status & 0x0000ff80) {
 694                 __raw_writel(0x00000005,
 695                                 dino_dev->hba.base_addr+DINO_IO_COMMAND);
 696                 udelay(1);
 697         }
 698
 699         __raw_writel(0x00000000, dino_dev->hba.base_addr+DINO_GMASK);
 700         __raw_writel(0x00000001, dino_dev->hba.base_addr+DINO_IO_FBB_EN);
 701         __raw_writel(0x00000000, dino_dev->hba.base_addr+DINO_ICR);
 702
 703 #if 1
 704 /* REVISIT - should be a runtime check (eg if (CPU_IS_PCX_L) ...) */
 705         /*
 706         ** PCX-L processors don't support XQL like Dino wants it.
 707         ** PCX-L2 ignore XQL signal and it doesn't matter.
 708         */
 709         brdg_feat &= ~0x4;      /* UXQL */
 710 #endif
 711         __raw_writel( brdg_feat, dino_dev->hba.base_addr+DINO_BRDG_FEAT);
 712
 713         /*
 714         ** Don't enable address decoding until we know which I/O range
 715         ** currently is available from the host. Only affects MMIO
 716         ** and not I/O port space.
 717         */
 718         __raw_writel(0x00000000, dino_dev->hba.base_addr+DINO_IO_ADDR_EN);
 719
 720         __raw_writel(0x00000000, dino_dev->hba.base_addr+DINO_DAMODE);
 721         __raw_writel(0x00222222, dino_dev->hba.base_addr+DINO_PCIROR);
 722         __raw_writel(0x00222222, dino_dev->hba.base_addr+DINO_PCIWOR);
 723
 724         __raw_writel(0x00000040, dino_dev->hba.base_addr+DINO_MLTIM);
 725         __raw_writel(0x00000080, dino_dev->hba.base_addr+DINO_IO_CONTROL);
 726         __raw_writel(0x0000008c, dino_dev->hba.base_addr+DINO_TLTIM);
 727
 728         /* Disable PAMR before writing PAPR */
 729         __raw_writel(0x0000007e, dino_dev->hba.base_addr+DINO_PAMR);
 730         __raw_writel(0x0000007f, dino_dev->hba.base_addr+DINO_PAPR);
 731         __raw_writel(0x00000000, dino_dev->hba.base_addr+DINO_PAMR);
 732
 733         /*
 734         ** Dino ERS encourages enabling FBB (0x6f).
 735         ** We can't until we know *all* devices below us can support it.
 736         ** (Something in device configuration header tells us).
 737         */
 738         __raw_writel(0x0000004f, dino_dev->hba.base_addr+DINO_PCICMD);
 739
 740         /* Somewhere, the PCI spec says give devices 1 second
 741         ** to recover from the #RESET being de-asserted.
 742         ** Experience shows most devices only need 10ms.
 743         ** This short-cut speeds up booting significantly.
 744         */
 745         mdelay(pci_post_reset_delay);
 746 }
 747
 748 static int __init
 749 dino_bridge_init(struct dino_device *dino_dev, const char *name)
 750 {
 751         unsigned long io_addr;
 752         int result, i, count=0;
 753         struct resource *res, *prevres = NULL;
 754         /*
 755          * Decoding IO_ADDR_EN only works for Built-in Dino
 756          * since PDC has already initialized this.
 757          */
 758
 759         io_addr = __raw_readl(dino_dev->hba.base_addr + DINO_IO_ADDR_EN);
 760         if (io_addr == 0) {
 761                 printk(KERN_WARNING "%s: No PCI devices enabled.\n", name);
 762                 return -ENODEV;
 763         }
 764
 765         res = &dino_dev->hba.lmmio_space;
 766         for (i = 0; i < 32; i++) {
 767                 unsigned long start, end;
 768
 769                 if((io_addr & (1 << i)) == 0)
 770                         continue;
 771
 772                 start = (unsigned long)(signed int)(0xf0000000 | (i << 23));
 773                 end = start + 8 * 1024 * 1024 - 1;
 774
 775                 DBG("DINO RANGE %d is at 0x%lx-0x%lx\n", count,
 776                     start, end);
 777
 778                 if(prevres && prevres->end + 1 == start) {
 779                         prevres->end = end;
 780                 } else {
 781                         if(count >= DINO_MAX_LMMIO_RESOURCES) {
 782                                 printk(KERN_ERR "%s is out of resource windows for range %d (0x%lx-0x%lx)\n", name, count, start, end);
 783                                 break;
 784                         }
 785                         prevres = res;
 786                         res->start = start;
 787                         res->end = end;
 788                         res->flags = IORESOURCE_MEM;
 789                         res->name = kmalloc(64, GFP_KERNEL);
 790                         if(res->name)
 791                                 snprintf((char *)res->name, 64, "%s LMMIO %d",
 792                                          name, count);
 793                         res++;
 794                         count++;
 795                 }
 796         }
 797
 798         res = &dino_dev->hba.lmmio_space;
 799
 800         for(i = 0; i < DINO_MAX_LMMIO_RESOURCES; i++) {
 801                 if(res[i].flags == 0)
 802                         break;
 803
 804                 result = ccio_request_resource(dino_dev->hba.dev, &res[i]);
 805                 if (result < 0) {
 806                         printk(KERN_ERR "%s: failed to claim PCI Bus address space %d (0x%lx-0x%lx)!\n", name, i, res[i].start, res[i].end);
 807                         return result;
 808                 }
 809         }
 810         return 0;
 811 }
 812
 813 static int __init dino_common_init(struct parisc_device *dev,
 814                 struct dino_device *dino_dev, const char *name)
 815 {
 816         int status;
 817         u32 eim;
 818         struct gsc_irq gsc_irq;
 819         struct resource *res;
 820
 821         pcibios_register_hba(&dino_dev->hba);
 822
 823         pci_bios = &dino_bios_ops;   /* used by pci_scan_bus() */
 824         pci_port = &dino_port_ops;
 825
 826         /*
 827         ** Note: SMP systems can make use of IRR1/IAR1 registers
 828         **   But it won't buy much performance except in very
 829         **   specific applications/configurations. Note Dino
 830         **   still only has 11 IRQ input lines - just map some of them
 831         **   to a different processor.
 832         */
 833         dev->irq = gsc_alloc_irq(&gsc_irq);
 834         dino_dev->txn_addr = gsc_irq.txn_addr;
 835         dino_dev->txn_data = gsc_irq.txn_data;
 836         eim = ((u32) gsc_irq.txn_addr) | gsc_irq.txn_data;
 837
 838         /*
 839         ** Dino needs a PA "IRQ" to get a processor's attention.
 840         ** arch/parisc/kernel/irq.c returns an EIRR bit.
 841         */
 842         if (dev->irq < 0) {
 843                 printk(KERN_WARNING "%s: gsc_alloc_irq() failed\n", name);
 844                 return 1;
 845         }
 846
 847         status = request_irq(dev->irq, dino_isr, 0, name, dino_dev);
 848         if (status) {
 849                 printk(KERN_WARNING "%s: request_irq() failed with %d\n",
 850                         name, status);
 851                 return 1;
 852         }
 853
 854         /* Support the serial port which is sometimes attached on built-in
 855          * Dino / Cujo chips.
 856          */
 857
 858         gsc_fixup_irqs(dev, dino_dev, dino_choose_irq);
 859
 860         /*
 861         ** This enables DINO to generate interrupts when it sees
 862         ** any of its inputs *change*. Just asserting an IRQ
 863         ** before it's enabled (ie unmasked) isn't good enough.
 864         */
 865         __raw_writel(eim, dino_dev->hba.base_addr+DINO_IAR0);
 866
 867         /*
 868         ** Some platforms don't clear Dino's IRR0 register at boot time.
 869         ** Reading will clear it now.
 870         */
 871         __raw_readl(dino_dev->hba.base_addr+DINO_IRR0);
 872
 873         /* allocate I/O Port resource region */
 874         res = &dino_dev->hba.io_space;
 875         if (dev->id.hversion == 0x680 || is_card_dino(&dev->id)) {
 876                 res->name = "Dino I/O Port";
 877         } else {
 878                 res->name = "Cujo I/O Port";
 879         }
 880         res->start = HBA_PORT_BASE(dino_dev->hba.hba_num);
 881         res->end = res->start + (HBA_PORT_SPACE_SIZE - 1);
 882         res->flags = IORESOURCE_IO; /* do not mark it busy ! */
 883         if (request_resource(&ioport_resource, res) < 0) {
 884                 printk(KERN_ERR "%s: request I/O Port region failed "
 885                        "0x%lx/%lx (hpa 0x%p)\n",
 886                        name, res->start, res->end, dino_dev->hba.base_addr);
 887                 return 1;
 888         }
 889
 890         return 0;
 891 }
 892
 893 #define CUJO_RAVEN_ADDR         F_EXTEND(0xf1000000UL)
 894 #define CUJO_FIREHAWK_ADDR      F_EXTEND(0xf1604000UL)
 895 #define CUJO_RAVEN_BADPAGE      0x01003000UL
 896 #define CUJO_FIREHAWK_BADPAGE   0x01607000UL
 897
 898 static const char *dino_vers[] = {
 899         "2.0",
 900         "2.1",
 901         "3.0",
 902         "3.1"
 903 };
 904
 905 static const char *cujo_vers[] = {
 906         "1.0",
 907         "2.0"
 908 };
 909
 910 void ccio_cujo20_fixup(struct parisc_device *dev, u32 iovp);
 911
 912 /*
 913 ** Determine if dino should claim this chip (return 0) or not (return 1).
 914 ** If so, initialize the chip appropriately (card-mode vs bridge mode).
 915 ** Much of the initialization is common though.
 916 */
 917 static int __init dino_probe(struct parisc_device *dev)
 918 {
 919         struct dino_device *dino_dev;   // Dino specific control struct
 920         const char *version = "unknown";
 921         char *name;
 922         int is_cujo = 0;
 923         struct pci_bus *bus;
 924         unsigned long hpa = dev->hpa.start;
 925
 926         name = "Dino";
 927         if (is_card_dino(&dev->id)) {
 928                 version = "3.x (card mode)";
 929         } else {
 930                 if(dev->id.hversion == 0x680) {
 931                         if (dev->id.hversion_rev < 4) {
 932                                 version = dino_vers[dev->id.hversion_rev];
 933                         }
 934                 } else {
 935                         name = "Cujo";
 936                         is_cujo = 1;
 937                         if (dev->id.hversion_rev < 2) {
 938                                 version = cujo_vers[dev->id.hversion_rev];
 939                         }
 940                 }
 941         }
 942
 943         printk("%s version %s found at 0x%lx\n", name, version, hpa);
 944
 945         if (!request_mem_region(hpa, PAGE_SIZE, name)) {
 946                 printk(KERN_ERR "DINO: Hey! Someone took my MMIO space (0x%ld)!\n",
 947                         hpa);
 948                 return 1;
 949         }
 950
 951         /* Check for bugs */
 952         if (is_cujo && dev->id.hversion_rev == 1) {
 953 #ifdef CONFIG_IOMMU_CCIO
 954                 printk(KERN_WARNING "Enabling Cujo 2.0 bug workaround\n");
 955                 if (hpa == (unsigned long)CUJO_RAVEN_ADDR) {
 956                         ccio_cujo20_fixup(dev, CUJO_RAVEN_BADPAGE);
 957                 } else if (hpa == (unsigned long)CUJO_FIREHAWK_ADDR) {
 958                         ccio_cujo20_fixup(dev, CUJO_FIREHAWK_BADPAGE);
 959                 } else {
 960                         printk("Don't recognise Cujo at address 0x%lx, not enabling workaround\n", hpa);
 961                 }
 962 #endif
 963         } else if (!is_cujo && !is_card_dino(&dev->id) &&
 964                         dev->id.hversion_rev < 3) {
 965                 printk(KERN_WARNING
 966 "The GSCtoPCI (Dino hrev %d) bus converter found may exhibit\n"
 967 "data corruption.  See Service Note Numbers: A4190A-01, A4191A-01.\n"
 968 "Systems shipped after Aug 20, 1997 will not exhibit this problem.\n"
 969 "Models affected: C180, C160, C160L, B160L, and B132L workstations.\n\n",
 970                         dev->id.hversion_rev);
 971 /* REVISIT: why are C200/C240 listed in the README table but not
 972 **   "Models affected"? Could be an omission in the original literature.
 973 */
 974         }
 975
 976         dino_dev = kmalloc(sizeof(struct dino_device), GFP_KERNEL);
 977         if (!dino_dev) {
 978                 printk("dino_init_chip - couldn't alloc dino_device\n");
 979                 return 1;
 980         }
 981
 982         memset(dino_dev, 0, sizeof(struct dino_device));
 983
 984         dino_dev->hba.dev = dev;
 985         dino_dev->hba.base_addr = ioremap(hpa, 4096);
 986         dino_dev->hba.lmmio_space_offset = 0;   /* CPU addrs == bus addrs */
 987         spin_lock_init(&dino_dev->dinosaur_pen);
 988         dino_dev->hba.iommu = ccio_get_iommu(dev);
 989
 990         if (is_card_dino(&dev->id)) {
 991                 dino_card_init(dino_dev);
 992         } else {
 993                 dino_bridge_init(dino_dev, name);
 994         }
 995
 996         if (dino_common_init(dev, dino_dev, name))
 997                 return 1;
 998
 999         dev->dev.platform_data = dino_dev;
1000
1001         /*
1002         ** It's not used to avoid chicken/egg problems
1003         ** with configuration accessor functions.
1004         */
1005         bus = pci_scan_bus_parented(&dev->dev, dino_current_bus,
1006                                     &dino_cfg_ops, NULL);
1007         if(bus) {
1008                 pci_bus_add_devices(bus);
1009                 /* This code *depends* on scanning being single threaded
1010                  * if it isn't, this global bus number count will fail
1011                  */
1012                 dino_current_bus = bus->subordinate + 1;
1013                 pci_bus_assign_resources(bus);
1014         } else {
1015                 printk(KERN_ERR "ERROR: failed to scan PCI bus on %s (probably duplicate bus number %d)\n", dev->dev.bus_id, dino_current_bus);
1016                 /* increment the bus number in case of duplicates */
1017                 dino_current_bus++;
1018         }
1019         dino_dev->hba.hba_bus = bus;
1020         return 0;
1021 }
1022
1023 /*
1024  * Normally, we would just test sversion.  But the Elroy PCI adapter has
1025  * the same sversion as Dino, so we have to check hversion as well.
1026  * Unfortunately, the J2240 PDC reports the wrong hversion for the first
1027  * Dino, so we have to test for Dino, Cujo and Dino-in-a-J2240.
1028  * For card-mode Dino, most machines report an sversion of 9D.  But 715
1029  * and 725 firmware misreport it as 0x08080 for no adequately explained
1030  * reason.
1031  */
1032 static struct parisc_device_id dino_tbl[] = {
1033         { HPHW_A_DMA, HVERSION_REV_ANY_ID, 0x004, 0x0009D },/* Card-mode Dino */
1034         { HPHW_A_DMA, HVERSION_REV_ANY_ID, HVERSION_ANY_ID, 0x08080 }, /* XXX */
1035         { HPHW_BRIDGE, HVERSION_REV_ANY_ID, 0x680, 0xa }, /* Bridge-mode Dino */
1036         { HPHW_BRIDGE, HVERSION_REV_ANY_ID, 0x682, 0xa }, /* Bridge-mode Cujo */
1037         { HPHW_BRIDGE, HVERSION_REV_ANY_ID, 0x05d, 0xa }, /* Dino in a J2240 */
1038         { 0, }
1039 };
1040
1041 static struct parisc_driver dino_driver = {
1042         .name =         "dino",
1043         .id_table =     dino_tbl,
1044         .probe =        dino_probe,
1045 };
1046
1047 /*
1048  * One time initialization to let the world know Dino is here.
1049  * This is the only routine which is NOT static.
1050  * Must be called exactly once before pci_init().
1051  */
1052 int __init dino_init(void)
1053 {
1054         register_parisc_driver(&dino_driver);
1055         return 0;
1056 }
1057