git.oblomov.eu Git - nouveau/blob - src/nv_type.h

   1 #ifndef __NV_STRUCT_H__
   2 #define __NV_STRUCT_H__
   3
   4 #include "colormapst.h"
   5 #include "vgaHW.h"
   6 #include "xf86Cursor.h"
   7 #include "xf86int10.h"
   8 #include "exa.h"
   9 #ifdef XF86DRI
  10 #define _XF86DRI_SERVER_
  11 #include "xf86drm.h"
  12 #include "dri.h"
  13 #include <stdbool.h>
  14 #include <stdint.h>
  15 #include "nouveau_drm.h"
  16 #include "xf86Crtc.h"
  17 #else
  18 #error "This driver requires a DRI-enabled X server"
  19 #endif
  20
  21 #include "nv_pcicompat.h"
  22
  23 #include "nouveau_local.h" /* needed for NOUVEAU_EXA_PIXMAPS */
  24
  25 #include "nouveau_crtc.h"
  26 #include "nouveau_connector.h"
  27 #include "nouveau_output.h"
  28
  29 #include "drmmode_display.h"
  30
  31 #define NV_ARCH_03  0x03
  32 #define NV_ARCH_04  0x04
  33 #define NV_ARCH_10  0x10
  34 #define NV_ARCH_20  0x20
  35 #define NV_ARCH_30  0x30
  36 #define NV_ARCH_40  0x40
  37 #define NV_ARCH_50  0x50
  38
  39 #define CHIPSET_NV03     0x0010
  40 #define CHIPSET_NV04     0x0020
  41 #define CHIPSET_NV10     0x0100
  42 #define CHIPSET_NV11     0x0110
  43 #define CHIPSET_NV15     0x0150
  44 #define CHIPSET_NV17     0x0170
  45 #define CHIPSET_NV18     0x0180
  46 #define CHIPSET_NFORCE   0x01A0
  47 #define CHIPSET_NFORCE2  0x01F0
  48 #define CHIPSET_NV20     0x0200
  49 #define CHIPSET_NV25     0x0250
  50 #define CHIPSET_NV28     0x0280
  51 #define CHIPSET_NV30     0x0300
  52 #define CHIPSET_NV31     0x0310
  53 #define CHIPSET_NV34     0x0320
  54 #define CHIPSET_NV35     0x0330
  55 #define CHIPSET_NV36     0x0340
  56 #define CHIPSET_NV40     0x0040
  57 #define CHIPSET_NV41     0x00C0
  58 #define CHIPSET_NV43     0x0140
  59 #define CHIPSET_NV44     0x0160
  60 #define CHIPSET_NV44A    0x0220
  61 #define CHIPSET_NV45     0x0210
  62 #define CHIPSET_NV50     0x0190
  63 #define CHIPSET_NV84     0x0400
  64 #define CHIPSET_MISC_BRIDGED  0x00F0
  65 #define CHIPSET_G70      0x0090
  66 #define CHIPSET_G71      0x0290
  67 #define CHIPSET_G72      0x01D0
  68 #define CHIPSET_G73      0x0390
  69 // integrated GeForces (6100, 6150)
  70 #define CHIPSET_C51      0x0240
  71 // variant of C51, seems based on a G70 design
  72 #define CHIPSET_C512     0x03D0
  73 #define CHIPSET_G73_BRIDGED 0x02E0
  74
  75
  76 #define BITMASK(t,b) (((unsigned)(1U << (((t)-(b)+1)))-1)  << (b))
  77 #define MASKEXPAND(mask) BITMASK(1?mask,0?mask)
  78 #define SetBF(mask,value) ((value) << (0?mask))
  79 #define GetBF(var,mask) (((unsigned)((var) & MASKEXPAND(mask))) >> (0?mask) )
  80 #define SetBitField(value,from,to) SetBF(to, GetBF(value,from))
  81 #define SetBit(n) (1<<(n))
  82 #define Set8Bits(value) ((value)&0xff)
  83
  84 #define MAX_NUM_DCB_ENTRIES 16
  85
  86 #define LOC_ON_CHIP 0
  87
  88 struct dcb_entry {
  89         int index;
  90         uint8_t type;
  91         uint8_t i2c_index;
  92         uint8_t heads;
  93         uint8_t bus;
  94         uint8_t location;
  95         uint8_t or;
  96         bool duallink_possible;
  97         union {
  98                 struct {
  99                         bool use_straps_for_mode;
 100                         bool use_power_scripts;
 101                 } lvdsconf;
 102         };
 103 };
 104
 105 typedef enum
 106 {/* matches DCB types */
 107         OUTPUT_NONE = 4,
 108         OUTPUT_ANALOG = 0,
 109         OUTPUT_TMDS = 2,
 110         OUTPUT_LVDS = 3,
 111         OUTPUT_TV = 1,
 112         OUTPUT_ANY = 5,
 113 } NVOutputType;
 114
 115 /* NV50 */
 116 typedef enum Head {
 117         HEAD0 = 0,
 118         HEAD1
 119 } Head;
 120
 121 /* NV50 */
 122 typedef enum ORNum {
 123         DAC0 = 0,
 124         DAC1 = 1,
 125         DAC2 = 2,
 126         SOR0 = 0,
 127         SOR1 = 1
 128 } ORNum;
 129
 130 enum scaling_modes {
 131         SCALE_PANEL,
 132         SCALE_FULLSCREEN,
 133         SCALE_ASPECT,
 134         SCALE_NOSCALE,
 135         SCALE_INVALID
 136 };
 137
 138 typedef struct _nv_crtc_reg
 139 {
 140         unsigned char MiscOutReg;     /* */
 141         uint8_t CRTC[0xff];
 142         uint8_t CR58[0x10];
 143         uint8_t Sequencer[5];
 144         uint8_t Graphics[9];
 145         uint8_t Attribute[21];
 146         unsigned char DAC[768];       /* Internal Colorlookuptable */
 147         uint32_t cursorConfig;
 148         uint32_t gpio;
 149         uint32_t gpio_ext;
 150         uint32_t unk830;
 151         uint32_t unk834;
 152         uint32_t unk850;
 153         uint32_t head;
 154         uint32_t config;
 155         uint32_t fb_start;
 156
 157         /* These are former output regs, but are believed to be crtc related */
 158         uint32_t general;
 159         uint32_t unk_630;
 160         uint32_t debug_0;
 161         uint32_t debug_1;
 162         uint32_t debug_2;
 163         uint32_t unk_a20;
 164         uint32_t unk_a24;
 165         uint32_t unk_a34;
 166         uint32_t dither_regs[6];
 167         uint32_t fp_horiz_regs[7];
 168         uint32_t fp_vert_regs[7];
 169         uint32_t nv10_cursync;
 170         uint32_t fp_control;
 171         uint32_t dither;
 172         uint32_t vpll_a;
 173         uint32_t vpll_b;
 174 } NVCrtcRegRec, *NVCrtcRegPtr;
 175
 176 typedef struct _nv_output_reg
 177 {
 178         uint32_t output;
 179         int head;
 180 } NVOutputRegRec, *NVOutputRegPtr;
 181
 182 typedef struct _riva_hw_state
 183 {
 184         uint32_t bpp;
 185         uint32_t width;
 186         uint32_t height;
 187         uint32_t interlace;
 188         uint32_t repaint0;
 189         uint32_t repaint1;
 190         uint32_t screen;
 191         uint32_t scale;
 192         uint32_t dither;
 193         uint32_t extra;
 194         uint32_t fifo;
 195         uint32_t pixel;
 196         uint32_t horiz;
 197         uint8_t arbitration0;
 198         uint16_t arbitration1;
 199         CARD32 pll;
 200         CARD32 pllB;
 201         uint32_t vpll;
 202         uint32_t vpll2;
 203         uint32_t vpllB;
 204         uint32_t vpll2B;
 205         uint32_t pllsel;
 206         uint32_t sel_clk;
 207         uint32_t reg580;
 208         uint32_t general;
 209         uint32_t crtcOwner;
 210         uint32_t head;
 211         uint32_t head2;
 212         uint32_t cursorConfig;
 213         uint32_t cursor0;
 214         uint32_t cursor1;
 215         uint32_t cursor2;
 216         uint32_t timingH;
 217         uint32_t timingV;
 218         uint32_t displayV;
 219         uint32_t crtcSync;
 220
 221         NVCrtcRegRec crtc_reg[2];
 222 } RIVA_HW_STATE, *NVRegPtr;
 223
 224 struct nouveau_crtc {
 225         int head;
 226         uint8_t last_dpms;
 227 #if NOUVEAU_EXA_PIXMAPS
 228         struct nouveau_bo *shadow;
 229 #else
 230         ExaOffscreenArea *shadow;
 231 #endif /* NOUVEAU_EXA_PIXMAPS */
 232         int fp_users;
 233 };
 234
 235 typedef enum {
 236         OUTPUT_A = (1 << 0),
 237         OUTPUT_B = (1 << 1),
 238         OUTPUT_C = (1 << 2)
 239 } ValidOutputResource;
 240
 241 struct nouveau_encoder {
 242         uint8_t last_dpms;
 243         struct dcb_entry *dcb;
 244         DisplayModePtr native_mode;
 245         uint8_t scaling_mode;
 246         bool dithering;
 247         NVOutputRegRec restore;
 248 };
 249
 250 struct nouveau_connector {
 251         xf86MonPtr edid;
 252         I2CBusPtr pDDCBus;
 253         uint16_t possible_encoders;
 254         struct nouveau_encoder *detected_encoder;
 255         struct nouveau_encoder *nv_encoder;
 256 };
 257
 258 #define to_nouveau_connector(x) ((struct nouveau_connector *)(x)->driver_private)
 259 #define to_nouveau_crtc(x) ((struct nouveau_crtc *)(x)->driver_private)
 260 #define to_nouveau_encoder(x) ((struct nouveau_connector *)(x)->driver_private)->nv_encoder
 261
 262 /* changing these requires matching changes to reg tables in nv_get_clock */
 263 #define MAX_PLL_TYPES   4
 264 enum pll_types {
 265         NVPLL,
 266         MPLL,
 267         VPLL1,
 268         VPLL2
 269 };
 270
 271 struct pll_lims {
 272         struct {
 273                 int minfreq;
 274                 int maxfreq;
 275                 int min_inputfreq;
 276                 int max_inputfreq;
 277
 278                 uint8_t min_m;
 279                 uint8_t max_m;
 280                 uint8_t min_n;
 281                 uint8_t max_n;
 282         } vco1, vco2;
 283
 284         uint8_t unk1c;
 285         uint8_t max_log2p_bias;
 286         uint8_t log2p_bias;
 287         int refclk;
 288 };
 289
 290 typedef struct {
 291         uint8_t *data;
 292         unsigned int length;
 293         bool execute;
 294
 295         uint8_t major_version, chip_version;
 296         uint8_t feature_byte;
 297
 298         uint32_t fmaxvco, fminvco;
 299
 300         uint32_t dactestval;
 301
 302         uint16_t init_script_tbls_ptr;
 303         uint16_t extra_init_script_tbl_ptr;
 304         uint16_t macro_index_tbl_ptr;
 305         uint16_t macro_tbl_ptr;
 306         uint16_t condition_tbl_ptr;
 307         uint16_t io_condition_tbl_ptr;
 308         uint16_t io_flag_condition_tbl_ptr;
 309         uint16_t init_function_tbl_ptr;
 310
 311         uint16_t pll_limit_tbl_ptr;
 312         uint16_t ram_restrict_tbl_ptr;
 313
 314         uint8_t digital_min_front_porch;
 315
 316         struct {
 317                 DisplayModePtr native_mode;
 318                 uint8_t *edid;
 319                 uint16_t lvdsmanufacturerpointer;
 320                 uint16_t fpxlatemanufacturertableptr;
 321                 uint16_t xlated_entry;
 322                 bool power_off_for_reset;
 323                 bool reset_after_pclk_change;
 324                 bool dual_link;
 325                 bool link_c_increment;
 326                 bool if_is_24bit;
 327                 bool BITbit1;
 328                 int duallink_transition_clk;
 329                 /* lower nibble stores PEXTDEV_BOOT_0 strap
 330                  * upper nibble stores xlated display strap */
 331                 uint8_t strapping;
 332         } fp;
 333
 334         struct {
 335                 uint16_t output0_script_ptr;
 336                 uint16_t output1_script_ptr;
 337         } tmds;
 338
 339         struct {
 340                 uint16_t mem_init_tbl_ptr;
 341                 uint16_t sdr_seq_tbl_ptr;
 342                 uint16_t ddr_seq_tbl_ptr;
 343
 344                 struct {
 345                         uint8_t crt, tv, panel;
 346                 } i2c_indices;
 347         } legacy;
 348 } bios_t;
 349
 350 enum LVDS_script {
 351         /* Order *does* matter here */
 352         LVDS_INIT = 1,
 353         LVDS_RESET,
 354         LVDS_BACKLIGHT_ON,
 355         LVDS_BACKLIGHT_OFF,
 356         LVDS_PANEL_ON,
 357         LVDS_PANEL_OFF
 358 };
 359
 360 typedef struct _NVRec *NVPtr;
 361 typedef struct _NVRec {
 362     RIVA_HW_STATE       SavedReg;
 363     RIVA_HW_STATE       ModeReg;
 364     uint32_t saved_vga_font[4][16384];
 365     uint32_t              Architecture;
 366     EntityInfoPtr       pEnt;
 367 #ifndef XSERVER_LIBPCIACCESS
 368         pciVideoPtr     PciInfo;
 369         PCITAG          PciTag;
 370 #else
 371         struct pci_device *PciInfo;
 372 #endif /* XSERVER_LIBPCIACCESS */
 373     int                 Chipset;
 374     int                 NVArch;
 375     Bool                Primary;
 376     CARD32              IOAddress;
 377
 378     /* VRAM physical address */
 379     unsigned long       VRAMPhysical;
 380     /* Size of VRAM BAR */
 381     unsigned long       VRAMPhysicalSize;
 382     /* Accesible VRAM size (by the GPU) */
 383     unsigned long       VRAMSize;
 384     /* Accessible AGP size */
 385     unsigned long       AGPSize;
 386
 387     /* Various pinned memory regions */
 388     struct nouveau_bo * FB;
 389     //struct nouveau_bo * FB_old; /* for KMS */
 390     struct nouveau_bo * shadow[2]; /* for easy acces by exa */
 391     struct nouveau_bo * Cursor;
 392     struct nouveau_bo * Cursor2;
 393     struct nouveau_bo * CLUT0;  /* NV50 only */
 394     struct nouveau_bo * CLUT1;  /* NV50 only */
 395     struct nouveau_bo * GART;
 396
 397     bios_t              VBIOS;
 398     Bool                NoAccel;
 399     Bool                HWCursor;
 400     Bool                FpScale;
 401     Bool                ShadowFB;
 402     unsigned char *     ShadowPtr;
 403     int                 ShadowPitch;
 404     CARD32              MinVClockFreqKHz;
 405     CARD32              MaxVClockFreqKHz;
 406     CARD32              CrystalFreqKHz;
 407     CARD32              RamAmountKBytes;
 408
 409     volatile CARD32 *REGS;
 410     volatile CARD32 *FB_BAR;
 411     volatile CARD32 *PGRAPH;
 412     volatile CARD32 *PRAMIN;
 413     volatile CARD32 *CURSOR;
 414     volatile CARD8 *PCIO0;
 415     volatile CARD8 *PCIO1;
 416     volatile CARD8 *PVIO0;
 417     volatile CARD8 *PVIO1;
 418     volatile CARD8 *PDIO0;
 419     volatile CARD8 *PDIO1;
 420
 421     uint8_t cur_head;
 422     ExaDriverPtr        EXADriverPtr;
 423     xf86CursorInfoPtr   CursorInfoRec;
 424     ScreenBlockHandlerProcPtr BlockHandler;
 425     CloseScreenProcPtr  CloseScreen;
 426     /* Cursor */
 427     CARD32              curFg, curBg;
 428     CARD32              curImage[256];
 429     /* I2C / DDC */
 430     xf86Int10InfoPtr    pInt10;
 431     unsigned            Int10Mode;
 432     I2CBusPtr           I2C;
 433   void          (*VideoTimerCallback)(ScrnInfoPtr, Time);
 434     XF86VideoAdaptorPtr overlayAdaptor;
 435     XF86VideoAdaptorPtr blitAdaptor;
 436     XF86VideoAdaptorPtr textureAdaptor[2];
 437     int                 videoKey;
 438     int                 FlatPanel;
 439     Bool                FPDither;
 440     int                 Mobile;
 441     Bool                Television;
 442         int         vtOWNER;
 443         Bool            crtc_active[2];
 444     OptionInfoPtr       Options;
 445     Bool                alphaCursor;
 446     unsigned char       DDCBase;
 447     Bool                twoHeads;
 448     Bool                twoStagePLL;
 449     Bool                fpScaler;
 450     int                 fpWidth;
 451     int                 fpHeight;
 452     CARD32              fpSyncs;
 453     Bool                usePanelTweak;
 454     int                 PanelTweak;
 455     Bool                LVDS;
 456
 457     Bool                LockedUp;
 458
 459     CARD32              currentRop;
 460
 461     Bool                WaitVSyncPossible;
 462     Bool                BlendingPossible;
 463     DRIInfoPtr          pDRIInfo;
 464     drmVersionPtr       pLibDRMVersion;
 465     drmVersionPtr       pKernelDRMVersion;
 466
 467         Bool randr12_enable;
 468         Bool kms_enable;
 469
 470         I2CBusPtr           pI2CBus[MAX_NUM_DCB_ENTRIES];
 471         struct nouveau_encoder *encoders;
 472
 473 #ifdef XF86DRM_MODE
 474         void *drmmode; /* for KMS */
 475 #endif
 476
 477         struct {
 478                 int entries;
 479                 struct dcb_entry entry[MAX_NUM_DCB_ENTRIES];
 480                 unsigned char i2c_read[MAX_NUM_DCB_ENTRIES];
 481                 unsigned char i2c_write[MAX_NUM_DCB_ENTRIES];
 482         } dcb_table;
 483
 484         nouveauCrtcPtr crtc[2];
 485         nouveauOutputPtr output; /* this a linked list. */
 486         /* Assume a connector can exist for each i2c bus. */
 487         nouveauConnectorPtr connector[MAX_NUM_DCB_ENTRIES];
 488
 489         struct {
 490                 ORNum dac;
 491                 ORNum sor;
 492         } i2cMap[4];
 493         struct {
 494                 Bool  present;
 495                 ORNum or;
 496         } lvds;
 497
 498         /* DRM interface */
 499         struct nouveau_device *dev;
 500
 501         /* GPU context */
 502         struct nouveau_channel *chan;
 503         struct nouveau_notifier *notify0;
 504         struct nouveau_grobj *NvNull;
 505         struct nouveau_grobj *NvContextSurfaces;
 506         struct nouveau_grobj *NvContextBeta1;
 507         struct nouveau_grobj *NvContextBeta4;
 508         struct nouveau_grobj *NvImagePattern;
 509         struct nouveau_grobj *NvRop;
 510         struct nouveau_grobj *NvRectangle;
 511         struct nouveau_grobj *NvImageBlit;
 512         struct nouveau_grobj *NvScaledImage;
 513         struct nouveau_grobj *NvClipRectangle;
 514         struct nouveau_grobj *NvMemFormat;
 515         struct nouveau_grobj *NvImageFromCpu;
 516         struct nouveau_grobj *Nv2D;
 517         struct nouveau_grobj *Nv3D;
 518         struct nouveau_bo *tesla_scratch;
 519         struct nouveau_bo *shader_mem;
 520         struct nouveau_bo *xv_filtertable_mem;
 521 } NVRec;
 522
 523 #define NVPTR(p) ((NVPtr)((p)->driverPrivate))
 524
 525 #define NVShowHideCursor(pScrn, show) nv_show_cursor(NVPTR(pScrn), NVPTR(pScrn)->cur_head, show)
 526
 527 #define nvReadCurVGA(pNv, reg) NVReadVgaCrtc(pNv, pNv->cur_head, reg)
 528 #define nvWriteCurVGA(pNv, reg, val) NVWriteVgaCrtc(pNv, pNv->cur_head, reg, val)
 529
 530 #define nvReadCurRAMDAC(pNv, reg) NVReadRAMDAC(pNv, pNv->cur_head, reg)
 531 #define nvWriteCurRAMDAC(pNv, reg, val) NVWriteRAMDAC(pNv, pNv->cur_head, reg, val)
 532
 533 #define nvReadCurCRTC(pNv, reg) NVReadCRTC(pNv, pNv->cur_head, reg)
 534 #define nvWriteCurCRTC(pNv, reg, val) NVWriteCRTC(pNv, pNv->cur_head, reg, val)
 535
 536 #define nvReadFB(pNv, reg) DDXMMIOW("nvReadFB: reg %08x val %08x\n", reg, (uint32_t)MMIO_IN32(pNv->REGS, reg))
 537 #define nvWriteFB(pNv, reg, val) MMIO_OUT32(pNv->REGS, reg, DDXMMIOW("nvWriteFB: reg %08x val %08x\n", reg, val))
 538
 539 #define nvReadGRAPH(pNv, reg) DDXMMIOW("nvReadGRAPH: reg %08x val %08x\n", reg, (uint32_t)MMIO_IN32(pNv->REGS, reg))
 540 #define nvWriteGRAPH(pNv, reg, val) MMIO_OUT32(pNv->REGS, reg, DDXMMIOW("nvWriteGRAPH: reg %08x val %08x\n", reg, val))
 541
 542 #define nvReadMC(pNv, reg) DDXMMIOW("nvReadMC: reg %08x val %08x\n", reg, (uint32_t)MMIO_IN32(pNv->REGS, reg))
 543 #define nvWriteMC(pNv, reg, val) MMIO_OUT32(pNv->REGS, reg, DDXMMIOW("nvWriteMC: reg %08x val %08x\n", reg, val))
 544
 545 #define nvReadME(pNv, reg) DDXMMIOW("nvReadME: reg %08x val %08x\n", reg, (uint32_t)MMIO_IN32(pNv->REGS, reg))
 546 #define nvWriteME(pNv, reg, val) MMIO_OUT32(pNv->REGS, reg, DDXMMIOW("nvWriteME: reg %08x val %08x\n", reg, val))
 547
 548 #define nvReadEXTDEV(pNv, reg) DDXMMIOW("nvReadEXTDEV: reg %08x val %08x\n", reg, (uint32_t)MMIO_IN32(pNv->REGS, reg))
 549 #define nvWriteEXTDEV(pNv, reg, val) MMIO_OUT32(pNv->REGS, reg, DDXMMIOW("nvWriteEXTDEV: reg %08x val %08x\n", reg, val))
 550
 551 #define nvReadTIMER(pNv, reg) DDXMMIOW("nvReadTIMER: reg %08x val %08x\n", reg, (uint32_t)MMIO_IN32(pNv->REGS, reg))
 552 #define nvWriteTIMER(pNv, reg, val) MMIO_OUT32(pNv->REGS, reg, DDXMMIOW("nvWriteTIMER: reg %08x val %08x\n", reg, val))
 553
 554 #define nvReadVIDEO(pNv, reg) DDXMMIOW("nvReadVIDEO: reg %08x val %08x\n", reg, (uint32_t)MMIO_IN32(pNv->REGS, reg))
 555 #define nvWriteVIDEO(pNv, reg, val) MMIO_OUT32(pNv->REGS, reg, DDXMMIOW("nvWriteVIDEO: reg %08x val %08x\n", reg, val))
 556
 557 typedef struct _NVPortPrivRec {
 558         short           brightness;
 559         short           contrast;
 560         short           saturation;
 561         short           hue;
 562         RegionRec       clip;
 563         CARD32          colorKey;
 564         Bool            autopaintColorKey;
 565         Bool            doubleBuffer;
 566         CARD32          videoStatus;
 567         int             currentBuffer;
 568         Time            videoTime;
 569         int             overlayCRTC;
 570         Bool            grabbedByV4L;
 571         Bool            iturbt_709;
 572         Bool            blitter;
 573         Bool            texture;
 574         Bool            bicubic; /* only for texture adapter */
 575         Bool            SyncToVBlank;
 576         struct nouveau_bo *video_mem;
 577         int             pitch;
 578         int             offset;
 579         struct nouveau_bo *TT_mem_chunk[2];
 580         int             currentHostBuffer;
 581         struct nouveau_notifier *DMANotifier[2];
 582 } NVPortPrivRec, *NVPortPrivPtr;
 583
 584 #define GET_OVERLAY_PRIVATE(pNv) \
 585             (NVPortPrivPtr)((pNv)->overlayAdaptor->pPortPrivates[0].ptr)
 586
 587 #define GET_BLIT_PRIVATE(pNv) \
 588             (NVPortPrivPtr)((pNv)->blitAdaptor->pPortPrivates[0].ptr)
 589
 590 #define OFF_TIMER       0x01
 591 #define FREE_TIMER      0x02
 592 #define CLIENT_VIDEO_ON 0x04
 593 #define OFF_DELAY       500  /* milliseconds */
 594 #define FREE_DELAY      5000
 595
 596 #define TIMER_MASK      (OFF_TIMER | FREE_TIMER)
 597
 598 #endif /* __NV_STRUCT_H__ */