git.oblomov.eu Git - nouveau/blob - src/nv_bios.c

   1 /*
   2  * Copyright 2005-2006 Erik Waling
   3  * Copyright 2006 Stephane Marchesin
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining a
   6  * copy of this software and associated documentation files (the "Software"),
   7  * to deal in the Software without restriction, including without limitation
   8  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   9  * and/or sell copies of the Software, and to permit persons to whom the
  10  * Software is furnished to do so, subject to the following conditions:
  11  *
  12  * The above copyright notice and this permission notice shall be included in
  13  * all copies or substantial portions of the Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  18  * THE AUTHORS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  19  * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  20  * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  21  * SOFTWARE.
  22  */
  23
  24 #include "nv_include.h"
  25 #include "nvreg.h"
  26 #include <byteswap.h>
  27
  28 /* FIXME: put these somewhere */
  29 #define CRTC_INDEX_COLOR 0x3d4
  30 #define NV_VGA_CRTCX_OWNER_HEADA 0x0
  31 #define NV_VGA_CRTCX_OWNER_HEADB 0x3
  32 #define NV_PBUS_PCI_NV_19       0x0000184C
  33 #define NV_PRAMIN_ROM_OFFSET 0x00700000
  34
  35 #define DEBUGLEVEL 6
  36
  37 /* TODO:
  38  *       * PLL algorithms.
  39  */
  40
  41 static int crtchead = 0;
  42
  43 typedef struct {
  44         Bool execute;
  45         Bool repeat;
  46 } init_exec_t;
  47
  48 static uint16_t le16_to_cpu(const uint16_t x)
  49 {
  50 #if X_BYTE_ORDER == X_BIG_ENDIAN
  51         return bswap_16(x);
  52 #else
  53         return x;
  54 #endif
  55 }
  56
  57 static uint32_t le32_to_cpu(const uint32_t x)
  58 {
  59 #if X_BYTE_ORDER == X_BIG_ENDIAN
  60         return bswap_32(x);
  61 #else
  62         return x;
  63 #endif
  64 }
  65
  66 static Bool nv_cksum(const uint8_t *data, unsigned int length)
  67 {
  68         /* there's a few checksums in the BIOS, so here's a generic checking function */
  69         int i;
  70         uint8_t sum = 0;
  71
  72         for (i = 0; i < length; i++)
  73                 sum += data[i];
  74
  75         if (sum)
  76                 return TRUE;
  77
  78         return FALSE;
  79 }
  80
  81 static int NVValidVBIOS(ScrnInfoPtr pScrn, const uint8_t *data)
  82 {
  83         /* check for BIOS signature */
  84         if (!(data[0] == 0x55 && data[1] == 0xAA)) {
  85                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
  86                            "... BIOS signature not found\n");
  87                 return 0;
  88         }
  89
  90         if (nv_cksum(data, data[2] * 512)) {
  91                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
  92                            "... BIOS checksum invalid\n");
  93                 /* probably ought to set a do_not_execute flag for table parsing here,
  94                  * assuming most BIOSen are valid */
  95                 return 1;
  96         } else
  97                 xf86DrvMsg(pScrn->scrnIndex, X_INFO, "... appears to be valid\n");
  98
  99         return 2;
 100 }
 101
 102 static void NVShadowVBIOS_PROM(ScrnInfoPtr pScrn, uint8_t *data)
 103 {
 104         NVPtr pNv = NVPTR(pScrn);
 105         int i;
 106
 107         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 108                    "Attempting to locate BIOS image in PROM\n");
 109
 110         /* enable ROM access */
 111         nvWriteMC(pNv, 0x1850, 0x0);
 112         for (i = 0; i < NV_PROM_SIZE; i++) {
 113                 /* according to nvclock, we need that to work around a 6600GT/6800LE bug */
 114                 data[i] = pNv->PROM[i];
 115                 data[i] = pNv->PROM[i];
 116                 data[i] = pNv->PROM[i];
 117                 data[i] = pNv->PROM[i];
 118                 data[i] = pNv->PROM[i];
 119         }
 120         /* disable ROM access */
 121         nvWriteMC(pNv, 0x1850, 0x1);
 122 }
 123
 124 static void NVShadowVBIOS_PRAMIN(ScrnInfoPtr pScrn, uint32_t *data)
 125 {
 126         NVPtr pNv = NVPTR(pScrn);
 127         const uint32_t *pramin = (uint32_t *)&pNv->REGS[NV_PRAMIN_ROM_OFFSET/4];
 128         uint32_t old_bar0_pramin = 0;
 129
 130         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 131                    "Attempting to locate BIOS image in PRAMIN\n");
 132
 133         if (pNv->Architecture >= NV_ARCH_50) {
 134                 uint32_t vbios_vram;
 135
 136                 vbios_vram = (pNv->REGS[0x619f04/4] & ~0xff) << 8;
 137                 if (!vbios_vram) {
 138                         vbios_vram = pNv->REGS[0x1700/4] << 16;
 139                         vbios_vram += 0xf0000;
 140                 }
 141
 142                 old_bar0_pramin = pNv->REGS[0x1700/4];
 143                 pNv->REGS[0x1700/4] = vbios_vram >> 16;
 144         }
 145
 146         memcpy(data, pramin, NV_PROM_SIZE);
 147
 148         if (pNv->Architecture >= NV_ARCH_50) {
 149                 pNv->REGS[0x1700/4] = old_bar0_pramin;
 150         }
 151 }
 152
 153 static Bool NVShadowVBIOS(ScrnInfoPtr pScrn, uint8_t *data)
 154 {
 155         NVShadowVBIOS_PROM(pScrn, data);
 156         if (NVValidVBIOS(pScrn, data) == 2)
 157                 return TRUE;
 158
 159         NVShadowVBIOS_PRAMIN(pScrn, (uint32_t *)data);
 160         if (NVValidVBIOS(pScrn, data))
 161                 return TRUE;
 162
 163         return FALSE;
 164 }
 165
 166 typedef struct {
 167         char* name;
 168         uint8_t id;
 169         int length;
 170         int length_offset;
 171         int length_multiplier;
 172         Bool (*handler)(ScrnInfoPtr pScrn, bios_t *, uint16_t, init_exec_t *);
 173 } init_tbl_entry_t;
 174
 175 typedef struct {
 176         uint8_t id[2];
 177         uint16_t length;
 178         uint16_t offset;
 179 } bit_entry_t;
 180
 181 static void parse_init_table(ScrnInfoPtr pScrn, bios_t *bios, unsigned int offset, init_exec_t *iexec);
 182
 183 #define MACRO_INDEX_SIZE        2
 184 #define MACRO_SIZE              8
 185 #define CONDITION_SIZE          12
 186 #define IO_FLAG_CONDITION_SIZE  9
 187
 188 void still_alive()
 189 {
 190         sync();
 191 //      usleep(200000);
 192 }
 193
 194 static int nv_valid_reg(uint32_t reg)
 195 {
 196         #define WITHIN(x,y,z) ((x>=y)&&(x<y+z))
 197         if (WITHIN(reg,NV_PRAMIN_OFFSET,NV_PRAMIN_SIZE))
 198                 return 1;
 199         if (WITHIN(reg,NV_PCRTC0_OFFSET,NV_PCRTC0_SIZE))
 200                 return 1;
 201         if (WITHIN(reg,NV_PRAMDAC0_OFFSET,NV_PRAMDAC0_SIZE))
 202                 return 1;
 203         if (WITHIN(reg,NV_PFB_OFFSET,NV_PFB_SIZE))
 204                 return 1;
 205         if (WITHIN(reg,NV_PFIFO_OFFSET,NV_PFIFO_SIZE))
 206                 return 1;
 207         if (WITHIN(reg,NV_PGRAPH_OFFSET,NV_PGRAPH_SIZE))
 208                 return 1;
 209         if (WITHIN(reg,NV_PEXTDEV_OFFSET,NV_PEXTDEV_SIZE))
 210                 return 1;
 211         if (WITHIN(reg,NV_PTIMER_OFFSET,NV_PTIMER_SIZE))
 212                 return 1;
 213         if (WITHIN(reg,NV_PVIDEO_OFFSET,NV_PVIDEO_SIZE))
 214                 return 1;
 215         if (WITHIN(reg,NV_PMC_OFFSET,NV_PMC_SIZE))
 216                 return 1;
 217         if (WITHIN(reg,NV_FIFO_OFFSET,NV_FIFO_SIZE))
 218                 return 1;
 219         if (WITHIN(reg,NV_PCIO0_OFFSET,NV_PCIO0_SIZE))
 220                 return 1;
 221         if (WITHIN(reg,NV_PDIO0_OFFSET,NV_PDIO0_SIZE))
 222                 return 1;
 223         if (WITHIN(reg,NV_PVIO_OFFSET,NV_PVIO_SIZE))
 224                 return 1;
 225         if (WITHIN(reg,NV_PROM_OFFSET,NV_PROM_SIZE))
 226                 return 1;
 227         if (WITHIN(reg,NV_PRAMIN_ROM_OFFSET,NV_PROM_SIZE))
 228                 return 1;
 229         #undef WITHIN
 230         return 0;
 231 }
 232
 233 static void nv32_rd(ScrnInfoPtr pScrn, uint32_t reg, uint32_t *data)
 234 {
 235         NVPtr pNv = NVPTR(pScrn);
 236
 237         if (!nv_valid_reg(reg)) {
 238                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 239                            "========= unknown reg 0x%08X ==========\n", reg);
 240                 return;
 241         }
 242         *data = pNv->REGS[reg/4];
 243         if (DEBUGLEVEL >= 6)
 244                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 245                            "    Read:  Reg: 0x%08X, Data: 0x%08X\n", reg, *data);
 246 }
 247
 248 static int nv32_wr(ScrnInfoPtr pScrn, uint32_t reg, uint32_t data)
 249 {
 250         NVPtr pNv = NVPTR(pScrn);
 251         if (DEBUGLEVEL >= 8) {
 252                 uint32_t tmp;
 253                 nv32_rd(pScrn, reg, &tmp);
 254         }
 255         if (DEBUGLEVEL >= 6)
 256                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 257                            "    Write: Reg: 0x%08X, Data: 0x%08X\n", reg, data);
 258         if (!nv_valid_reg(reg)) {
 259                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 260                            "========= unknown reg 0x%08X ==========\n", reg);
 261                 return 0;
 262         }
 263
 264         if (pNv->VBIOS.execute) {
 265                 still_alive();
 266                 NVPtr pNv = NVPTR(pScrn);
 267                 pNv->REGS[reg/4] = data;
 268         }
 269
 270         return 1;
 271 }
 272
 273 static void nv_port_rd(ScrnInfoPtr pScrn, uint16_t port, uint8_t index, uint8_t *data)
 274 {
 275         NVPtr pNv = NVPTR(pScrn);
 276         volatile uint8_t *ptr = crtchead ? pNv->PCIO1 : pNv->PCIO0;
 277
 278         VGA_WR08(ptr, port, index);
 279         *data = VGA_RD08(ptr, port + 1);
 280
 281         if (DEBUGLEVEL >= 6)
 282                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 283                            "    Indexed read:  Port: 0x%04X, Index: 0x%02X, Head: 0x%02X, Data: 0x%02X\n",
 284                            port, index, crtchead, *data);
 285 }
 286
 287 static void nv_port_wr(ScrnInfoPtr pScrn, uint16_t port, uint8_t index, uint8_t data)
 288 {
 289         NVPtr pNv = NVPTR(pScrn);
 290         volatile uint8_t *ptr;
 291
 292         /* The current head is maintained in a file scope variable crtchead.
 293          * We trap changes to CRTCX_OWNER and update the head variable
 294          * and hence the register set written.
 295          * As CRTCX_OWNER only exists on CRTC0, we update crtchead to head0
 296          * in advance of the write, and to head1 after the write
 297          */
 298         if (port == CRTC_INDEX_COLOR && index == NV_VGA_CRTCX_OWNER && data != NV_VGA_CRTCX_OWNER_HEADB)
 299                 crtchead = 0;
 300         ptr = crtchead ? pNv->PCIO1 : pNv->PCIO0;
 301
 302         if (DEBUGLEVEL >= 8) {
 303                 uint8_t tmp;
 304                 nv_port_rd(pScrn, port, index, &tmp);
 305         }
 306         if (DEBUGLEVEL >= 6)
 307                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 308                            "    Indexed write: Port: 0x%04X, Index: 0x%02X, Head: 0x%02X, Data: 0x%02X\n",
 309                            port, index, crtchead, data);
 310
 311         if (pNv->VBIOS.execute) {
 312                 still_alive();
 313                 VGA_WR08(ptr, port, index);
 314                 VGA_WR08(ptr, port + 1, data);
 315         }
 316
 317         if (port == CRTC_INDEX_COLOR && index == NV_VGA_CRTCX_OWNER && data == NV_VGA_CRTCX_OWNER_HEADB)
 318                 crtchead = 1;
 319 }
 320
 321 static Bool io_flag_condition(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, uint8_t cond)
 322 {
 323         /* The IO flag condition entry has 2 bytes for the CRTC port; 1 byte
 324          * for the CRTC index; 1 byte for the mask to apply to the value
 325          * retrieved from the CRTC; 1 byte for the shift right to apply to the
 326          * masked CRTC value; 2 bytes for the offset to the flag array, to
 327          * which the shifted value is added; 1 byte for the mask applied to the
 328          * value read from the flag array; and 1 byte for the value to compare
 329          * against the masked byte from the flag table.
 330          */
 331
 332         uint16_t condptr = bios->io_flag_condition_tbl_ptr + cond * IO_FLAG_CONDITION_SIZE;
 333         uint16_t crtcport = le16_to_cpu(*((uint16_t *)(&bios->data[condptr])));
 334         uint8_t crtcindex = bios->data[condptr + 2];
 335         uint8_t mask = bios->data[condptr + 3];
 336         uint8_t shift = bios->data[condptr + 4];
 337         uint16_t flagarray = le16_to_cpu(*((uint16_t *)(&bios->data[condptr + 5])));
 338         uint8_t flagarraymask = bios->data[condptr + 7];
 339         uint8_t cmpval = bios->data[condptr + 8];
 340         uint8_t data;
 341
 342         if (DEBUGLEVEL >= 6)
 343                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 344                            "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, Shift: 0x%02X, FlagArray: 0x%04X, FAMask: 0x%02X, Cmpval: 0x%02X\n",
 345                            offset, crtcport, crtcindex, mask, shift, flagarray, flagarraymask, cmpval);
 346
 347         nv_port_rd(pScrn, crtcport, crtcindex, &data);
 348
 349         data = bios->data[flagarray + ((data & mask) >> shift)];
 350         data &= flagarraymask;
 351
 352         if (DEBUGLEVEL >= 6)
 353                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 354                            "0x%04X: Checking if 0x%02X equals 0x%02X\n",
 355                            offset, data, cmpval);
 356
 357         if (data == cmpval)
 358                 return TRUE;
 359
 360         return FALSE;
 361 }
 362
 363 static Bool init_prog(ScrnInfoPtr pScrn, bios_t *bios, CARD16 offset, init_exec_t *iexec)
 364 {
 365         /* INIT_PROG   opcode: 0x31
 366          *
 367          * offset      (8  bit): opcode
 368          * offset + 1  (32 bit): reg
 369          * offset + 5  (32 bit): and mask
 370          * offset + 9  (8  bit): shift right
 371          * offset + 10 (8  bit): number of configurations
 372          * offset + 11 (32 bit): register
 373          * offset + 15 (32 bit): configuration 1
 374          * ...
 375          *
 376          * Starting at offset + 15 there are "number of configurations"
 377          * 32 bit values. To find out which configuration value to use
 378          * read "CRTC reg" on the CRTC controller with index "CRTC index"
 379          * and bitwise AND this value with "and mask" and then bit shift the
 380          * result "shift right" bits to the right.
 381          * Assign "register" with appropriate configuration value.
 382          */
 383
 384         CARD32 reg = *((CARD32 *) (&bios->data[offset + 1]));
 385         CARD32 and = *((CARD32 *) (&bios->data[offset + 5]));
 386         CARD8 shiftr = *((CARD8 *) (&bios->data[offset + 9]));
 387         CARD8 nr = *((CARD8 *) (&bios->data[offset + 10]));
 388         CARD32 reg2 = *((CARD32 *) (&bios->data[offset + 11]));
 389         CARD8 configuration;
 390         CARD32 configval, tmp;
 391
 392         if (iexec->execute) {
 393                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,  "0x%04X: REG: 0x%04X\n", offset,
 394                                 reg);
 395
 396                 nv32_rd(pScrn, reg, &tmp);
 397                 configuration = (tmp & and) >> shiftr;
 398
 399                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,  "0x%04X: CONFIGURATION TO USE: 0x%02X\n",
 400                                 offset, configuration);
 401
 402                 if (configuration <= nr) {
 403
 404                         configval =
 405                                 *((CARD32 *) (&bios->data[offset + 15 + configuration * 4]));
 406
 407                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,  "0x%04X: REG: 0x%08X, VALUE: 0x%08X\n", offset,
 408                                         reg2, configval);
 409
 410                         nv32_rd(pScrn, reg2, &tmp);
 411                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,  "0x%04X: CURRENT VALUE IS: 0x%08X\n",
 412                                 offset, tmp);
 413                         nv32_wr(pScrn, reg2, configval);
 414                 }
 415         }
 416         return TRUE;
 417 }
 418
 419 static Bool init_io_restrict_prog(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
 420 {
 421         /* INIT_IO_RESTRICT_PROG   opcode: 0x32 ('2')
 422          *
 423          * offset      (8  bit): opcode
 424          * offset + 1  (16 bit): CRTC port
 425          * offset + 3  (8  bit): CRTC index
 426          * offset + 4  (8  bit): mask
 427          * offset + 5  (8  bit): shift
 428          * offset + 6  (8  bit): count
 429          * offset + 7  (32 bit): register
 430          * offset + 11 (32 bit): configuration 1
 431          * ...
 432          *
 433          * Starting at offset + 11 there are "count" 32 bit values.
 434          * To find out which value to use read index "CRTC index" on "CRTC port",
 435          * AND this value with "mask" and then bit shift right "shift" bits.
 436          * Read the appropriate value using this index and write to "register"
 437          */
 438
 439         uint16_t crtcport = le16_to_cpu(*((uint16_t *)(&bios->data[offset + 1])));
 440         uint8_t crtcindex = bios->data[offset + 3];
 441         uint8_t mask = bios->data[offset + 4];
 442         uint8_t shift = bios->data[offset + 5];
 443         uint8_t count = bios->data[offset + 6];
 444         uint32_t reg = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 7])));
 445         uint8_t config;
 446         uint32_t configval;
 447
 448         if (!iexec->execute)
 449                 return TRUE;
 450
 451         if (DEBUGLEVEL >= 6)
 452                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 453                            "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, Shift: 0x%02X, Count: 0x%02X, Reg: 0x%08X\n",
 454                            offset, crtcport, crtcindex, mask, shift, count, reg);
 455
 456         nv_port_rd(pScrn, crtcport, crtcindex, &config);
 457         config = (config & mask) >> shift;
 458         if (config > count) {
 459                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 460                            "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
 461                            offset, config, count);
 462                 return FALSE;
 463         }
 464
 465         configval = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 11 + config * 4])));
 466
 467         if (DEBUGLEVEL >= 6)
 468                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 469                            "0x%04X: Writing config %02X\n", offset, config);
 470
 471         nv32_wr(pScrn, reg, configval);
 472
 473         return TRUE;
 474 }
 475
 476 static Bool init_repeat(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
 477 {
 478         /* INIT_REPEAT   opcode: 0x33 ('3')
 479          *
 480          * offset      (8 bit): opcode
 481          * offset + 1  (8 bit): count
 482          *
 483          * Execute script following this opcode up to INIT_REPEAT_END
 484          * "count" times
 485          */
 486
 487         uint8_t count = bios->data[offset + 1];
 488         uint8_t i;
 489
 490         /* no iexec->execute check by design */
 491
 492         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 493                    "0x%04X: REPEATING FOLLOWING SEGMENT %d TIMES.\n",
 494                    offset, count);
 495
 496         iexec->repeat = TRUE;
 497
 498         /* count - 1, as the script block will execute once when we leave this
 499          * opcode -- this is compatible with bios behaviour as:
 500          * a) the block is always executed at least once, even if count == 0
 501          * b) the bios interpreter skips to the op following INIT_END_REPEAT,
 502          * while we don't
 503          */
 504         for (i = 0; i < count - 1; i++)
 505                 parse_init_table(pScrn, bios, offset + 2, iexec);
 506
 507         iexec->repeat = FALSE;
 508
 509         return TRUE;
 510 }
 511
 512 static Bool init_io_restrict_pll(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
 513 {
 514         /* INIT_IO_RESTRICT_PLL   opcode: 0x34 ('4')
 515          *
 516          * offset      (8  bit): opcode
 517          * offset + 1  (16 bit): CRTC port
 518          * offset + 3  (8  bit): CRTC index
 519          * offset + 4  (8  bit): mask
 520          * offset + 5  (8  bit): shift
 521          * offset + 6  (8  bit): IO flag condition index
 522          * offset + 7  (8  bit): count
 523          * offset + 8  (32 bit): register
 524          * offset + 12 (16 bit): frequency 1
 525          * ...
 526          *
 527          * Starting at offset + 12 there are "count" 16 bit frequencies (10kHz).
 528          * Set PLL register "register" to coefficients for frequency n,
 529          * selected by reading index "CRTC index" of "CRTC port" ANDed with
 530          * "mask" and shifted right by "shift". If "IO flag condition index" > 0,
 531          * and condition met, double frequency before setting it.
 532          */
 533
 534         uint16_t crtcport = le16_to_cpu(*((uint16_t *)(&bios->data[offset + 1])));
 535         uint8_t crtcindex = bios->data[offset + 3];
 536         uint8_t mask = bios->data[offset + 4];
 537         uint8_t shift = bios->data[offset + 5];
 538         int8_t io_flag_condition_idx = bios->data[offset + 6];
 539         uint8_t count = bios->data[offset + 7];
 540         uint32_t reg = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 8])));
 541         uint8_t config;
 542         uint16_t freq;
 543
 544         if (!iexec->execute)
 545                 return TRUE;
 546
 547         if (DEBUGLEVEL >= 6)
 548                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 549                            "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, Shift: 0x%02X, IO Flag Condition: 0x%02X, Count: 0x%02X, Reg: 0x%08X\n",
 550                            offset, crtcport, crtcindex, mask, shift, io_flag_condition_idx, count, reg);
 551
 552         nv_port_rd(pScrn, crtcport, crtcindex, &config);
 553         config = (config & mask) >> shift;
 554         if (config > count) {
 555                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 556                            "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
 557                            offset, config, count);
 558                 return FALSE;
 559         }
 560
 561         freq = le16_to_cpu(*((uint16_t *)(&bios->data[offset + 12 + config * 2])));
 562
 563         if (io_flag_condition_idx > 0) {
 564                 if (io_flag_condition(pScrn, bios, offset, io_flag_condition_idx)) {
 565                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 566                                    "0x%04X: CONDITION FULFILLED - FREQ DOUBLED\n", offset);
 567                         freq *= 2;
 568                 } else
 569                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 570                                    "0x%04X: CONDITION IS NOT FULFILLED. FREQ UNCHANGED\n", offset);
 571         }
 572
 573         if (DEBUGLEVEL >= 6)
 574                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 575                            "0x%04X: Reg: 0x%08X, Config: 0x%02X, Freq: %d0kHz\n",
 576                            offset, reg, config, freq);
 577
 578         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "0x%04X: [ NOT YET IMPLEMENTED ]\n", offset);
 579
 580 #if 0
 581         switch (reg) {
 582         case 0x00004004:
 583                 configval = 0x01014E07;
 584                 break;
 585         case 0x00004024:
 586                 configval = 0x13030E02;
 587                 break;
 588         }
 589 #endif
 590         return TRUE;
 591 }
 592
 593 static Bool init_end_repeat(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
 594 {
 595         /* INIT_END_REPEAT   opcode: 0x36 ('6')
 596          *
 597          * offset      (8 bit): opcode
 598          *
 599          * Marks the end of the block for INIT_REPEAT to repeat
 600          */
 601
 602         /* no iexec->execute check by design */
 603
 604         /* iexec->repeat flag necessary to go past INIT_END_REPEAT opcode when
 605          * we're not in repeat mode
 606          */
 607         if (iexec->repeat)
 608                 return FALSE;
 609
 610         return TRUE;
 611 }
 612
 613 static Bool init_copy(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
 614 {
 615         /* INIT_COPY   opcode: 0x37 ('7')
 616          *
 617          * offset      (8  bit): opcode
 618          * offset + 1  (32 bit): register
 619          * offset + 5  (8  bit): shift
 620          * offset + 6  (8  bit): srcmask
 621          * offset + 7  (16 bit): CRTC port
 622          * offset + 9  (8 bit): CRTC index
 623          * offset + 10  (8 bit): mask
 624          *
 625          * Read index "CRTC index" on "CRTC port", AND with "mask", OR with
 626          * (REGVAL("register") >> "shift" & "srcmask") and write-back to CRTC port
 627          */
 628
 629         uint32_t reg = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 1])));
 630         uint8_t shift = bios->data[offset + 5];
 631         uint8_t srcmask = bios->data[offset + 6];
 632         uint16_t crtcport = le16_to_cpu(*((uint16_t *)(&bios->data[offset + 7])));
 633         uint8_t crtcindex = bios->data[offset + 9];
 634         uint8_t mask = bios->data[offset + 10];
 635         uint32_t data;
 636         uint8_t crtcdata;
 637
 638         if (!iexec->execute)
 639                 return TRUE;
 640
 641         if (DEBUGLEVEL >= 6)
 642                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 643                            "0x%04X: Reg: 0x%08X, Shift: 0x%02X, SrcMask: 0x%02X, Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X\n",
 644                            offset, reg, shift, srcmask, crtcport, crtcindex, mask);
 645
 646         nv32_rd(pScrn, reg, &data);
 647
 648         if (shift < 0x80)
 649                 data >>= shift;
 650         else
 651                 data <<= (0x100 - shift);
 652
 653         data &= srcmask;
 654
 655         nv_port_rd(pScrn, crtcport, crtcindex, &crtcdata);
 656         crtcdata = (crtcdata & mask) | (uint8_t)data;
 657         nv_port_wr(pScrn, crtcport, crtcindex, crtcdata);
 658
 659         return TRUE;
 660 }
 661
 662 static Bool init_not(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
 663 {
 664         /* INIT_NOT   opcode: 0x38 ('8')
 665          *
 666          * offset      (8  bit): opcode
 667          *
 668          * Invert the current execute / no-execute condition (i.e. "else")
 669          */
 670         if (iexec->execute)
 671                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 672                            "0x%04X: ------ SKIPPING FOLLOWING COMMANDS  ------\n", offset);
 673         else
 674                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 675                            "0x%04X: ------ EXECUTING FOLLOWING COMMANDS ------\n", offset);
 676
 677         iexec->execute = !iexec->execute;
 678         return TRUE;
 679 }
 680
 681 static Bool init_io_flag_condition(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
 682 {
 683         /* INIT_IO_FLAG_CONDITION   opcode: 0x39 ('9')
 684          *
 685          * offset      (8 bit): opcode
 686          * offset + 1  (8 bit): condition number
 687          *
 688          * Check condition "condition number" in the IO flag condition table.
 689          * If condition not met skip subsequent opcodes until condition
 690          * is inverted (INIT_NOT), or we hit INIT_RESUME
 691          */
 692
 693         uint8_t cond = bios->data[offset + 1];
 694
 695         if (!iexec->execute)
 696                 return TRUE;
 697
 698         if (io_flag_condition(pScrn, bios, offset, cond))
 699                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 700                            "0x%04X: CONDITION FULFILLED - CONTINUING TO EXECUTE\n", offset);
 701         else {
 702                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 703                            "0x%04X: CONDITION IS NOT FULFILLED.\n", offset);
 704                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 705                            "0x%04X: ------ SKIPPING FOLLOWING COMMANDS  ------\n", offset);
 706                 iexec->execute = FALSE;
 707         }
 708
 709         return TRUE;
 710 }
 711
 712 Bool init_idx_addr_latched(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
 713 {
 714         /* INIT_INDEX_ADDRESS_LATCHED   opcode: 0x49 ('I')
 715          *
 716          * offset      (8  bit): opcode
 717          * offset + 1  (32 bit): control register
 718          * offset + 5  (32 bit): data register
 719          * offset + 9  (32 bit): mask
 720          * offset + 13 (32 bit): data
 721          * offset + 17 (8  bit): count
 722          * offset + 18 (8  bit): address 1
 723          * offset + 19 (8  bit): data 1
 724          * ...
 725          *
 726          * For each of "count" address and data pairs, write "data n" to "data register",
 727          * read the current value of "control register", and write it back once ANDed
 728          * with "mask", ORed with "data", and ORed with "address n"
 729          */
 730
 731         uint32_t controlreg = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 1])));
 732         uint32_t datareg = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 5])));
 733         uint32_t mask = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 9])));
 734         uint32_t data = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 13])));
 735         uint8_t count = bios->data[offset + 17];
 736         uint32_t value;
 737         int i;
 738
 739         if (!iexec->execute)
 740                 return TRUE;
 741
 742         if (DEBUGLEVEL >= 6)
 743                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 744                            "0x%04X: ControlReg: 0x%08X, DataReg: 0x%08X, Mask: 0x%08X, Data: 0x%08X, Count: 0x%02X\n",
 745                            offset, controlreg, datareg, mask, data, count);
 746
 747         for (i = 0; i < count; i++) {
 748                 uint8_t instaddress = bios->data[offset + 18 + i * 2];
 749                 uint8_t instdata = bios->data[offset + 19 + i * 2];
 750
 751                 if (DEBUGLEVEL >= 6)
 752                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 753                                    "0x%04X: Address: 0x%02X, Data: 0x%02X\n", offset, instaddress, instdata);
 754
 755                 nv32_wr(pScrn, datareg, instdata);
 756
 757                 nv32_rd(pScrn, controlreg, &value);
 758                 value = (value & mask) | data | instaddress;
 759
 760                 nv32_wr(pScrn, controlreg, value);
 761         }
 762
 763         return TRUE;
 764 }
 765
 766 static Bool init_io_restrict_pll2(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
 767 {
 768         /* INIT_IO_RESTRICT_PLL2   opcode: 0x4A ('J')
 769          *
 770          * offset      (8  bit): opcode
 771          * offset + 1  (16 bit): CRTC port
 772          * offset + 3  (8  bit): CRTC index
 773          * offset + 4  (8  bit): mask
 774          * offset + 5  (8  bit): shift
 775          * offset + 6  (8  bit): count
 776          * offset + 7  (32 bit): register
 777          * offset + 11 (32 bit): frequency 1
 778          * ...
 779          *
 780          * Starting at offset + 11 there are "count" 32 bit frequencies (kHz).
 781          * Set PLL register "register" to coefficients for frequency n,
 782          * selected by reading index "CRTC index" of "CRTC port" ANDed with
 783          * "mask" and shifted right by "shift".
 784          */
 785
 786         uint16_t crtcport = le16_to_cpu(*((uint16_t *)(&bios->data[offset + 1])));
 787         uint8_t crtcindex = bios->data[offset + 3];
 788         uint8_t mask = bios->data[offset + 4];
 789         uint8_t shift = bios->data[offset + 5];
 790         uint8_t count = bios->data[offset + 6];
 791         uint32_t reg = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 7])));
 792         uint8_t config;
 793         uint32_t freq;
 794
 795         if (!iexec->execute)
 796                 return TRUE;
 797
 798         if (DEBUGLEVEL >= 6)
 799                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 800                            "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, Shift: 0x%02X, Count: 0x%02X, Reg: 0x%08X\n",
 801                            offset, crtcport, crtcindex, mask, shift, count, reg);
 802
 803         if (!reg)
 804                 return TRUE;
 805
 806         nv_port_rd(pScrn, crtcport, crtcindex, &config);
 807         config = (config & mask) >> shift;
 808         if (config > count) {
 809                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 810                            "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
 811                            offset, config, count);
 812                 return FALSE;
 813         }
 814
 815         freq = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 11 + config * 4])));
 816
 817         if (DEBUGLEVEL >= 6)
 818                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 819                            "0x%04X: Reg: 0x%08X, Config: 0x%02X, Freq: %dkHz\n",
 820                            offset, reg, config, freq);
 821
 822         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "0x%04X: [ NOT YET IMPLEMENTED ]\n", offset);
 823
 824         return TRUE;
 825 }
 826
 827 static Bool init_pll2(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
 828 {
 829         /* INIT_PLL2   opcode: 0x4B ('K')
 830          *
 831          * offset      (8  bit): opcode
 832          * offset + 1  (32 bit): register
 833          * offset + 5  (32 bit): freq
 834          *
 835          * Set PLL register "register" to coefficients for frequency "freq"
 836          */
 837
 838         uint32_t reg = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 1])));
 839         uint32_t freq = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 5])));
 840
 841         if (!iexec->execute)
 842                 return TRUE;
 843
 844         if (DEBUGLEVEL >= 6)
 845                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 846                            "0x%04X: Reg: 0x%04X, Freq: %dkHz\n",
 847                            offset, reg, freq);
 848
 849         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "0x%04X: [ NOT YET IMPLEMENTED ]\n", offset);
 850
 851         return TRUE;
 852 }
 853
 854 Bool init_50(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
 855 {
 856         /* INIT_50   opcode: 0x50 ('P')
 857          *
 858          * offset      (8 bit): opcode
 859          * offset + 1  (8 bit): magic lookup value
 860          * offset + 2  (8 bit): count
 861          * offset + 3  (8 bit): addr 1
 862          * offset + 4  (8 bit): data 1
 863          * ...
 864          *
 865          * For each of "count" TMDS address and data pairs write "data n" to "addr n"
 866          * "magic lookup value" (mlv) determines which TMDS base address is used:
 867          * For mlv < 80, it is an index into a table of TMDS base addresses
 868          * For mlv == 80 use the "or" value of the dcb_entry indexed by CR58 for CR57 = 0
 869          * to index a table of offsets to the basic 0x6808b0 address
 870          * For mlv == 81 use the "or" value of the dcb_entry indexed by CR58 for CR57 = 0
 871          * to index a table of offsets to the basic 0x6808b0 address, and then flip the offset by 8
 872          */
 873         NVPtr pNv = NVPTR(pScrn);
 874         uint8_t mlv = bios->data[offset + 1];
 875         uint8_t count = bios->data[offset + 2];
 876         uint32_t reg;
 877         int i;
 878
 879         int pramdac_offset[13] = {0, 0, 0x8, 0, 0x2000, 0, 0, 0, 0x2008, 0, 0, 0, 0x2000};
 880         uint32_t pramdac_table[4] = {0x6808b0, 0x6808b8, 0x6828b0, 0x6828b8};
 881
 882         if (!iexec->execute)
 883                 return TRUE;
 884
 885         if (DEBUGLEVEL >= 6)
 886                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 887                            "0x%04X: MagicLookupValue: 0x%02X, Count: 0x%02X\n",
 888                            offset, mlv, count);
 889         if (mlv >= 0x80) {
 890                 /* here we assume that the DCB table has already been parsed */
 891                 uint8_t dcb_entry;
 892                 int dacoffset;
 893                 nv_port_wr(pScrn, CRTC_INDEX_COLOR, 0x57, 0);
 894                 nv_port_rd(pScrn, CRTC_INDEX_COLOR, 0x58, &dcb_entry);
 895                 if (dcb_entry > pNv->dcb_table.entries) {
 896                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 897                                    "0x%04X: CR58 doesn't have a valid DCB entry currently (%02X)\n",
 898                                    offset, dcb_entry);
 899                         return FALSE;
 900                 }
 901                 dacoffset = pramdac_offset[pNv->dcb_table.entry[dcb_entry].or];
 902                 if (mlv == 81)
 903                         dacoffset ^= 8;
 904                 reg = 0x6808b0 + dacoffset;
 905         } else {
 906                 if (mlv > (sizeof(pramdac_table) / sizeof(uint32_t))) {
 907                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 908                                    "0x%04X: Magic Lookup Value too big (%02X)\n", offset, mlv);
 909                         return FALSE;
 910                 }
 911                 reg = pramdac_table[mlv];
 912         }
 913
 914         for (i = 0; i < count; i++) {
 915                 uint8_t tmds_addr = bios->data[offset + 3 + i * 2];
 916                 uint8_t tmds_data = bios->data[offset + 4 + i * 2];
 917
 918                 nv32_wr(pScrn, reg + 4, tmds_data);
 919                 nv32_wr(pScrn, reg, tmds_addr);
 920         }
 921
 922         return TRUE;
 923 }
 924
 925 Bool init_cr_idx_adr_latch(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
 926 {
 927         /* INIT_CR_INDEX_ADDRESS_LATCHED   opcode: 0x51 ('Q')
 928          *
 929          * offset      (8 bit): opcode
 930          * offset + 1  (8 bit): CRTC index1
 931          * offset + 2  (8 bit): CRTC index2
 932          * offset + 3  (8 bit): baseaddr
 933          * offset + 4  (8 bit): count
 934          * offset + 5  (8 bit): data 1
 935          * ...
 936          *
 937          * For each of "count" address and data pairs, write "baseaddr + n" to
 938          * "CRTC index1" and "data n" to "CRTC index2"
 939          * Once complete, restore initial value read from "CRTC index1"
 940          */
 941         uint8_t crtcindex1 = bios->data[offset + 1];
 942         uint8_t crtcindex2 = bios->data[offset + 2];
 943         uint8_t baseaddr = bios->data[offset + 3];
 944         uint8_t count = bios->data[offset + 4];
 945         uint8_t oldaddr, data;
 946         int i;
 947
 948         if (!iexec->execute)
 949                 return TRUE;
 950
 951         if (DEBUGLEVEL >= 6)
 952                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 953                            "0x%04X: Index1: 0x%02X, Index2: 0x%02X, BaseAddr: 0x%02X, Count: 0x%02X\n",
 954                            offset, crtcindex1, crtcindex2, baseaddr, count);
 955
 956         nv_port_rd(pScrn, CRTC_INDEX_COLOR, crtcindex1, &oldaddr);
 957
 958         for (i = 0; i < count; i++) {
 959                 nv_port_wr(pScrn, CRTC_INDEX_COLOR, crtcindex1, baseaddr + i);
 960
 961                 data = bios->data[offset + 5 + i];
 962                 nv_port_wr(pScrn, CRTC_INDEX_COLOR, crtcindex2, data);
 963         }
 964
 965         nv_port_wr(pScrn, CRTC_INDEX_COLOR, crtcindex1, oldaddr);
 966
 967         return TRUE;
 968 }
 969
 970 Bool init_cr(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
 971 {
 972         /* INIT_CR   opcode: 0x52 ('R')
 973          *
 974          * offset      (8  bit): opcode
 975          * offset + 1  (8  bit): CRTC index
 976          * offset + 2  (8  bit): mask
 977          * offset + 3  (8  bit): data
 978          *
 979          * Assign the value of at "CRTC index" ANDed with mask and ORed with data
 980          * back to "CRTC index"
 981          */
 982
 983         uint8_t crtcindex = bios->data[offset + 1];
 984         uint8_t mask = bios->data[offset + 2];
 985         uint8_t data = bios->data[offset + 3];
 986         uint8_t value;
 987
 988         if (!iexec->execute)
 989                 return TRUE;
 990
 991         if (DEBUGLEVEL >= 6)
 992                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
 993                            "0x%04X: Index: 0x%02X, Mask: 0x%02X, Data: 0x%02X\n",
 994                            offset, crtcindex, mask, data);
 995
 996         nv_port_rd(pScrn, CRTC_INDEX_COLOR, crtcindex, &value);
 997
 998         value = (value & mask) | data;
 999
1000         nv_port_wr(pScrn, CRTC_INDEX_COLOR, crtcindex, value);
1001
1002         return TRUE;
1003 }
1004
1005 static Bool init_zm_cr(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1006 {
1007         /* INIT_ZM_CR   opcode: 0x53 ('S')
1008          *
1009          * offset      (8 bit): opcode
1010          * offset + 1  (8 bit): CRTC index
1011          * offset + 2  (8 bit): value
1012          *
1013          * Assign "value" to CRTC register with index "CRTC index".
1014          */
1015
1016         uint8_t crtcindex = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 1])));
1017         uint8_t data = bios->data[offset + 2];
1018
1019         if (!iexec->execute)
1020                 return TRUE;
1021
1022         nv_port_wr(pScrn, CRTC_INDEX_COLOR, crtcindex, data);
1023
1024         return TRUE;
1025 }
1026
1027 static Bool init_zm_cr_group(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1028 {
1029         /* INIT_ZM_CR   opcode: 0x54 ('T')
1030          *
1031          * offset      (8 bit): opcode
1032          * offset + 1  (8 bit): count
1033          * offset + 2  (8 bit): CRTC index 1
1034          * offset + 3  (8 bit): value 1
1035          * ...
1036          *
1037          * For "count", assign "value n" to CRTC register with index "CRTC index n".
1038          */
1039
1040         uint8_t count = bios->data[offset + 1];
1041         int i;
1042
1043         if (!iexec->execute)
1044                 return TRUE;
1045
1046         for (i = 0; i < count; i++)
1047                 init_zm_cr(pScrn, bios, offset + 2 + 2 * i - 1, iexec);
1048
1049         return TRUE;
1050 }
1051
1052 static Bool init_condition_time(ScrnInfoPtr pScrn, bios_t *bios, CARD16 offset, init_exec_t *iexec)
1053 {
1054         /* My BIOS does not use this command. */
1055         xf86DrvMsg(pScrn->scrnIndex, X_INFO,  "0x%04X: [ NOT YET IMPLEMENTED ]\n", offset);
1056
1057         return FALSE;
1058 }
1059
1060 static Bool init_zm_reg_sequence(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1061 {
1062         /* INIT_ZM_REG_SEQUENCE   opcode: 0x58 ('X')
1063          *
1064          * offset      (8  bit): opcode
1065          * offset + 1  (32 bit): base register
1066          * offset + 5  (8  bit): count
1067          * offset + 6  (32 bit): value 1
1068          * ...
1069          *
1070          * Starting at offset + 6 there are "count" 32 bit values.
1071          * For "count" iterations set "base register" + 4 * current_iteration
1072          * to "value current_iteration"
1073          */
1074
1075         uint32_t basereg = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 1])));
1076         uint32_t count = bios->data[offset + 5];
1077         int i;
1078
1079         if (!iexec->execute)
1080                 return TRUE;
1081
1082         if (DEBUGLEVEL >= 6)
1083                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1084                            "0x%04X: BaseReg: 0x%08X, Count: 0x%02X\n",
1085                            offset, basereg, count);
1086
1087         for (i = 0; i < count; i++) {
1088                 uint32_t reg = basereg + i * 4;
1089
1090                 if ((reg & 0xffc) == 0x3c0)
1091                         ErrorF("special case: FIXME\n");
1092                 if ((reg & 0xffc) == 0x3cc)
1093                         ErrorF("special case: FIXME\n");
1094
1095                 uint32_t data = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 6 + i * 4])));
1096
1097                 nv32_wr(pScrn, reg, data);
1098         }
1099
1100         return TRUE;
1101 }
1102
1103 static Bool init_indirect_reg(ScrnInfoPtr pScrn, bios_t *bios, CARD16 offset, init_exec_t *iexec)
1104 {
1105         /* INIT_INDIRECT_REG opcode: 0x5A
1106          *
1107          * offset      (8  bit): opcode
1108          * offset + 1  (32 bit): register
1109          * offset + 5  (16 bit): adress offset (in bios)
1110          *
1111          * Lookup value at offset data in the bios and write it to reg
1112          */
1113         CARD32 reg = *((CARD32 *) (&bios->data[offset + 1]));
1114         CARD16 data = le16_to_cpu(*((CARD16 *) (&bios->data[offset + 5])));
1115         CARD32 data2 = bios->data[data];
1116
1117         if (iexec->execute) {
1118                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1119                                 "0x%04X: REG: 0x%04X, DATA AT: 0x%04X, VALUE IS: 0x%08X\n",
1120                                 offset, reg, data, data2);
1121
1122                 if (DEBUGLEVEL >= 6) {
1123                         CARD32 tmpval;
1124                         nv32_rd(pScrn, reg, &tmpval);
1125                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,  "0x%04X: CURRENT VALUE IS: 0x%08X\n", offset, tmpval);
1126                 }
1127
1128                 nv32_wr(pScrn, reg, data2);
1129         }
1130         return TRUE;
1131 }
1132
1133 static Bool init_sub_direct(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1134 {
1135         /* INIT_SUB_DIRECT   opcode: 0x5B ('[')
1136          *
1137          * offset      (8  bit): opcode
1138          * offset + 1  (16 bit): subroutine offset (in bios)
1139          *
1140          * Calls a subroutine that will execute commands until INIT_DONE
1141          * is found.
1142          */
1143
1144         uint16_t sub_offset = le16_to_cpu(*((uint16_t *) (&bios->data[offset + 1])));
1145
1146         if (!iexec->execute)
1147                 return TRUE;
1148
1149         xf86DrvMsg(pScrn->scrnIndex, X_INFO,  "0x%04X: EXECUTING SUB-ROUTINE AT 0x%04X\n",
1150                         offset, sub_offset);
1151
1152         parse_init_table(pScrn, bios, sub_offset, iexec);
1153
1154         xf86DrvMsg(pScrn->scrnIndex, X_INFO,  "0x%04X: END OF SUB-ROUTINE AT 0x%04X\n",
1155                         offset, sub_offset);
1156
1157         return TRUE;
1158 }
1159
1160 static Bool init_copy_nv_reg(ScrnInfoPtr pScrn, bios_t *bios, CARD16 offset, init_exec_t *iexec)
1161 {
1162         CARD32 srcreg = *((CARD32 *) (&bios->data[offset + 1]));
1163         CARD8 shift = *((CARD8 *) (&bios->data[offset + 5]));
1164         CARD32 and1 = *((CARD32 *) (&bios->data[offset + 6]));
1165         CARD32 xor = *((CARD32 *) (&bios->data[offset + 10]));
1166         CARD32 dstreg = *((CARD32 *) (&bios->data[offset + 14]));
1167         CARD32 and2 = *((CARD32 *) (&bios->data[offset + 18]));
1168         CARD32 srcdata;
1169         CARD32 dstdata;
1170
1171         if (iexec->execute) {
1172                 nv32_rd(pScrn, srcreg, &srcdata);
1173
1174                 if (shift > 0)
1175                         srcdata >>= shift;
1176                 else
1177                         srcdata <<= shift;
1178
1179                 srcdata = (srcdata & and1) ^ xor;
1180
1181                 nv32_rd(pScrn, dstreg, &dstdata);
1182                 dstdata &= and2;
1183
1184                 dstdata |= srcdata;
1185
1186                 CARD32 tmp;
1187                 nv32_rd(pScrn, dstreg, &tmp);
1188
1189                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,  "0x%04X: REG: 0x%08X, VALUE: 0x%08X\n", offset, dstreg,
1190                                 dstdata);
1191
1192                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,  "0x%04X: CURRENT VALUE IS: 0x%08X\n", offset, tmp);
1193
1194                 nv32_wr(pScrn, dstreg, dstdata);
1195         }
1196         return TRUE;
1197 }
1198
1199 static Bool init_zm_index_io(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1200 {
1201         /* INIT_ZM_INDEX_IO   opcode: 0x62 ('b')
1202          *
1203          * offset      (8  bit): opcode
1204          * offset + 1  (16 bit): CRTC port
1205          * offset + 3  (8  bit): CRTC index
1206          * offset + 4  (8  bit): data
1207          *
1208          * Write "data" to index "CRTC index" of "CRTC port"
1209          */
1210         uint16_t crtcport = le16_to_cpu(*((uint16_t *)(&bios->data[offset + 1])));
1211         uint8_t crtcindex = bios->data[offset + 3];
1212         uint8_t data = bios->data[offset + 4];
1213
1214         if (!iexec->execute)
1215                 return TRUE;
1216
1217         nv_port_wr(pScrn, crtcport, crtcindex, data);
1218
1219         return TRUE;
1220 }
1221
1222 static Bool init_compute_mem(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1223 {
1224         /* INIT_COMPUTE_MEM   opcode: 0x63 ('c')
1225          *
1226          * offset      (8 bit): opcode
1227          *
1228          * FIXME
1229          */
1230
1231         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "0x%04X: [ NOT YET IMPLEMENTED ]\n", offset);
1232 #if 0
1233         uint16_t ramcfg = le16_to_cpu(*((uint16_t *)(&bios->data[bios->ram_table_offset])));
1234         uint32_t pfb_debug;
1235         uint32_t strapinfo;
1236         uint32_t ramcfg2;
1237
1238         if (!iexec->execute)
1239                 return TRUE;
1240
1241         nv32_rd(pScrn, 0x00101000, &strapinfo);
1242         nv32_rd(pScrn, 0x00100080, &pfb_debug);
1243
1244         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "STRAPINFO: 0x%08X\n", strapinfo);
1245         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "PFB_DEBUG: 0x%08X\n", pfb_debug);
1246         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "RAM CFG: 0x%04X\n", ramcfg);
1247
1248         pfb_debug &= 0xffffffef;
1249         strapinfo >>= 2;
1250         strapinfo &= 0x0000000f;
1251         ramcfg2 = le16_to_cpu(*((uint16_t *)
1252                         (&bios->data[bios->ram_table_offset + (2 * strapinfo)])));
1253
1254         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "AFTER MANIPULATION\n");
1255         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "STRAPINFO: 0x%08X\n", strapinfo);
1256         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "PFB_DEBUG: 0x%08X\n", pfb_debug);
1257         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "RAM CFG2: 0x%08X\n", ramcfg2);
1258
1259
1260         uint32_t reg1;
1261         uint32_t reg2;
1262
1263         nv32_rd(pScrn, 0x00100200, &reg1);
1264         nv32_rd(pScrn, 0x0010020C, &reg2);
1265
1266         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "0x00100200: 0x%08X\n", reg1);
1267         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "0x0010020C: 0x%08X\n", reg2);
1268 #endif
1269
1270         return TRUE;
1271 }
1272
1273 static Bool init_reset(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1274 {
1275         /* INIT_RESET   opcode: 0x65 ('e')
1276          *
1277          * offset      (8  bit): opcode
1278          * offset + 1  (32 bit): register
1279          * offset + 5  (32 bit): value1
1280          * offset + 9  (32 bit): value2
1281          *
1282          * Assign "value1" to "register", then assign "value2" to "register"
1283          */
1284
1285         uint32_t reg = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 1])));
1286         uint32_t value1 = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 5])));
1287         uint32_t value2 = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 9])));
1288         uint32_t pci_nv_19;
1289
1290         if (!iexec->execute)
1291                 return TRUE;
1292
1293         if (DEBUGLEVEL >= 6)
1294                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1295                            "0x%04X: Reg: 0x%08X, Value1: 0x%08X, Value2: 0x%08X\n",
1296                            offset, reg, value1, value2);
1297
1298         /* it's not clear from my .dmp file, but it seems we should zero out NV_PBUS_PCI_NV_19(0x0000184C) and then restore it */
1299         nv32_rd(pScrn, NV_PBUS_PCI_NV_19, &pci_nv_19);
1300 #if 0
1301         nv32_rd(pScrn, PCICFG(PCICFG_ROMSHADOW), &tmpval);
1302         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "0x%04X: PCICFG_ROMSHADOW: 0x%02X\n", offset, tmpval);
1303 #endif
1304         nv32_wr(pScrn, NV_PBUS_PCI_NV_19, 0);
1305         nv32_wr(pScrn, reg, value1);
1306         nv32_wr(pScrn, reg, value2);
1307         nv32_wr(pScrn, NV_PBUS_PCI_NV_19, pci_nv_19);
1308
1309         /* PCI Config space init needs to be added here. */
1310         /* if (nv32_rd(pScrn, PCICFG(PCICFG_ROMSHADOW), value1)) */
1311         /*     nv32_wr(pScrn, PCICFG(PCICFG_ROMSHADOW), value1 & 0xfffffffe) */
1312
1313         return TRUE;
1314 }
1315
1316 static Bool init_index_io8(ScrnInfoPtr pScrn, bios_t *bios, CARD16 offset, init_exec_t *iexec)
1317 {
1318         /* INIT_INDEX_IO8   opcode: 0x69
1319          *
1320          * offset      (8  bit): opcode
1321          * offset + 1  (16 bit): CRTC reg
1322          * offset + 3  (8  bit): and mask
1323          * offset + 4  (8  bit): or with
1324          *
1325          *
1326          */
1327
1328         NVPtr pNv = NVPTR(pScrn);
1329         volatile CARD8 *ptr = crtchead ? pNv->PCIO1 : pNv->PCIO0;
1330         CARD16 reg = le16_to_cpu(*((CARD16 *)(&bios->data[offset + 1])));
1331         CARD8 and  = *((CARD8 *)(&bios->data[offset + 3]));
1332         CARD8 or = *((CARD8 *)(&bios->data[offset + 4]));
1333         CARD8 data;
1334
1335         if (iexec->execute) {
1336                 data = (VGA_RD08(ptr, reg) & and) | or;
1337
1338                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1339                                 "0x%04X: CRTC REG: 0x%04X, VALUE: 0x%02X\n",
1340                                 offset, reg, data);
1341                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,  "0x%04X: CURRENT VALUE IS: 0x%02X\n", offset,
1342                                 VGA_RD08(ptr, reg));
1343
1344 #ifdef PERFORM_WRITE
1345                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,  "init_index_io8 crtcreg 0x%X value 0x%X\n",reg,data);
1346                 still_alive();
1347                 VGA_WR08(ptr, reg, data);
1348 #endif
1349         }
1350         return TRUE;
1351 }
1352
1353 static Bool init_sub(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1354 {
1355         /* INIT_SUB   opcode: 0x6B ('k')
1356          *
1357          * offset      (8 bit): opcode
1358          * offset + 1  (8 bit): script number
1359          *
1360          * Execute script number "script number", as a subroutine
1361          */
1362
1363         uint8_t sub = bios->data[offset + 1];
1364
1365         if (!iexec->execute)
1366                 return TRUE;
1367
1368         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1369                    "0x%04X: EXECUTING SUB-SCRIPT %d\n", offset, sub);
1370
1371         parse_init_table(pScrn, bios,
1372                          le16_to_cpu(*((CARD16 *)(&bios->data[bios->init_script_tbls_ptr + sub * 2]))),
1373                          iexec);
1374
1375         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1376                    "0x%04X: END OF SUB-SCRIPT %d\n", offset, sub);
1377
1378         return TRUE;
1379 }
1380
1381 static Bool init_ram_condition(ScrnInfoPtr pScrn, bios_t *bios, CARD16 offset, init_exec_t *iexec)
1382 {
1383         /* INIT_RAM_CONDITION   opcode: 0x6D
1384          *
1385          * offset      (8  bit): opcode
1386          * offset + 1  (8  bit): and mask
1387          * offset + 2  (8  bit): cmpval
1388          *
1389          * Test if (NV_PFB_BOOT & and mask) matches cmpval
1390          */
1391         NVPtr pNv = NVPTR(pScrn);
1392         CARD8 and = *((CARD8 *) (&bios->data[offset + 1]));
1393         CARD8 cmpval = *((CARD8 *) (&bios->data[offset + 2]));
1394         CARD32 data;
1395
1396         if (iexec->execute) {
1397                 data=(pNv->PFB[NV_PFB_BOOT/4])&and;
1398
1399                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1400                                 "0x%04X: CHECKING IF REGVAL: 0x%08X equals COND: 0x%08X\n",
1401                                 offset, data, cmpval);
1402
1403                 if (data == cmpval) {
1404                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1405                                         "0x%04X: CONDITION FULFILLED - CONTINUING TO EXECUTE\n",
1406                                         offset);
1407                 } else {
1408                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,  "0x%04X: CONDITION IS NOT FULFILLED.\n", offset);
1409                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1410                                         "0x%04X: ------ SKIPPING FOLLOWING COMMANDS  ------\n", offset);
1411                         iexec->execute = FALSE;
1412                 }
1413         }
1414         return TRUE;
1415 }
1416
1417 static Bool init_nv_reg(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1418 {
1419         /* INIT_NV_REG   opcode: 0x6E ('n')
1420          *
1421          * offset      (8  bit): opcode
1422          * offset + 1  (32 bit): register
1423          * offset + 5  (32 bit): mask
1424          * offset + 9  (32 bit): data
1425          *
1426          * Assign ((REGVAL("register") & "mask") | "data") to "register"
1427          */
1428
1429         uint32_t reg = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 1])));
1430         uint32_t mask = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 5])));
1431         uint32_t data = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 9])));
1432         uint32_t value;
1433
1434         if (!iexec->execute)
1435                 return TRUE;
1436
1437         if (DEBUGLEVEL >= 6)
1438                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1439                            "0x%04X: Reg: 0x%08X, Mask: 0x%08X, Data: 0x%08X\n",
1440                            offset, reg, mask, data);
1441
1442         nv32_rd(pScrn, reg, &value);
1443
1444         value = (value & mask) | data;
1445
1446         nv32_wr(pScrn, reg, value);
1447
1448         return TRUE;
1449 }
1450
1451 static Bool init_macro(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1452 {
1453         /* INIT_MACRO   opcode: 0x6F ('o')
1454          *
1455          * offset      (8 bit): opcode
1456          * offset + 1  (8 bit): macro number
1457          *
1458          * Look up macro index "macro number" in the macro index table.
1459          * The macro index table entry has 1 byte for the index in the macro table,
1460          * and 1 byte for the number of times to repeat the macro.
1461          * The macro table entry has 4 bytes for the register address and
1462          * 4 bytes for the value to write to that register
1463          */
1464
1465         uint8_t macro_index_tbl_idx = bios->data[offset + 1];
1466         uint16_t tmp = bios->macro_index_tbl_ptr + (macro_index_tbl_idx * MACRO_INDEX_SIZE);
1467         uint8_t macro_tbl_idx = bios->data[tmp];
1468         uint8_t count = bios->data[tmp + 1];
1469         uint32_t reg, data;
1470         int i;
1471
1472         if (!iexec->execute)
1473                 return TRUE;
1474
1475         if (DEBUGLEVEL >= 6)
1476                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1477                            "0x%04X: Macro: 0x%02X, MacroTableIndex: 0x%02X, Count: 0x%02X\n",
1478                            offset, macro_index_tbl_idx, macro_tbl_idx, count);
1479
1480         for (i = 0; i < count; i++) {
1481                 uint16_t macroentryptr = bios->macro_tbl_ptr + (macro_tbl_idx + i) * MACRO_SIZE;
1482
1483                 reg = le32_to_cpu(*((uint32_t *)(&bios->data[macroentryptr])));
1484                 data = le32_to_cpu(*((uint32_t *)(&bios->data[macroentryptr + 4])));
1485
1486                 nv32_wr(pScrn, reg, data);
1487         }
1488
1489         return TRUE;
1490 }
1491
1492 static Bool init_done(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1493 {
1494         /* INIT_DONE   opcode: 0x71 ('q')
1495          *
1496          * offset      (8  bit): opcode
1497          *
1498          * End the current script
1499          */
1500
1501         /* mild retval abuse to stop parsing this table */
1502         return FALSE;
1503 }
1504
1505 static Bool init_resume(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1506 {
1507         /* INIT_RESUME   opcode: 0x72 ('r')
1508          *
1509          * offset      (8  bit): opcode
1510          *
1511          * End the current execute / no-execute condition
1512          */
1513
1514         if (iexec->execute)
1515                 return TRUE;
1516
1517         iexec->execute = TRUE;;
1518         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1519                    "0x%04X: ---- EXECUTING FOLLOWING COMMANDS ----\n", offset);
1520
1521         return TRUE;
1522 }
1523
1524 static Bool init_ram_condition2(ScrnInfoPtr pScrn, bios_t *bios, CARD16 offset, init_exec_t *iexec)
1525 {
1526         /* INIT_RAM_CONDITION2   opcode: 0x73
1527          *
1528          * offset      (8  bit): opcode
1529          * offset + 1  (8  bit): and mask
1530          * offset + 2  (8  bit): cmpval
1531          *
1532          * Test if (NV_EXTDEV_BOOT & and mask) matches cmpval
1533          */
1534         NVPtr pNv = NVPTR(pScrn);
1535         CARD32 and = *((CARD32 *) (&bios->data[offset + 1]));
1536         CARD32 cmpval = *((CARD32 *) (&bios->data[offset + 5]));
1537         CARD32 data;
1538
1539         if (iexec->execute) {
1540                 data=(nvReadEXTDEV(pNv, NV_PEXTDEV_BOOT))&and;
1541
1542                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1543                                 "0x%04X: CHECKING IF REGVAL: 0x%08X equals COND: 0x%08X\n",
1544                                 offset, data, cmpval);
1545
1546                 if (data == cmpval) {
1547                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1548                                         "0x%04X: CONDITION FULFILLED - CONTINUING TO EXECUTE\n",
1549                                         offset);
1550                 } else {
1551                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,  "0x%04X: CONDITION IS NOT FULFILLED.\n", offset);
1552                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1553                                         "0x%04X: ------ SKIPPING FOLLOWING COMMANDS  ------\n", offset);
1554                         iexec->execute = FALSE;
1555                 }
1556         }
1557         return TRUE;
1558 }
1559
1560 static Bool init_time(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1561 {
1562         /* INIT_TIME   opcode: 0x74 ('t')
1563          *
1564          * offset      (8  bit): opcode
1565          * offset + 1  (16 bit): time
1566          *
1567          * Sleep for "time" microseconds.
1568          */
1569
1570         uint16_t time = le16_to_cpu(*((uint16_t *)(&bios->data[offset + 1])));
1571
1572         if (!iexec->execute)
1573                 return TRUE;
1574
1575         if (DEBUGLEVEL >= 6)
1576                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1577                            "0x%04X: Sleeping for 0x%04X microseconds.\n", offset, time);
1578
1579         usleep(time);
1580
1581         return TRUE;
1582 }
1583
1584 static Bool init_condition(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1585 {
1586         /* INIT_CONDITION   opcode: 0x75 ('u')
1587          *
1588          * offset      (8 bit): opcode
1589          * offset + 1  (8 bit): condition number
1590          *
1591          * Check condition "condition number" in the condition table.
1592          * The condition table entry has 4 bytes for the address of the
1593          * register to check, 4 bytes for a mask and 4 for a test value.
1594          * If condition not met skip subsequent opcodes until condition
1595          * is inverted (INIT_NOT), or we hit INIT_RESUME
1596          */
1597
1598         uint8_t cond = bios->data[offset + 1];
1599         uint16_t condptr = bios->condition_tbl_ptr + cond * CONDITION_SIZE;
1600         uint32_t reg = le32_to_cpu(*((uint32_t *)(&bios->data[condptr])));
1601         uint32_t mask = le32_to_cpu(*((uint32_t *)(&bios->data[condptr + 4])));
1602         uint32_t cmpval = le32_to_cpu(*((uint32_t *)(&bios->data[condptr + 8])));
1603         uint32_t data;
1604
1605         if (!iexec->execute)
1606                 return TRUE;
1607
1608         if (DEBUGLEVEL >= 6)
1609                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1610                            "0x%04X: Cond: 0x%02X, Reg: 0x%08X, Mask: 0x%08X, Cmpval: 0x%08X\n",
1611                            offset, cond, reg, mask, cmpval);
1612
1613         nv32_rd(pScrn, reg, &data);
1614         data &= mask;
1615
1616         if (DEBUGLEVEL >= 6)
1617                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1618                            "0x%04X: Checking if 0x%08X equals 0x%08X\n",
1619                            offset, data, cmpval);
1620
1621         if (data == cmpval) {
1622                 if (DEBUGLEVEL >= 6)
1623                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1624                                    "0x%04X: CONDITION FULFILLED - CONTINUING TO EXECUTE\n", offset);
1625         } else {
1626                 if (DEBUGLEVEL >= 6)
1627                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1628                                    "0x%04X: CONDITION IS NOT FULFILLED.\n", offset);
1629                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1630                            "0x%04X: ------ SKIPPING FOLLOWING COMMANDS  ------\n", offset);
1631                 iexec->execute = FALSE;
1632         }
1633
1634         return TRUE;
1635 }
1636
1637 static Bool init_index_io(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1638 {
1639         /* INIT_INDEX_IO   opcode: 0x78 ('x')
1640          *
1641          * offset      (8  bit): opcode
1642          * offset + 1  (16 bit): CRTC port
1643          * offset + 3  (8  bit): CRTC index
1644          * offset + 4  (8  bit): mask
1645          * offset + 5  (8  bit): data
1646          *
1647          * Read value at index "CRTC index" on "CRTC port", AND with "mask", OR with "data", write-back
1648          */
1649
1650         uint16_t crtcport = le16_to_cpu(*((uint16_t *)(&bios->data[offset + 1])));
1651         uint8_t crtcindex = bios->data[offset + 3];
1652         uint8_t mask = bios->data[offset + 4];
1653         uint8_t data = bios->data[offset + 5];
1654         uint8_t value;
1655
1656         if (!iexec->execute)
1657                 return TRUE;
1658
1659         if (DEBUGLEVEL >= 6)
1660                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1661                            "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, Data: 0x%02X\n",
1662                            offset, crtcport, crtcindex, mask, data);
1663
1664         nv_port_rd(pScrn, crtcport, crtcindex, &value);
1665         value = (value & mask) | data;
1666         nv_port_wr(pScrn, crtcport, crtcindex, value);
1667
1668         return TRUE;
1669 }
1670
1671 static Bool init_pll(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1672 {
1673         /* INIT_PLL   opcode: 0x79 ('y')
1674          *
1675          * offset      (8  bit): opcode
1676          * offset + 1  (32 bit): register
1677          * offset + 5  (16 bit): freq
1678          *
1679          * Set PLL register "register" to coefficients for frequency (10kHz) "freq"
1680          */
1681
1682         uint32_t reg = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 1])));
1683         uint16_t freq = le16_to_cpu(*((uint16_t *)(&bios->data[offset + 5])));
1684
1685         if (!iexec->execute)
1686                 return TRUE;
1687
1688         if (DEBUGLEVEL >= 6)
1689                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1690                            "0x%04X: Reg: 0x%04X, Freq: %d0kHz\n",
1691                            offset, reg, freq);
1692
1693         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "0x%04X: [ NOT YET IMPLEMENTED ]\n", offset);
1694
1695 #if 0
1696         switch (reg) {
1697                 case 0x00680508:
1698                 configval = 0x00011F05;
1699                 break;
1700         }
1701 #endif
1702         return TRUE;
1703 }
1704
1705 static Bool init_zm_reg(ScrnInfoPtr pScrn, bios_t *bios, uint16_t offset, init_exec_t *iexec)
1706 {
1707         /* INIT_ZM_REG   opcode: 0x7A ('z')
1708          *
1709          * offset      (8  bit): opcode
1710          * offset + 1  (32 bit): register
1711          * offset + 5  (32 bit): value
1712          *
1713          * Assign "value" to "register"
1714          */
1715
1716         uint32_t reg = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 1])));
1717         uint32_t value = le32_to_cpu(*((uint32_t *)(&bios->data[offset + 5])));
1718
1719         if (!iexec->execute)
1720                 return TRUE;
1721
1722         nv32_wr(pScrn, reg, value);
1723
1724         return TRUE;
1725 }
1726
1727 static init_tbl_entry_t itbl_entry[] = {
1728         /* command name                       , id  , length  , offset  , mult    , command handler                 */
1729 //      { "INIT_PROG"                         , 0x31, 15      , 10      , 4       , init_prog                       },
1730         { "INIT_IO_RESTRICT_PROG"             , 0x32, 11      , 6       , 4       , init_io_restrict_prog           },
1731         { "INIT_REPEAT"                       , 0x33, 2       , 0       , 0       , init_repeat                     },
1732         { "INIT_IO_RESTRICT_PLL"              , 0x34, 12      , 7       , 2       , init_io_restrict_pll            },
1733         { "INIT_END_REPEAT"                   , 0x36, 1       , 0       , 0       , init_end_repeat                 },
1734         { "INIT_COPY"                         , 0x37, 11      , 0       , 0       , init_copy                       },
1735         { "INIT_NOT"                          , 0x38, 1       , 0       , 0       , init_not                        },
1736         { "INIT_IO_FLAG_CONDITION"            , 0x39, 2       , 0       , 0       , init_io_flag_condition          },
1737         { "INIT_INDEX_ADDRESS_LATCHED"        , 0x49, 18      , 17      , 2       , init_idx_addr_latched           },
1738         { "INIT_IO_RESTRICT_PLL2"             , 0x4A, 11      , 6       , 4       , init_io_restrict_pll2           },
1739         { "INIT_PLL2"                         , 0x4B, 9       , 0       , 0       , init_pll2                       },
1740 /*      { "INIT_I2C_BYTE"                     , 0x4C, x       , x       , x       , init_i2c_byte                   }, */
1741 /*      { "INIT_ZM_I2C_BYTE"                  , 0x4D, x       , x       , x       , init_zm_i2c_byte                }, */
1742 /*      { "INIT_ZM_I2C"                       , 0x4E, x       , x       , x       , init_zm_i2c                     }, */
1743         { "INIT_50"                           , 0x50, 3       , 2       , 2       , init_50                         },
1744         { "INIT_CR_INDEX_ADDRESS_LATCHED"     , 0x51, 5       , 4       , 1       , init_cr_idx_adr_latch           },
1745         { "INIT_CR"                           , 0x52, 4       , 0       , 0       , init_cr                         },
1746         { "INIT_ZM_CR"                        , 0x53, 3       , 0       , 0       , init_zm_cr                      },
1747         { "INIT_ZM_CR_GROUP"                  , 0x54, 2       , 1       , 2       , init_zm_cr_group                },
1748 //      { "INIT_CONDITION_TIME"               , 0x56, 3       , 0       , 0       , init_condition_time             },
1749         { "INIT_ZM_REG_SEQUENCE"              , 0x58, 6       , 5       , 4       , init_zm_reg_sequence            },
1750 //      { "INIT_INDIRECT_REG"                 , 0x5A, 7       , 0       , 0       , init_indirect_reg               },
1751         { "INIT_SUB_DIRECT"                   , 0x5B, 3       , 0       , 0       , init_sub_direct                 },
1752 //      { "INIT_COPY_NV_REG"                  , 0x5F, 22      , 0       , 0       , init_copy_nv_reg                },
1753         { "INIT_ZM_INDEX_IO"                  , 0x62, 5       , 0       , 0       , init_zm_index_io                },
1754         { "INIT_COMPUTE_MEM"                  , 0x63, 1       , 0       , 0       , init_compute_mem                },
1755         { "INIT_RESET"                        , 0x65, 13      , 0       , 0       , init_reset                      },
1756 /*      { "INIT_NEXT"                         , 0x66, x       , x       , x       , init_next                       }, */
1757 /*      { "INIT_NEXT"                         , 0x67, x       , x       , x       , init_next                       }, */
1758 /*      { "INIT_NEXT"                         , 0x68, x       , x       , x       , init_next                       }, */
1759 //      { "INIT_INDEX_IO8"                    , 0x69, 5       , 0       , 0       , init_index_io8                  },
1760         { "INIT_SUB"                          , 0x6B, 2       , 0       , 0       , init_sub                        },
1761 //      { "INIT_RAM_CONDITION"                , 0x6D, 3       , 0       , 0       , init_ram_condition              },
1762         { "INIT_NV_REG"                       , 0x6E, 13      , 0       , 0       , init_nv_reg                     },
1763         { "INIT_MACRO"                        , 0x6F, 2       , 0       , 0       , init_macro                      },
1764         { "INIT_DONE"                         , 0x71, 1       , 0       , 0       , init_done                       },
1765         { "INIT_RESUME"                       , 0x72, 1       , 0       , 0       , init_resume                     },
1766 //      { "INIT_RAM_CONDITION2"               , 0x73, 9       , 0       , 0       , init_ram_condition2             },
1767         { "INIT_TIME"                         , 0x74, 3       , 0       , 0       , init_time                       },
1768         { "INIT_CONDITION"                    , 0x75, 2       , 0       , 0       , init_condition                  },
1769 /*      { "INIT_IO_CONDITION"                 , 0x76, x       , x       , x       , init_io_condition               }, */
1770         { "INIT_INDEX_IO"                     , 0x78, 6       , 0       , 0       , init_index_io                   },
1771         { "INIT_PLL"                          , 0x79, 7       , 0       , 0       , init_pll                        },
1772         { "INIT_ZM_REG"                       , 0x7A, 9       , 0       , 0       , init_zm_reg                     },
1773 /*      { "INIT_RAM_RESTRICT_ZM_REG_GROUP"    , 0x8F, x       , x       , x       , init_ram_restrict_zm_reg_group  }, */
1774 /*      { "INIT_COPY_ZM_REG"                  , 0x90, x       , x       , x       , init_copy_zm_reg                }, */
1775 /*      { "INIT_ZM_REG_GROUP_ADDRESS_LATCHED" , 0x91, x       , x       , x       , init_zm_reg_group_addr_latched  }, */
1776 /*      { "INIT_RESERVED"                     , 0x92, x       , x       , x       , init_reserved                   }, */
1777         { 0                                   , 0   , 0       , 0       , 0       , 0                               }
1778 };
1779
1780 static unsigned int get_init_table_entry_length(bios_t *bios, unsigned int offset, int i)
1781 {
1782         /* Calculates the length of a given init table entry. */
1783         return itbl_entry[i].length + bios->data[offset + itbl_entry[i].length_offset]*itbl_entry[i].length_multiplier;
1784 }
1785
1786 static void parse_init_table(ScrnInfoPtr pScrn, bios_t *bios, unsigned int offset, init_exec_t *iexec)
1787 {
1788         /* Parses all commands in a init table. */
1789
1790         /* We start out executing all commands found in the
1791          * init table. Some op codes may change the status
1792          * of this variable to SKIP, which will cause
1793          * the following op codes to perform no operation until
1794          * the value is changed back to EXECUTE.
1795          */
1796         unsigned char id;
1797         int i;
1798
1799         int count=0;
1800         /* Loop until INIT_DONE causes us to break out of the loop
1801          * (or until offset > bios length just in case... )
1802          * (and no more than 10000 iterations just in case... ) */
1803         while ((offset < bios->length) && (count++ < 10000)) {
1804                 id = bios->data[offset];
1805
1806                 /* Find matching id in itbl_entry */
1807                 for (i = 0; itbl_entry[i].name && (itbl_entry[i].id != id); i++)
1808                         ;
1809
1810                 if (itbl_entry[i].name) {
1811                         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "0x%04X: [ (0x%02X) - %s ]\n",
1812                                    offset, itbl_entry[i].id, itbl_entry[i].name);
1813
1814                         /* execute eventual command handler */
1815                         if (itbl_entry[i].handler)
1816                                 if (!(*itbl_entry[i].handler)(pScrn, bios, offset, iexec))
1817                                         break;
1818                 } else {
1819                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1820                                    "0x%04X: Init table command not found: 0x%02X\n", offset, id);
1821                         break;
1822                 }
1823
1824                 /* Add the offset of the current command including all data
1825                  * of that command. The offset will then be pointing on the
1826                  * next op code.
1827                  */
1828                 offset += get_init_table_entry_length(bios, offset, i);
1829         }
1830 }
1831
1832 void parse_init_tables(ScrnInfoPtr pScrn, bios_t *bios)
1833 {
1834         /* Loops and calls parse_init_table() for each present table. */
1835
1836         int i = 0;
1837         uint16_t table;
1838         init_exec_t iexec = {TRUE, FALSE};
1839
1840         while ((table = le16_to_cpu(*((uint16_t *)(&bios->data[bios->init_script_tbls_ptr + i]))))) {
1841
1842                 xf86DrvMsg(pScrn->scrnIndex, X_INFO, "0x%04X: Parsing init table %d\n",
1843                         table, i / 2);
1844
1845                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1846                            "0x%04X: ------ EXECUTING FOLLOWING COMMANDS ------\n", table);
1847                 still_alive();
1848                 parse_init_table(pScrn, bios, table, &iexec);
1849                 i += 2;
1850         }
1851 }
1852
1853 struct fppointers {
1854         uint16_t fptablepointer;
1855         uint16_t fpxlatetableptr;
1856         uint16_t lvdsmanufacturerpointer;
1857         uint16_t fpxlatemanufacturertableptr;
1858 };
1859
1860 static void parse_fp_mode_table(ScrnInfoPtr pScrn, bios_t *bios, struct fppointers *fpp)
1861 {
1862         NVPtr pNv = NVPTR(pScrn);
1863         unsigned int fpstrapping;
1864         uint8_t *fptable, *fpxlatetable;
1865         int fpindex;
1866         uint8_t fptable_ver, headerlen = 0, recordlen = 44;
1867         int ofs;
1868         DisplayModePtr mode;
1869
1870         fpstrapping = (nvReadEXTDEV(pNv, NV_PEXTDEV_BOOT) >> 16) & 0xf;
1871
1872         if (fpp->fptablepointer == 0x0) {
1873                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1874                            "Pointer to flat panel table invalid\n");
1875                 return;
1876         }
1877
1878         fptable = &bios->data[fpp->fptablepointer];
1879
1880         fptable_ver = fptable[0];
1881
1882         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1883                    "Found flat panel mode table revision %d.%d\n",
1884                    fptable_ver >> 4, fptable_ver & 0xf);
1885
1886         switch (fptable_ver) {
1887         /* PINS version 0x5.0x11 BIOSen have version 1 like tables, but no version field,
1888          * and miss one of the spread spectrum/PWM bytes.
1889          * This could affect early GF2Go parts (not seen any appropriate ROMs though).
1890          * Here we assume that a version of 0x05 matches this case (combining with a
1891          * PINS version check would be better), as the common case for the panel type
1892          * field is 0x0005, and that is in fact what we are reading the first byte of. */
1893         case 0x05:      /* some NV10, 11, 15, 16 */
1894                 ofs = 6;
1895                 recordlen = 42;
1896                 goto v1common;
1897         case 0x10:      /* some NV15/16, and NV11+ */
1898                 ofs = 7;
1899 v1common:
1900                 fpxlatetable = &bios->data[fpp->fpxlatetableptr];
1901                 fpindex = fpxlatetable[fpstrapping];
1902                 if (fpindex > 0xf) {
1903                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1904                                    "Bad flat panel table index\n");
1905                         return;
1906                 }
1907                 break;
1908         case 0x20:      /* NV40+ */
1909                 headerlen = fptable[1];
1910                 recordlen = fptable[2]; // check this, or hardcode as 0x20
1911 /*              may be the wrong test, if there's a translation table
1912                 if (fpstrapping > fptable[3]) {
1913                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1914                                    "Flat panel strapping number too high\n");
1915                         return;
1916                 }*/
1917                 ofs = 0;
1918 /*              I don't know where the index for the table comes from in v2.0, so bail
1919                 break;*/
1920         default:
1921                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1922                            "FP Table revision not currently supported\n");
1923                 return;
1924         }
1925
1926         if (!(mode = xcalloc(1, sizeof(DisplayModeRec))))
1927                 return;
1928
1929         int modeofs = headerlen + recordlen * fpindex + ofs;
1930         mode->Clock = le16_to_cpu(*(uint16_t *)&fptable[modeofs]) * 10;
1931         mode->HDisplay = le16_to_cpu(*(uint16_t *)&fptable[modeofs + 2]);
1932         mode->HSyncStart = le16_to_cpu(*(uint16_t *)&fptable[modeofs + 10] + 1);
1933         mode->HSyncEnd = le16_to_cpu(*(uint16_t *)&fptable[modeofs + 12] + 1);
1934         mode->HTotal = le16_to_cpu(*(uint16_t *)&fptable[modeofs + 14] + 1);
1935         mode->VDisplay = le16_to_cpu(*(uint16_t *)&fptable[modeofs + 16]);
1936         mode->VSyncStart = le16_to_cpu(*(uint16_t *)&fptable[modeofs + 24] + 1);
1937         mode->VSyncEnd = le16_to_cpu(*(uint16_t *)&fptable[modeofs + 26] + 1);
1938         mode->VTotal = le16_to_cpu(*(uint16_t *)&fptable[modeofs + 28] + 1);
1939         mode->Flags |= (fptable[modeofs + 30] & 0x10) ? V_PHSYNC : V_NHSYNC;
1940         mode->Flags |= (fptable[modeofs + 30] & 0x1) ? V_PVSYNC : V_NVSYNC;
1941
1942         /* for version 1.0:
1943          * bytes 1-2 are "panel type", including bits on whether Colour/mono, single/dual link, and type (TFT etc.)
1944          * bytes 3-6 are bits per colour in RGBX
1945          * 11-12 is HDispEnd
1946          * 13-14 is HValid Start
1947          * 15-16 is HValid End
1948          * bytes 38-39 relate to spread spectrum settings
1949          * bytes 40-43 are something to do with PWM */
1950
1951         mode->prev = mode->next = NULL;
1952         mode->status = MODE_OK;
1953         mode->type = M_T_DRIVER | M_T_PREFERRED;
1954         xf86SetModeDefaultName(mode);
1955
1956 //      if (pNv->debug_modes) { this should exist
1957                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1958                            "Found flat panel mode in BIOS tables:\n");
1959                 xf86PrintModeline(pScrn->scrnIndex, mode);
1960 //      }
1961
1962         bios->fp.native_mode = mode;
1963 }
1964
1965 static void parse_lvds_manufacturer_table(ScrnInfoPtr pScrn, bios_t *bios, struct fppointers *fpp)
1966 {
1967         NVPtr pNv = NVPTR(pScrn);
1968         unsigned int fpstrapping;
1969         uint8_t *lvdsmanufacturertable, *fpxlatemanufacturertable;
1970         int lvdsmanufacturerindex = 0;
1971         uint8_t lvds_ver, headerlen, recordlen;
1972
1973         fpstrapping = (nvReadEXTDEV(pNv, NV_PEXTDEV_BOOT) >> 16) & 0xf;
1974
1975         if (fpp->lvdsmanufacturerpointer == 0x0) {
1976                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1977                            "Pointer to LVDS manufacturer table invalid\n");
1978                 return;
1979         }
1980
1981         lvdsmanufacturertable = &bios->data[fpp->lvdsmanufacturerpointer];
1982         lvds_ver = lvdsmanufacturertable[0];
1983
1984         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
1985                    "Found LVDS manufacturer table revision %d\n",
1986                    lvds_ver);
1987
1988         switch (lvds_ver) {
1989         case 0x0a:      /* pre NV40 */
1990                 fpxlatemanufacturertable = &bios->data[fpp->fpxlatemanufacturertableptr];
1991                 lvdsmanufacturerindex = fpxlatemanufacturertable[fpstrapping];
1992
1993                 headerlen = 2;
1994                 recordlen = lvdsmanufacturertable[1];
1995
1996                 break;
1997 //      case 0x:        /* NV40+ */
1998         default:
1999                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2000                            "LVDS manufacturer table revision not currently supported\n");
2001                 return;
2002         }
2003
2004         uint16_t lvdsofs = bios->fp.script_table = fpp->lvdsmanufacturerpointer + headerlen + recordlen * lvdsmanufacturerindex;
2005         bios->fp.power_off_for_reset = bios->data[lvdsofs] & 1;
2006         bios->fp.reset_after_pclk_change = bios->data[lvdsofs] & 2;
2007         bios->fp.dual_link = bios->data[lvdsofs] & 4;
2008         bios->fp.if_is_24bit = bios->data[lvdsofs] & 16;
2009         bios->fp.off_on_delay = le16_to_cpu(*(uint16_t *)&bios->data[lvdsofs + 7]);
2010 }
2011
2012 void parse_t_table(ScrnInfoPtr pScrn, bios_t *bios, uint8_t dcb_entry, uint16_t pxclk)
2013 {
2014         /* the dcb_entry parameter needs to be the index of the appropriate DCB entry
2015          * the pxclk parameter is in 10s of kHz (eg. 108Mhz is 10800, or 0x2a30)
2016          *
2017          * This runs the TMDS regs setting code found on BIT bios cards
2018          *
2019          * The table here is typically found just before the DCB table, with a
2020          * characteristic signature of 0x11,0x13 (1.1 being version, 0x13 being length?)
2021          *
2022          * At offset +7 is a pointer to a script, which I don't know how to run yet
2023          * At offset +9 is a pointer to another script, likewise
2024          * Offset +11 has a pointer to a table where the first word is a pxclk frequency
2025          * and the second word a pointer to a script, which should be run if the
2026          * comparison pxclk frequency is less than the pxclk desired. This repeats for
2027          * decreasing comparison frequencies
2028          * Offset +13 has a pointer to a similar table
2029          * The selection of table (and possibly +7/+9 script) is dictated by "or" from the DCB.
2030          * For unffs(ffs(or)) == 0, use the first table, for unffs(ffs(or)) == 4, use the second.
2031          * unffs(ffs(or)) == 2 does not seem to occur for TMDS.
2032          */
2033         NVPtr pNv = NVPTR(pScrn);
2034         uint16_t ttableptr, script1, script2, clktable, tscript = 0;
2035         int i = 0;
2036         uint16_t compareclk;
2037         init_exec_t iexec = {TRUE, FALSE};
2038
2039         if (pNv->dcb_table.entry[dcb_entry].location) /* off chip */
2040                 return;
2041
2042         ttableptr = bios->t_table_ptr;
2043
2044         if (ttableptr == 0x0) {
2045                 xf86DrvMsg(pScrn->scrnIndex, X_INFO, "Pointer to T table invalid\n");
2046                 return;
2047         }
2048
2049         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "Found T table revision %d.%d\n",
2050                    bios->data[ttableptr] >> 4, bios->data[ttableptr] & 0xf);
2051
2052         script1 = le16_to_cpu(*((uint16_t *)&bios->data[ttableptr + 7]));
2053         script2 = le16_to_cpu(*((uint16_t *)&bios->data[ttableptr + 9]));
2054
2055         if (bios->data[script1] != 'q' || bios->data[script2] != 'q') {
2056                 xf86DrvMsg(pScrn->scrnIndex, X_INFO, "T table script pointers not stubbed\n");
2057                 return;
2058         }
2059
2060         switch ((ffs(pNv->dcb_table.entry[dcb_entry].or) - 1) * 2) {
2061         case 0:
2062                 clktable = le16_to_cpu(*((uint16_t *)&bios->data[ttableptr + 11]));
2063                 break;
2064         case 4:
2065                 clktable = le16_to_cpu(*((uint16_t *)&bios->data[ttableptr + 13]));
2066                 break;
2067         default:
2068                 xf86DrvMsg(pScrn->scrnIndex, X_INFO, "(ffs(or) - 1) * 2 was not 0 or 4\n");
2069                 return;
2070         }
2071
2072         if (!clktable) {
2073                 xf86DrvMsg(pScrn->scrnIndex, X_INFO, "Pixel clock comparison table not found\n");
2074                 return;
2075         }
2076
2077         do {
2078                 compareclk = le16_to_cpu(*((uint16_t *)&bios->data[clktable + 4 * i]));
2079                 if (pxclk >= compareclk) {
2080                         tscript = le16_to_cpu(*((uint16_t *)&bios->data[clktable + 2 + 4 * i]));
2081                         break;
2082                 }
2083                 i++;
2084         } while (compareclk);
2085
2086         if (!tscript) {
2087                 xf86DrvMsg(pScrn->scrnIndex, X_INFO, "T script not found\n");
2088                 return;
2089         }
2090
2091         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "0x%04X: Parsing T table\n", tscript);
2092         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2093                    "0x%04X: ------ EXECUTING FOLLOWING COMMANDS ------\n", tscript);
2094 //      bios->execute = TRUE;
2095         parse_init_table(pScrn, bios, tscript, &iexec);
2096         bios->execute = FALSE;
2097 }
2098
2099 static int parse_bit_display_tbl_entry(ScrnInfoPtr pScrn, bios_t *bios, bit_entry_t *bitentry)
2100 {
2101         uint16_t table;
2102         /* Parses the flat panel table segment that the bit entry points to.
2103          * Starting at bitentry->offset:
2104          *
2105          * offset + 0  (16 bits): FIXME table pointer
2106          * offset + 2  (16 bits): mode table pointer
2107          */
2108
2109         struct fppointers fpp;
2110
2111         /* If it's not a laptop, you probably don't care about fptables */
2112         /* FIXME: detect mobile BIOS? */
2113
2114         NVPtr pNv = NVPTR(pScrn);
2115
2116         if (!pNv->Mobile)
2117                 return 1;
2118
2119         if (bitentry->length != 4) {
2120                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2121                            "Do not understand BIT display table entry.\n");
2122                 return 0;
2123         }
2124
2125         table = le16_to_cpu(*((uint16_t *)(&bios->data[bitentry->offset])));
2126         fpp.fptablepointer = le16_to_cpu(*((uint16_t *)(&bios->data[bitentry->offset + 2])));
2127
2128         parse_fp_mode_table(pScrn, bios, &fpp);
2129
2130         return 1;
2131 }
2132
2133 static unsigned int parse_bit_init_tbl_entry(ScrnInfoPtr pScrn, bios_t *bios, bit_entry_t *bitentry)
2134 {
2135         /* Parses the init table segment that the bit entry points to.
2136          * Starting at bitentry->offset:
2137          *
2138          * offset + 0  (16 bits): init script tables pointer
2139          * offset + 2  (16 bits): macro index table pointer
2140          * offset + 4  (16 bits): macro table pointer
2141          * offset + 6  (16 bits): condition table pointer
2142          * offset + 8  (16 bits): io condition table pointer
2143          * offset + 10 (16 bits): io flag condition table pointer
2144          * offset + 12 (16 bits): init function table pointer
2145          *
2146          * TODO:
2147          * * Are 'I' bit entries always of length 0xE?
2148          *
2149          */
2150
2151         if (bitentry->length < 12) {
2152                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2153                            "Unable to recognize BIT init table entry.\n");
2154                 return 0;
2155         }
2156
2157         bios->init_script_tbls_ptr = le16_to_cpu(*((uint16_t *)(&bios->data[bitentry->offset])));
2158         bios->macro_index_tbl_ptr = le16_to_cpu(*((uint16_t *)(&bios->data[bitentry->offset + 2])));
2159         bios->macro_tbl_ptr = le16_to_cpu(*((uint16_t *)(&bios->data[bitentry->offset + 4])));
2160         bios->condition_tbl_ptr = le16_to_cpu(*((uint16_t *)(&bios->data[bitentry->offset + 6])));
2161         bios->io_condition_tbl_ptr = le16_to_cpu(*((uint16_t *)(&bios->data[bitentry->offset + 8])));
2162         bios->io_flag_condition_tbl_ptr = le16_to_cpu(*((uint16_t *)(&bios->data[bitentry->offset + 10])));
2163         bios->init_function_tbl_ptr = le16_to_cpu(*((uint16_t *)(&bios->data[bitentry->offset + 12])));
2164
2165         parse_init_tables(pScrn, bios);
2166
2167         return 1;
2168 }
2169
2170 static int parse_bit_t_tbl_entry(ScrnInfoPtr pScrn, bios_t *bios, bit_entry_t *bitentry)
2171 {
2172         /* Parses the pointer to the T table
2173          *
2174          * Starting at bitentry->offset:
2175          *
2176          * offset + 0  (16 bits): T table pointer
2177          */
2178
2179         if (bitentry->length != 2) {
2180                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2181                            "Do not understand BIT T table entry.\n");
2182                 return 0;
2183         }
2184
2185         bios->t_table_ptr = le16_to_cpu(*((uint16_t *)(&bios->data[bitentry->offset])));
2186
2187         /* FIXME just for testing */
2188 //      parse_t_table(pScrn, bios, 0, 0x2a30);
2189
2190         return 1;
2191 }
2192
2193 static unsigned int parse_bmp_table_pointers(ScrnInfoPtr pScrn, bios_t *bios, bit_entry_t *bitentry)
2194 {
2195         /* Parse the pointers for useful tables in the BMP structure, starting at
2196          * offset 75 from the ..NV. signature.
2197          *
2198          * First 7 pointers as for parse_bit_init_tbl_entry
2199          *
2200          * offset + 30: flat panel timings table pointer
2201          * offset + 32: flat panel strapping translation table pointer
2202          * offset + 42: LVDS manufacturer panel config table pointer
2203          * offset + 44: LVDS manufacturer strapping translation table pointer
2204          */
2205
2206         NVPtr pNv = NVPTR(pScrn);
2207         struct fppointers fpp;
2208
2209         if (!parse_bit_init_tbl_entry(pScrn, bios, bitentry))
2210                 return 0;
2211
2212         /* If it's not a laptop, you probably don't care about fptables */
2213         /* FIXME: detect mobile BIOS? */
2214         if (!pNv->Mobile)
2215                 return 1;
2216
2217         memset(&fpp, 0, sizeof(struct fppointers));
2218         if (bitentry->length > 33) {
2219                 fpp.fptablepointer = le16_to_cpu(*((uint16_t *)(&bios->data[bitentry->offset + 30])));
2220                 fpp.fpxlatetableptr = le16_to_cpu(*((uint16_t *)(&bios->data[bitentry->offset + 32])));
2221                 parse_fp_mode_table(pScrn, bios, &fpp);
2222         }
2223         if (bitentry->length > 45) {
2224                 fpp.lvdsmanufacturerpointer = le16_to_cpu(*((uint16_t *)(&bios->data[bitentry->offset + 42])));
2225                 fpp.fpxlatemanufacturertableptr = le16_to_cpu(*((uint16_t *)(&bios->data[bitentry->offset + 44])));
2226                 parse_lvds_manufacturer_table(pScrn, bios, &fpp);
2227         }
2228
2229         return 1;
2230 }
2231
2232 static void parse_bit_structure(ScrnInfoPtr pScrn, bios_t *bios, unsigned int offset)
2233 {
2234         bit_entry_t bitentry;
2235         char done = 0;
2236
2237         while (!done) {
2238                 bitentry.id[0] = bios->data[offset];
2239                 bitentry.id[1] = bios->data[offset + 1];
2240                 bitentry.length = le16_to_cpu(*((uint16_t *)&bios->data[offset + 2]));
2241                 bitentry.offset = le16_to_cpu(*((uint16_t *)&bios->data[offset + 4]));
2242
2243                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2244                            "0x%04X: Found BIT command with id 0x%02X (%c)\n",
2245                            offset, bitentry.id[0], bitentry.id[0]);
2246
2247                 switch (bitentry.id[0]) {
2248                 case 0:
2249                         /* id[0] = 0 and id[1] = 0 ==> end of BIT struture */
2250                         if (bitentry.id[1] == 0)
2251                                 done = 1;
2252                         break;
2253                 case 'D':
2254                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2255                                    "0x%04X: Found flat panel display table entry in BIT structure.\n", offset);
2256                         parse_bit_display_tbl_entry(pScrn, bios, &bitentry);
2257                         break;
2258                 case 'I':
2259                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2260                                    "0x%04X: Found init table entry in BIT structure.\n", offset);
2261                         parse_bit_init_tbl_entry(pScrn, bios, &bitentry);
2262                         break;
2263                 case 'T':
2264                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2265                                    "0x%04X: Found T table entry in BIT structure.\n", offset);
2266                         parse_bit_t_tbl_entry(pScrn, bios, &bitentry);
2267                         break;
2268
2269                         /* TODO: What kind of information does the other BIT entrys point to?
2270                          *       'P' entry is probably performance tables, but there are
2271                          *       quite a few others...
2272                          */
2273                 }
2274
2275                 offset += sizeof(bit_entry_t);
2276         }
2277 }
2278
2279 static void parse_pins_structure(ScrnInfoPtr pScrn, bios_t *bios, unsigned int offset)
2280 {
2281         int pins_version_major=bios->data[offset+5];
2282         int pins_version_minor=bios->data[offset+6];
2283         int init1 = bios->data[offset + 18] + (bios->data[offset + 19] * 256);
2284         int init2 = bios->data[offset + 20] + (bios->data[offset + 21] * 256);
2285         int init_size = bios->data[offset + 22] + (bios->data[offset + 23] * 256) + 1;
2286         int ram_tab;
2287
2288         xf86DrvMsg(pScrn->scrnIndex, X_INFO, "PINS version %d.%d\n",
2289                    pins_version_major, pins_version_minor);
2290
2291         /* checksum */
2292         if (nv_cksum(bios->data + offset, 8)) {
2293                 xf86DrvMsg(pScrn->scrnIndex, X_INFO, "bad PINS checksum\n");
2294                 return;
2295         }
2296
2297         switch (pins_version_major) {
2298                 case 2:
2299                         ram_tab = init1-0x0010;
2300                         break;
2301                 case 3:
2302                 case 4:
2303                 case 5:
2304                         ram_tab = bios->data[offset + 24] + (bios->data[offset + 25] * 256);
2305                         break;
2306                 default:
2307                         return;
2308         }
2309
2310         if ((pins_version_major==5)&&(pins_version_minor>=6)) {
2311                 /* VCO range info */
2312         }
2313
2314         if ((pins_version_major==5)&&(pins_version_minor>=16)) {
2315                 bit_entry_t bitentry;
2316
2317                 if (pins_version_minor == 0x10)
2318                         bitentry.length = 12; /* I've not seen this version, so be "long enough" */
2319                 else if (pins_version_minor < 0x14)
2320                         bitentry.length = 34;
2321                 else
2322                         bitentry.length = 48; /* versions after 0x14 are longer,
2323                                                  but extra contents unneeded ATM */
2324
2325                 bitentry.offset = offset + 75;
2326                 parse_bmp_table_pointers(pScrn, bios, &bitentry);
2327         } else {
2328                 /* TODO type1 script */
2329         }
2330 }
2331
2332 static unsigned int findstr(bios_t* bios, unsigned char *str, int len)
2333 {
2334         int i;
2335
2336         for (i = 2; i <= (bios->length - len); i++)
2337                 if (strncmp((char *)&bios->data[i], (char *)str, len) == 0)
2338                         return i;
2339
2340         return 0;
2341 }
2342
2343 static Bool parse_dcb_entry(uint8_t dcb_version, uint32_t conn, uint32_t conf, struct dcb_entry *entry)
2344 {
2345         memset(entry, 0, sizeof (struct dcb_entry));
2346
2347         if (dcb_version >= 0x20) {
2348                 entry->type = conn & 0xf;
2349                 entry->i2c_index = (conn >> 4) & 0xf;
2350                 entry->heads = (conn >> 8) & 0xf;
2351                 entry->bus = (conn >> 16) & 0xf;
2352                 entry->location = (conn >> 20) & 0xf;
2353                 entry->or = (conn >> 24) & 0xf;
2354                 if ((1 << ffs(entry->or)) * 3 == entry->or)
2355                         entry->duallink_possible = TRUE;
2356                 else
2357                         entry->duallink_possible = FALSE;
2358
2359                 switch (entry->type) {
2360                 case OUTPUT_LVDS:
2361                         if (conf & 0xfffffffa)
2362                                 ErrorF("Unknown LVDS configuration bits, please report\n");
2363                         if (conf & 0x1)
2364                                 entry->lvdsconf.use_straps_for_mode = TRUE;
2365                         if (conf & 0x4)
2366                                 entry->lvdsconf.use_power_scripts = TRUE;
2367                         break;
2368                 }
2369         } else if (dcb_version >= 0x14 ) {
2370                 if (conn != 0xf0003f00) {
2371                         ErrorF("Unknown DCB 1.4 entry, please report\n");
2372                         return FALSE;
2373                 }
2374                 /* safe defaults for a crt */
2375                 entry->type = 0;
2376                 entry->i2c_index = 0;
2377                 entry->heads = 1;
2378                 entry->bus = 0;
2379                 entry->location = 0;
2380                 entry->or = 1;
2381                 entry->duallink_possible = FALSE;
2382         } else {
2383                 // 1.2 needs more loving
2384                 return FALSE;
2385                 entry->type = 0;
2386                 entry->i2c_index = 0;
2387                 entry->heads = 0;
2388                 entry->bus = 0;
2389                 entry->location = 0;
2390                 entry->or = 0;
2391                 entry->duallink_possible = FALSE;
2392         }
2393
2394         return TRUE;
2395 }
2396
2397 static void
2398 read_dcb_i2c_table(ScrnInfoPtr pScrn, bios_t *bios, uint8_t dcb_version, uint16_t i2ctabptr)
2399 {
2400         NVPtr pNv = NVPTR(pScrn);
2401         uint8_t *i2ctable;
2402         uint8_t headerlen = 0;
2403         int i2c_entries;
2404         int recordoffset = 0, rdofs = 1, wrofs = 0;
2405         int i;
2406
2407         i2c_entries = MAX_NUM_DCB_ENTRIES;
2408         memset(pNv->dcb_table.i2c_read, 0, sizeof(pNv->dcb_table.i2c_read));
2409         memset(pNv->dcb_table.i2c_write, 0, sizeof(pNv->dcb_table.i2c_write));
2410
2411         i2ctable = &bios->data[i2ctabptr];
2412
2413         if (dcb_version >= 0x30) {
2414                 if (i2ctable[0] != dcb_version) { /* necessary? */
2415                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2416                                    "DCB I2C table version mismatch (%02X vs %02X)\n",
2417                                    i2ctable[0], dcb_version);
2418                         return;
2419                 }
2420                 headerlen = i2ctable[1];
2421                 i2c_entries = i2ctable[2];
2422                 if (i2ctable[0] >= 0x40) {
2423                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2424                                    "G80 DCB I2C table detected, arrgh\n"); /* they're plain weird */
2425                         return;
2426                 }
2427         }
2428         /* it's your own fault if you call this function on a DCB 1.1 BIOS */
2429         if (dcb_version < 0x14) {
2430                 recordoffset = 2;
2431                 rdofs = 0;
2432                 wrofs = 1;
2433         }
2434
2435         for (i = 0; i < i2c_entries; i++) {
2436                 if (i2ctable[headerlen + 4 * i + 3] != 0xff) {
2437                         pNv->dcb_table.i2c_read[i] = i2ctable[headerlen + recordoffset + rdofs + 4 * i];
2438                         pNv->dcb_table.i2c_write[i] = i2ctable[headerlen + recordoffset + wrofs + 4 * i];
2439                 }
2440         }
2441 }
2442
2443 static unsigned int parse_dcb_table(ScrnInfoPtr pScrn, bios_t *bios)
2444 {
2445         NVPtr pNv = NVPTR(pScrn);
2446         uint16_t dcbptr, i2ctabptr = 0;
2447         uint8_t *dcbtable;
2448         uint8_t dcb_version, headerlen = 0x4, entries = MAX_NUM_DCB_ENTRIES;
2449         Bool configblock = TRUE;
2450         int recordlength = 8, confofs = 4;
2451         int i;
2452
2453         pNv->dcb_table.entries = 0;
2454
2455         /* get the offset from 0x36 */
2456         dcbptr = le16_to_cpu(*(uint16_t *)&bios->data[0x36]);
2457
2458         if (dcbptr == 0x0) {
2459                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2460                            "No Display Configuration Block pointer found\n");
2461                 return 0;
2462         }
2463
2464         dcbtable = &bios->data[dcbptr];
2465
2466         /* get DCB version */
2467         dcb_version = dcbtable[0];
2468         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2469                    "Display Configuration Block version %d.%d found\n",
2470                    dcb_version >> 4, dcb_version & 0xf);
2471
2472         if (dcb_version >= 0x20) { /* NV17+ */
2473                 uint32_t sig;
2474
2475                 if (dcb_version >= 0x30) { /* NV40+ */
2476                         headerlen = dcbtable[1];
2477                         entries = dcbtable[2];
2478                         i2ctabptr = le16_to_cpu(*(uint16_t *)&dcbtable[4]);
2479                         sig = le32_to_cpu(*(uint32_t *)&dcbtable[6]);
2480
2481                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2482                                    "DCB header length %02X, with %02X possible entries\n",
2483                                    headerlen, entries);
2484                 } else {
2485                         /* dcb_block_count = *(dcbtable[1]); */
2486                         i2ctabptr = le16_to_cpu(*(uint16_t *)&dcbtable[2]);
2487                         sig = le32_to_cpu(*(uint32_t *)&dcbtable[4]);
2488                         headerlen = 8;
2489                 }
2490
2491                 if (sig != 0x4edcbdcb) {
2492                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2493                                    "Bad Display Configuration Block signature (%08X)\n", sig);
2494                         return 0;
2495                 }
2496         } else if (dcb_version >= 0x14) { /* some NV15/16, and NV11+ */
2497                 char sig[8];
2498
2499                 memset(sig, 0, 8);
2500                 strncpy(sig, (char *)&dcbtable[-7], 7);
2501                 /* dcb_block_count = *(dcbtable[1]); */
2502                 i2ctabptr = le16_to_cpu(*(uint16_t *)&dcbtable[2]);
2503                 recordlength = 10;
2504                 confofs = 6;
2505
2506                 if (strcmp(sig, "DEV_REC")) {
2507                         xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2508                                    "Bad Display Configuration Block signature (%s)\n", sig);
2509                         return 0;
2510                 }
2511         } else if (dcb_version >= 0x12) { /* some NV6/10, and NV15+ */
2512                 /* dcb_block_count = *(dcbtable[1]); */
2513                 i2ctabptr = le16_to_cpu(*(uint16_t *)&dcbtable[2]);
2514                 configblock = FALSE;
2515         } else {        /* NV5+, maybe NV4 */
2516                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2517                            "Structure of Display Configuration Blocks prior to version 1.2 unknown\n");
2518                 return 0;
2519         }
2520
2521         if (entries >= MAX_NUM_DCB_ENTRIES)
2522                 entries = MAX_NUM_DCB_ENTRIES;
2523
2524         for (i = 0; i < entries; i++) {
2525                 uint32_t connection, config = 0;
2526
2527                 connection = le32_to_cpu(*(uint32_t *)&dcbtable[headerlen + recordlength * i]);
2528                 if (configblock)
2529                         config = le32_to_cpu(*(uint32_t *)&dcbtable[headerlen + confofs + recordlength * i]);
2530
2531                 /* Should we allow discontinuous DCBs? Certainly DCB I2C tables
2532                  * can be discontinuous */
2533                 if ((connection & 0x0000000f) == 0x0000000f) /* end of records */
2534                         break;
2535
2536                 ErrorF("Raw DCB entry %d: %08x %08x\n", i, connection, config);
2537                 if (!parse_dcb_entry(dcb_version, connection, config, &pNv->dcb_table.entry[i]))
2538                         break;
2539         }
2540         pNv->dcb_table.entries = i;
2541
2542         read_dcb_i2c_table(pScrn, bios, dcb_version, i2ctabptr);
2543
2544         return pNv->dcb_table.entries;
2545 }
2546
2547 unsigned int NVParseBios(ScrnInfoPtr pScrn)
2548 {
2549         unsigned int bit_offset;
2550         uint8_t nv_signature[]={0xff,0x7f,'N','V',0x0};
2551         uint8_t bit_signature[]={'B','I','T'};
2552         NVPtr pNv;
2553         pNv = NVPTR(pScrn);
2554
2555         pNv->dcb_table.entries = 0;
2556
2557         memset(&pNv->VBIOS, 0, sizeof(bios_t));
2558         pNv->VBIOS.execute = FALSE;
2559         pNv->VBIOS.data = xalloc(64 * 1024);
2560         if (!NVShadowVBIOS(pScrn, pNv->VBIOS.data)) {
2561                 xf86DrvMsg(pScrn->scrnIndex, X_ERROR,
2562                            "No valid BIOS image found.\n");
2563                 xfree(pNv->VBIOS.data);
2564                 return 0;
2565         }
2566         pNv->VBIOS.length = pNv->VBIOS.data[2] * 512;
2567         if (pNv->VBIOS.length > NV_PROM_SIZE)
2568                 pNv->VBIOS.length = NV_PROM_SIZE;
2569
2570         /* parse Display Configuration Block (DCB) table */
2571         if (parse_dcb_table(pScrn, &pNv->VBIOS))
2572                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2573                            "Found %d entries in DCB.\n", pNv->dcb_table.entries);
2574
2575         /* check for known signatures */
2576         if ((bit_offset = findstr(&pNv->VBIOS, bit_signature, sizeof(bit_signature)))) {
2577                 xf86DrvMsg(pScrn->scrnIndex, X_INFO, "BIT signature found.\n");
2578                 parse_bit_structure(pScrn, &pNv->VBIOS, bit_offset + 4);
2579         } else if ((bit_offset = findstr(&pNv->VBIOS, nv_signature, sizeof(nv_signature)))) {
2580                 xf86DrvMsg(pScrn->scrnIndex, X_INFO, "NV signature found.\n");
2581                 parse_pins_structure(pScrn, &pNv->VBIOS, bit_offset);
2582         } else
2583                 xf86DrvMsg(pScrn->scrnIndex, X_INFO,
2584                            "No known script signature found.\n");
2585
2586         return 1;
2587 }