git.oblomov.eu Git - nouveau/blob - src/nv_type.h

   1 /* $XFree86: xc/programs/Xserver/hw/xfree86/drivers/nv/nv_type.h,v 1.51 2005/04/16 23:57:26 mvojkovi Exp $ */
   2
   3 #ifndef __NV_STRUCT_H__
   4 #define __NV_STRUCT_H__
   5
   6 #include "colormapst.h"
   7 #include "vgaHW.h"
   8 #include "xaa.h"
   9 #include "xf86Cursor.h"
  10 #include "xf86int10.h"
  11 #include "exa.h"
  12 #ifdef XF86DRI
  13 #define _XF86DRI_SERVER_
  14 #include "xf86drm.h"
  15 #include "dri.h"
  16 #include <stdint.h>
  17 #include "nouveau_drm.h"
  18 #ifdef ENABLE_RANDR12
  19 #include "xf86Crtc.h"
  20 #endif
  21 #else
  22 #error "This driver requires a DRI-enabled X server"
  23 #endif
  24
  25 #include "nv50_type.h"
  26 #include "nv_pcicompat.h"
  27
  28 #define NV_ARCH_03  0x03
  29 #define NV_ARCH_04  0x04
  30 #define NV_ARCH_10  0x10
  31 #define NV_ARCH_20  0x20
  32 #define NV_ARCH_30  0x30
  33 #define NV_ARCH_40  0x40
  34 #define NV_ARCH_50  0x50
  35
  36 #define CHIPSET_NV03     0x0010
  37 #define CHIPSET_NV04     0x0020
  38 #define CHIPSET_NV10     0x0100
  39 #define CHIPSET_NV11     0x0110
  40 #define CHIPSET_NV15     0x0150
  41 #define CHIPSET_NV17     0x0170
  42 #define CHIPSET_NV18     0x0180
  43 #define CHIPSET_NFORCE   0x01A0
  44 #define CHIPSET_NFORCE2  0x01F0
  45 #define CHIPSET_NV20     0x0200
  46 #define CHIPSET_NV25     0x0250
  47 #define CHIPSET_NV28     0x0280
  48 #define CHIPSET_NV30     0x0300
  49 #define CHIPSET_NV31     0x0310
  50 #define CHIPSET_NV34     0x0320
  51 #define CHIPSET_NV35     0x0330
  52 #define CHIPSET_NV36     0x0340
  53 #define CHIPSET_NV40     0x0040
  54 #define CHIPSET_NV41     0x00C0
  55 #define CHIPSET_NV43     0x0140
  56 #define CHIPSET_NV44     0x0160
  57 #define CHIPSET_NV44A    0x0220
  58 #define CHIPSET_NV45     0x0210
  59 #define CHIPSET_NV50     0x0190
  60 #define CHIPSET_NV84     0x0400
  61 #define CHIPSET_MISC_BRIDGED  0x00F0
  62 #define CHIPSET_G70      0x0090
  63 #define CHIPSET_G71      0x0290
  64 #define CHIPSET_G72      0x01D0
  65 #define CHIPSET_G73      0x0390
  66 // integrated GeForces (6100, 6150)
  67 #define CHIPSET_C51      0x0240
  68 // variant of C51, seems based on a G70 design
  69 #define CHIPSET_C512     0x03D0
  70 #define CHIPSET_G73_BRIDGED 0x02E0
  71
  72
  73 #define BITMASK(t,b) (((unsigned)(1U << (((t)-(b)+1)))-1)  << (b))
  74 #define MASKEXPAND(mask) BITMASK(1?mask,0?mask)
  75 #define SetBF(mask,value) ((value) << (0?mask))
  76 #define GetBF(var,mask) (((unsigned)((var) & MASKEXPAND(mask))) >> (0?mask) )
  77 #define SetBitField(value,from,to) SetBF(to, GetBF(value,from))
  78 #define SetBit(n) (1<<(n))
  79 #define Set8Bits(value) ((value)&0xff)
  80
  81
  82 #define NV_I2C_BUSES 3
  83 #define NV40_NUM_DCB_ENTRIES 10
  84
  85 typedef enum
  86 {
  87     OUTPUT_NONE,
  88     OUTPUT_ANALOG,
  89     OUTPUT_DIGITAL,
  90     OUTPUT_PANEL,
  91     OUTPUT_TV,
  92 } NVOutputType;
  93
  94 typedef struct {
  95     int bitsPerPixel;
  96     int depth;
  97     int displayWidth;
  98     rgb weight;
  99     DisplayModePtr mode;
 100 } NVFBLayout;
 101
 102 typedef struct _nv_crtc_reg
 103 {
 104     unsigned char MiscOutReg;     /* */
 105     CARD8 CRTC[90];
 106     CARD8 Sequencer[5];
 107     CARD8 Graphics[9];
 108     CARD8 Attribute[21];
 109     unsigned char DAC[768];       /* Internal Colorlookuptable */
 110     CARD32 cursorConfig;
 111     CARD32 crtcOwner;
 112     CARD32 unk830;
 113     CARD32 unk834;
 114     CARD32 head;
 115 } NVCrtcRegRec, *NVCrtcRegPtr;
 116
 117 typedef struct _nv_output_reg
 118 {
 119         CARD32 fp_control;
 120         CARD32 crtcSync;
 121         CARD32 dither;
 122         CARD32 general;
 123         CARD32 bpp;
 124         CARD32 nv10_cursync;
 125         CARD32 output;
 126         CARD32 debug_0;
 127         CARD32 debug_1;
 128         CARD32 debug_2;
 129         CARD32 fp_horiz_regs[7];
 130         CARD32 fp_vert_regs[7];
 131         CARD32 fp_hvalid_start;
 132         CARD32 fp_hvalid_end;
 133         CARD32 fp_vvalid_start;
 134         CARD32 fp_vvalid_end;
 135         CARD8 TMDS[128];
 136 } NVOutputRegRec, *NVOutputRegPtr;
 137
 138 typedef struct _riva_hw_state
 139 {
 140     CARD32 bpp;
 141     CARD32 width;
 142     CARD32 height;
 143     CARD32 interlace;
 144     CARD32 repaint0;
 145     CARD32 repaint1;
 146     CARD32 screen;
 147     CARD32 scale;
 148     CARD32 dither;
 149     CARD32 extra;
 150     CARD32 fifo;
 151     CARD32 pixel;
 152     CARD32 horiz;
 153     CARD32 arbitration0;
 154     CARD32 arbitration1;
 155     CARD32 pll;
 156     CARD32 pllB;
 157     CARD32 vpll;
 158     CARD32 vpll2;
 159     CARD32 vpllB;
 160     CARD32 vpll2B;
 161     CARD32 pllsel;
 162     CARD32 general;
 163     CARD32 crtcOwner;
 164     CARD32 head;
 165     CARD32 head2;
 166     CARD32 config;
 167     CARD32 cursorConfig;
 168     CARD32 cursor0;
 169     CARD32 cursor1;
 170     CARD32 cursor2;
 171     CARD32 timingH;
 172     CARD32 timingV;
 173     CARD32 displayV;
 174     CARD32 crtcSync;
 175
 176     NVCrtcRegRec crtc_reg[2];
 177     NVOutputRegRec dac_reg[2];
 178 } RIVA_HW_STATE, *NVRegPtr;
 179
 180 typedef struct {
 181         int type;
 182         uint64_t size;
 183         uint64_t offset;
 184         void *map;
 185 } NVAllocRec;
 186
 187 typedef struct _NVOutputPrivateRec {
 188         int ramdac;
 189         I2CBusPtr                   pDDCBus;
 190         NVOutputType type;
 191         CARD32 fpSyncs;
 192         CARD32 fpWidth;
 193         CARD32 fpHeight;
 194         Bool fpdither;
 195 } NVOutputPrivateRec, *NVOutputPrivatePtr;
 196
 197 #define NVOutputPrivate(o) ((NVOutputPrivatePtr (o)->driver_private)
 198
 199 typedef struct _NVRec *NVPtr;
 200 typedef struct _NVRec {
 201     RIVA_HW_STATE       SavedReg;
 202     RIVA_HW_STATE       ModeReg;
 203     RIVA_HW_STATE       *CurrentState;
 204     CARD32              Architecture;
 205     EntityInfoPtr       pEnt;
 206 #ifndef XSERVER_LIBPCIACCESS
 207         pciVideoPtr     PciInfo;
 208         PCITAG          PciTag;
 209 #else
 210         struct pci_device *PciInfo;
 211 #endif /* XSERVER_LIBPCIACCESS */
 212     int                 Chipset;
 213     int                 NVArch;
 214     Bool                Primary;
 215     CARD32              IOAddress;
 216     Bool cursorOn;
 217
 218     /* VRAM physical address */
 219     unsigned long       VRAMPhysical;
 220     /* Size of VRAM BAR */
 221     unsigned long       VRAMPhysicalSize;
 222     /* Accesible VRAM size (by the GPU) */
 223     unsigned long       VRAMSize;
 224     /* AGP physical address */
 225     unsigned long       AGPPhysical;
 226     /* Accessible AGP size */
 227     unsigned long       AGPSize;
 228     /* PCI buffer virtual address */
 229     unsigned long       SGPhysical;
 230
 231     uint32_t *          VBIOS;
 232     NVAllocRec *        FB;
 233     NVAllocRec *        Cursor;
 234     NVAllocRec *        CLUT;   /* NV50 only */
 235     NVAllocRec *        ScratchBuffer;
 236     NVAllocRec *        GARTScratch;
 237     Bool                NoAccel;
 238     Bool                HWCursor;
 239     Bool                FpScale;
 240     Bool                ShadowFB;
 241     unsigned char *     ShadowPtr;
 242     int                 ShadowPitch;
 243     CARD32              MinVClockFreqKHz;
 244     CARD32              MaxVClockFreqKHz;
 245     CARD32              CrystalFreqKHz;
 246     CARD32              RamAmountKBytes;
 247     int drm_fd;
 248
 249     volatile CARD32 *REGS;
 250     volatile CARD32 *PCRTC0;
 251     volatile CARD32 *PCRTC1;
 252
 253     volatile CARD32 *PRAMDAC0;
 254     volatile CARD32 *PRAMDAC1;
 255     volatile CARD32 *PFB;
 256     volatile CARD32 *PFIFO;
 257     volatile CARD32 *PGRAPH;
 258     volatile CARD32 *PEXTDEV;
 259     volatile CARD32 *PTIMER;
 260     volatile CARD32 *PVIDEO;
 261     volatile CARD32 *PMC;
 262     volatile CARD32 *PRAMIN;
 263     volatile CARD32 *FIFO;
 264     volatile CARD32 *CURSOR;
 265     volatile CARD8 *PCIO0;
 266     volatile CARD8 *PCIO1;
 267     volatile CARD8 *PVIO;
 268     volatile CARD8 *PDIO0;
 269     volatile CARD8 *PDIO1;
 270     volatile CARD8 *PROM;
 271
 272
 273     volatile CARD32 *RAMHT;
 274     CARD32 pramin_free;
 275
 276     unsigned int SaveGeneration;
 277     uint8_t cur_head;
 278     ExaDriverPtr        EXADriverPtr;
 279     xf86CursorInfoPtr   CursorInfoRec;
 280     void                (*PointerMoved)(int index, int x, int y);
 281     ScreenBlockHandlerProcPtr BlockHandler;
 282     CloseScreenProcPtr  CloseScreen;
 283     int                 Rotate;
 284     NVFBLayout          CurrentLayout;
 285     /* Cursor */
 286     CARD32              curFg, curBg;
 287     CARD32              curImage[256];
 288     /* I2C / DDC */
 289     int ddc2;
 290     xf86Int10InfoPtr    pInt10;
 291     I2CBusPtr           I2C;
 292   void          (*VideoTimerCallback)(ScrnInfoPtr, Time);
 293     void                (*DMAKickoffCallback)(NVPtr pNv);
 294     XF86VideoAdaptorPtr overlayAdaptor;
 295     XF86VideoAdaptorPtr blitAdaptor;
 296     int                 videoKey;
 297     int                 FlatPanel;
 298     Bool                FPDither;
 299     int                 Mobile;
 300     Bool                Television;
 301         int         vtOWNER;
 302         Bool            crtc_active[2];
 303     OptionInfoPtr       Options;
 304     Bool                alphaCursor;
 305     unsigned char       DDCBase;
 306     Bool                twoHeads;
 307     Bool                twoStagePLL;
 308     Bool                fpScaler;
 309     int                 fpWidth;
 310     int                 fpHeight;
 311     CARD32              fpSyncs;
 312     Bool                usePanelTweak;
 313     int                 PanelTweak;
 314     Bool                LVDS;
 315
 316     Bool                LockedUp;
 317
 318     volatile void *     NotifierBlock;
 319     struct drm_nouveau_notifierobj_alloc *Notifier0;
 320
 321     struct drm_nouveau_channel_alloc fifo;
 322     CARD32              dmaPut;
 323     CARD32              dmaCurrent;
 324     CARD32              dmaFree;
 325     CARD32              dmaMax;
 326     CARD32              *dmaBase;
 327
 328     CARD32              currentRop;
 329     int                 M2MFDirection;
 330
 331     Bool                WaitVSyncPossible;
 332     Bool                BlendingPossible;
 333     Bool                RandRRotation;
 334     DRIInfoPtr          pDRIInfo;
 335     drmVersionPtr       pLibDRMVersion;
 336     drmVersionPtr       pKernelDRMVersion;
 337
 338     Bool randr12_enable;
 339     CreateScreenResourcesProcPtr    CreateScreenResources;
 340
 341     /* we know about 3 i2c buses */
 342     I2CBusPtr           pI2CBus[3];
 343     int dcb_entries;
 344
 345     int analog_count;
 346     int digital_count;
 347     CARD32 dcb_table[NV40_NUM_DCB_ENTRIES]; /* 10 is a good limit */
 348     Bool crosswired_tmds;
 349     Bool ramdac_occupied[2];
 350     int crtc_associated[2];
 351
 352     struct {
 353             ORNum dac;
 354             ORNum sor;
 355     } i2cMap[4];
 356     struct {
 357             Bool  present;
 358             ORNum or;
 359     } lvds;
 360 } NVRec;
 361
 362 typedef struct _NVCrtcPrivateRec {
 363         int crtc;
 364         int pcio;
 365         Bool paletteEnabled;
 366 } NVCrtcPrivateRec, *NVCrtcPrivatePtr;
 367
 368 #define NVCrtcPrivate(c) ((NVCrtcPrivatePtr)(c)->driver_private)
 369
 370 #define NVPTR(p) ((NVPtr)((p)->driverPrivate))
 371
 372 #define nvReadRAMDAC0(pNv, reg) nvReadRAMDAC(pNv, 0, reg)
 373 #define nvWriteRAMDAC0(pNv, reg, val) nvWriteRAMDAC(pNv, 0, reg, val)
 374
 375 #define nvReadCurRAMDAC(pNv, reg) nvReadRAMDAC(pNv, pNv->cur_head, reg)
 376 #define nvWriteCurRAMDAC(pNv, reg, val) nvWriteRAMDAC(pNv, pNv->cur_head, reg, val)
 377
 378 #define nvReadCRTC0(pNv, reg) nvReadCRTC(pNv, 0, reg)
 379 #define nvWriteCRTC0(pNv, reg, val) nvWriteCRTC(pNv, 0, reg, val)
 380
 381 #define nvReadCurCRTC(pNv, reg) nvReadCRTC(pNv, pNv->cur_head, reg)
 382 #define nvWriteCurCRTC(pNv, reg, val) nvWriteCRTC(pNv, pNv->cur_head, reg, val)
 383
 384 #define nvReadFB(pNv, fb_reg) MMIO_IN32(pNv->PFB, fb_reg)
 385 #define nvWriteFB(pNv, fb_reg, val) MMIO_OUT32(pNv->PFB, fb_reg, val)
 386
 387 #define nvReadGRAPH(pNv, reg) MMIO_IN32(pNv->PGRAPH, reg)
 388 #define nvWriteGRAPH(pNv, reg, val) MMIO_OUT32(pNv->PGRAPH, reg, val)
 389
 390 #define nvReadMC(pNv, reg) MMIO_IN32(pNv->PMC, reg)
 391 #define nvWriteMC(pNv, reg, val) MMIO_OUT32(pNv->PMC, reg, val)
 392
 393 #define nvReadEXTDEV(pNv, reg) MMIO_IN32(pNv->PEXTDEV, reg)
 394 #define nvWriteEXTDEV(pNv, reg, val) MMIO_OUT32(pNv->PEXTDEV, reg, val)
 395
 396 #define nvReadTIMER(pNv, reg) MMIO_IN32(pNv->PTIMER, reg)
 397 #define nvWriteTIMER(pNv, reg, val) MMIO_OUT32(pNv->PTIMER, reg, val)
 398
 399 #define nvReadVIDEO(pNv, reg) MMIO_IN32(pNv->PVIDEO, reg)
 400 #define nvWriteVIDEO(pNv, reg, val) MMIO_OUT32(pNv->PVIDEO, reg, val)
 401
 402 #endif /* __NV_STRUCT_H__ */